
#### 數位積體電路期末報告 系所:電子所 姓名:黃景瑄、陳柏翰

題目:製作一個 Adder tree,功能為輸入 128 個 0 或 1 ,並輸出多少 1 被輸入並試圖優化。比較 改變數量與面積及延遲的關係,最後比較  $V_{DD}$  對 delay\*power 的關係,選決定出最好的架構 與  $V_{DD}$  並使用 HSPICE 模擬,並驗證操作頻率在 2GHz 以上。

### Adder tree

### Adder tree.v

首先,設定 adder\_tree 的架構,並預期我們會得到一個兩兩相加且總共有七層的 adder\_tree, block diagram 如下圖一。



圖一、adder tree 的 block diagram

從 block digram 中我們可以看到總共有 128 個 input,而每兩兩相加一次後會傳送到 sum1, sum1 則會是 64 個 2bit 的 register,而再兩兩相加後會得到 sum2,其為 32 個 4bit 的 register 一值類推到最後會出現 1 個 128bit 的 output

```
genvar i;
generate
for(i = 0; i < 64; i = i + 1) begin
    always @(posedge clk) begin
        sum1[i] <= A[i*2] + A[i*2 + 1];
        end
    end
for(i = 0; i < 32; i = i + 1) begin
    always @(posedge clk) begin
        sum2[i] <= sum1[i*2] + sum1[i*2 + 1];
for(i = 0; i < 16; i = i + 1) begin
    always @(posedge clk) begin
        sum3[i] <= sum2[i*2] + sum2[i*2 + 1];
        end
    end
for(i = 0; i < 8; i = i + 1) begin
    always @(posedge clk) begin
        sum4[i] <= sum3[i*2] + sum3[i*2 + 1];
        end
    end
for(i = 0; i < 4; i = i + 1) begin
    always @(posedge clk) begin
        sum5[i] <= sum4[i*2] + sum4[i*2 + 1];
        end
for(i = 0; i < 2; i = i + 1) begin
    always @(posedge clk) begin
        sum6[i] <= sum5[i*2] + sum5[i*2 + 1];
        end
    end
endgenerate
```

圖二、Verilog 中對應 block diagram 程式圖

### Pattern.v

而後我們製作 pattern,以 input 亂數的方式來驗證邏輯是否正確。程式部分如下圖三。

```
for(j=0;i < 10;j=j+1)begin
A = $random;
Golden_Output = 0;
$monitor($time, "clk:%d", clk);
for(i=0;i <128;i=i+1)begin
Golden_Output = A[i] + Golden_Output;
end</pre>
```

圖三、Pattern 輸入亂數程式圖

### Testbed.v

之後,使用 Testbed 驗證 RTL,將 adder\_tree.v 與 Pattern include 進來,並將輸入接線設為 128bit 的 A 以及輸出 8bit Output,程式部分如下圖四。

```
module TESTBED;
   //input
  wire [127:0]A;
   //output
  wire [7:0] Output;
```

圖四、testbed 輸入輸出接口程式圖

SYN

之後我們進行合成,得到 area 與 time 的結果如下圖五、六。

圖五、合成後 area 結果圖

```
Operating Conditions: PVT_OP7V_25C
Wire Load Model Mode: top
                                                                 Library: asap7sc7p5t_INVBUF_RVT_TT_08302018
   (rising edge-triggered flip-flop clocked by clk)
Endpoint: Output_reg[6]
                      (rising edge-triggered flip-flop clocked by clk)
   Path Group: clk
   Path Type: max
   Point
                                                                                                                            Path
                                                                                                        0.00
   clock clk (rise edge)
                                                                                                                            0.00
   clock cik (fise edge)
clock network delay (ideal)
sum6_reg[1][0]/CLK (DFFHQNx1_ASAP7_75t_R)
sum6_reg[1][0]/QN (DFFHQNx1_ASAP7_75t_R)
U946/Y (AND2x2_ASAP7_75t_R)
U947/Y (MAJx2_ASAP7_75t_R)
U948/Y (MAJx2_ASAP7_75t_R)
U948/Y (MAJx2_ASAP7_75t_R)
                                                                                                        0.00
                                                                                                                            0.00
                                                                                                        0.00
                                                                                                                            0.00
                                                                                                      48.40
27.60
30.25
   U949/Y (MAJx2_ASAP7
U950/Y (MAJx2_ASAP7
U951/Y (MAJx2_ASAP7_
   U953/SN (FAx1_ASAP7_75t_R)
Output_reg[6]7D (DFFHQNx1_ASAP7_75t_R)
data arrival time
   clock clk (rise edge)
clock network delay (ideal)
Output_reg[6]/CLK (DFFHQNxl_ASAP7_75t_R)
                                                                                                    400.00
0.00
0.00
                                                                                                                        400.00
                                                                                                                        400.00
                                                                                                                        400.00 r
   library setup time
data required time
                                                                                                     -18.98
   data required time
   data arrival time
    slack (MET)
                                                                                                                        112.14
```


圖六、合成後 time 結果圖

至此,再通過 gate-level simulation 後,我們已大致上完成了我們的 adder\_tree,接下來我們將透過幾個變因,以優化 adder tree 的速度、面積、功耗。


## Adder\_tree\_optimize

#### Add number- Power×Delay

優化的部分,我們將改變每次相加的數量,並在相同的 time period 下合成,藉由改變每次相加的數量(定義為 Add number)與 power×delay 的關係圖,我們總共做出了四種電路分別為 Add\_number 為 2、4、8、16,並選出 power×delay 最小的電路,而我們將合成後的電路進行 gate level 驗證,並將結果以 nWave 輸出如下圖七。而 add number 與 power×delay 的關係如下 圖八



圖七、通過 gate-level simulation 之 nWave 圖



圖八、add number 與 power×delay 關係圖

SYN

我們選用 add number 為 16 的電路作為我們優化的電路架構,透過將要求的時間不斷調小, 直到合成可接受的最小值,此時電路的 area 與 time report 如下圖九、圖十。


圖九、合成後 area 結果圖

```
Path Group: clk
 Path Type: max
 Point
                                                                                                                      Incr
                                                                                                                                            Path
                                                                                                                                            0.00
clock clk (rise edge)
clock network delay (ideal)
                                                                                                                     0.00
                                                                                                                     0.00
                                                                                                                                           0.00
 input external delay
                                                                                                                 200.00
                                                                                                                                        200.00 r
input external delay
A[0] (in)
DP_OP_382J1_122_6874/U34/SN (FAx1_ASAP7_75t_R)
U312/Y (INVxp67_ASAP7_75t_R)
U94/Y (INVx1_ASAP7_75t_R)
U313/Y (XNOR2xp5_ASAP7_75t_R)
U314/Y (XOR2xp5_ASAP7_75t_R)
U207/Y (MAJIxp5_ASAP7_75t_R)
U206/Y (MAJIxp5_ASAP7_75t_R)
U126/Y (HB1xp67_ASAP7_75t_R)
U125/Y (XOR2xp5_ASAP7_75t_R)
Sum1_reg[0][2]/D (DFFHQNx1_ASAP7_75t_R)
data arrival time
                                                                                                                                        200.00 r
200.00 r
228.57 r
240.64 f
252.26 r
272.06 r
298.97 r
                                                                                                                    0.00
                                                                                                                   28.57
12.08
11.62
19.80
                                                                                                                    26.91
                                                                                                                                        298.97
315.63
337.04
363.17
385.39
385.39
                                                                                                                    16.66
                                                                                                                   21.41
26.12
22.23
                                                                                                                     0.00
clock clk (rise edge)
clock network delay (ideal)
sum1_reg[0][2]/CLK (DFFHQNx1_ASAP7_75t_R)
                                                                                                                 400.00
                                                                                                                                        400.00
                                                                                                                                        400.00
                                                                                                                     0.00
                                                                                                                                        400.00 r
                                                                                                                                        385.45
385.45
library setup time
data required time
                                                                                                                 -14.55
                                                                                                                                      385.45
-385.39
 data required time
 data arrival time
 slack (MET)
                                                                                                                                            0.06
```

圖十、合成後 time 結果圖

# V<sub>DD</sub>-Power×Delay

最後,我們改變 VDD 並比較其與 Power×Delay 的關係,如下圖十一。




圖十一、VDD 對於 Power×Delay 關係圖

當我們將  $V_{DD}$  往下調時,Power 會隨著降低,但 Delay 則會隨之增加,而對於 Power $\times$ Delay 而言,從圖中可以看到當  $V_{DD}$  為 0.6V 時,可以得到最小的 Power $\times$ Delay。

## HSPICE result

最後我們使用 HSPICE 檢驗波型,而前面一開始不穩定的波形是來自於未 reset 時的雜訊如下 圖十二,而我們輸入的波形為 128 個 0 與 128 個 1 交互替換如下圖十三,最後可以發現一個 週期的時間為 405ps 即操作頻率大約等於 2.5 GHz 大於助教要求的最低頻率 2 GHz。



圖十二、HSPICE 結果波形圖

圖十三、輸入波形圖(週期為 0.4ns)

# Conclusion

比較了 add\_number 為  $2 \cdot 4 \cdot 8 \cdot 16$  的架構之後,得出了 add\_number 為 2 的速度會最快,但是 Area 也最大,因此綜合考量後決定選用 add\_number 為 16 的來進行優化。優化的過程中,我們選擇改變  $V_{DD}$  的大小來觀察 Power×Delay 的變化,過程中我們發現 power 會隨著  $V_{DD}$  變小而變小,而相反的 delay 則是隨著  $V_{DD}$  變小而變大,綜合評估後會發現在  $V_{DD} = 0.6V$  時會達到最小值。