

硕士学位论文

(专业学位)



一种 32K RRAM 存储电路的研究与设计

Research and Design of a 32K RRAM Memory
Circuit

研 究 生 姓 名	刘金陈
指导教师姓名	王子欧
专 业 名 称	电子与通信工程
研 究 方 向	集成电路设计
所 在 院 部	电子信息学院
论文提交日期	2020 年 6 月

苏州大学学位论文独创性声明

本人郑重声明：所提交的学位论文是本人在导师的指导下，独立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论文不含其他个人或集体已经发表或撰写过的研究成果，也不含为获得苏州大学或其它教育机构的学位证书而使用过的材料。对本文的研究作出重要贡献的个人和集体，均已在文中以明确方式标明。本人承担本声明的法律责任。

论文作者签名：刘金陈 日期：2020年6月10日

一种 32K RRAM 存储电路的研究与设计

摘 要

和 Flash 存储器相比, RRAM (阻变存储器) 作为一种新型非挥发性存储器具有运行速度快, 耐久度高, 工作电压低且易于集成等特点, 被认为极有可能取代 Flash 成为下一代主流存储器的一种新型非挥发性存储器。此外, 与 MOS 类存储器相比, RRAM 单元预计有更强的抗辐照能力, 采用 SOI 工艺设计的 RRAM 系统电路相比于其他工艺而言在辐照环境下能够更稳定高效地工作。因此, 基于抗辐照的设计目标, 本文将采用 SOI 工艺研发一套符合 RRAM 器件特性的存储系统, 设计出读写功能稳定、抗辐照特性强的 RRAM 系统电路, 该电路工作于特定的指标下。

本文的主要内容是基于一种核心忆阻器工艺的 32K RRAM 系统电路的研发, 重点是 RRAM 读写电路的研发。论文的主要工作包括以下几点: 首先, 分析 RRAM 阻变器件的基本结构、工作机理、读写流程和电学特性, 为 RRAM 读写电路提供设计依据并确定 RRAM 单元结构; 其次, 分析已有的 RRAM 读写技术, 在对 RRAM 读写电路可行性分析的基础上提出优化方案, 设计出符合 RRAM 电特性的快速低功耗 RRAM 读写电路并进行模拟, 验证改进后的读写电路功能是否稳定、性能是否优化。此次设计中, 读电路优化的关键是设计符合 RRAM 特性的灵敏放大器, 本文设计了适用于 RRAM 的快速差分灵敏放大器, 有效地实现了位线信号的正确快速识别。在写电路的优化中采用了简化写验证过程中伴随的读步骤的技术, 有效地提高了写入速度; 最后, 设计以读写电路为核心的包括存储单元电路、灵敏放大电路、译码电路、控制电路等电路结构在内的外围电路, 从而完成 32K RRAM 系统设计并绘制出最终的版图。

本次设计在完成 RRAM 系统电路的研发后对整个系统进行了时序设计并成功功能仿真, 通过对仿真结果的分析来判断本文设计的 RRAM 系统电路能否正常工作, 确保整体电路读写功能的实现。抗辐照特性的验证则是通过对阻变器件和 RRAM 单元的流片测试来完成, 本文最终也给出了 RRAM 单元抗辐照测试对比结果。最后进行了 RRAM 芯片测试验证, 测试结果表明, RRAM 芯片系统工作正常, 完成读写功

能稳定。

关键词：RRAM；读写电路；灵敏放大器；抗辐照

作者：刘金陈

指导老师：王子欧

Research and Design of a 32K RRAM Memory Circuit

Abstract

Compared with Flash memory, RRAM as a new type of non-volatile memory has the characteristics of fast running speed, high durability, low operating voltage and easy integration which is believed to replace Flash as the next generation of mainstream memory in the future. In addition, compared with the MOS type memory devices using popular technology, RRAM is supposed to be more “strong” under irradiation. Also, SOI technology which is adopted in the design can make the system more robust. Therefore, based on the design goal of anti-irradiation, this article will use the SOI technology to develop a storage system that meets the characteristics of RRAM devices and works under specific indicators.

Memristor device is the core memory device of RRAM, the goal of this thesis is to develop a circuit system for a 32K RRAM device technology. The special characters of the device are analyzed, the matched circuits are developed which focus on read-write access circuits. The main work of this paper includes the following points: Firstly, the structure and the electrical character of memristor device are analyzed, and the RRAM cell is built up, which provides the foundation of whole design. Secondly, the read and write access operation are determined according to the analysis. Then a read access circuit is designed, in which a fast sensitive amplifier with high speed is designed to match the variation of the devices characters. This type of sensitive amplifier effectively realizes the correct and fast identification of bit line signals. After that a rapid distinguish method is applied in the design of the write access circuit which simplifies the read steps in write verification process and effectively improve the writing speed. Finally, the addressing circuits and control circuits are also built up with read-write circuit as the core. Then the RRAM system design is completed and the final layout is drawn.

After completing the research and development of a 32K RRAM system circuit, the timing design and functional simulation of the whole system are completed. Through

simulation results, it is important to determine whether the RRAM system circuit designed in this paper can work normally and ensure the realization of the overall circuit read-write function. The anti-irradiation ability of resistive devices and RRAM cells is also tested, and the tape-out results show that the RRAM cells circuits are nearly not affected by the irradiation. The last is the RRAM chip test verification. The test results show that the system works stable with correct read and write function.

Keywords: RRAM; Read-write circuit; Sensitive amplifier; anti-irradiation

Written by Jincheng Liu

Supervised by Ziou Wang

目 录

摘 要.....I

Abstract.....III

第 1 章 绪论..... 1

 1.1 研究背景及意义..... 1

 1.2 国内外研究现状..... 3

 1.2.1 RRAM 阻变器件的研究进展 3

 1.2.2 RRAM 读写电路的研究进展 5

 1.3 SOI 工艺及其特性 6

 1.4 论文的主要工作和基本架构..... 8

第 2 章 RRAM 器件结构和基本原理 10

 2.1 阻变结构存储原理与分析 10

 2.1.1 阻变器件基本结构和 RRAM 存储单元 11

 2.1.2 RRAM 工作机理 12

 2.1.3 RRAM 单元特性曲线 14

 2.1.4 RRAM 性能指标与设计目标 14

 2.2 RRAM 的读写流程及阻值分布..... 15

 2.2.1 RRAM 读写操作 16

 2.2.2 RRAM 写入电压及其阻值分布 17

 2.3 RRAM 的读写技术分析..... 18

 2.3.1 RRAM 单元的读操作 19

 2.3.2 RRAM 单元的写操作 20

 2.4 本章小结..... 22

第 3 章 RRAM 系统电路及其版图设计 23

 3.1 RRAM 系统电路布局 and 整体设计 23

3.2 RRAM 读电路设计	26
3.2.1 RRAM 读电路的可行性分析	26
3.2.2 新型 RRAM 读电路	28
3.2.3 适用于 RRAM 的快速差分灵敏放大电路设计	29
3.2.4 读电路模拟结果分析	32
3.3 RRAM 写电路设计	34
3.3.1 RRAM 写电路的可行性分析	34
3.3.2 改进型 RRAM 写电路	35
3.3.3 写电路模拟结果分析	38
3.4 译码电路的设计	40
3.4.1 预译码电路	40
3.4.2 译码电路	42
3.5 控制电路的设计	45
3.6 RRAM 版图设计	47
3.7 本章小结	48
第 4 章 RRAM 系统测试及其特性验证	49
4.1 RRAM 测试芯片端口设计	49
4.2 RRAM 测试芯片时序设计	50
4.3 RRAM 功能仿真和结果分析	52
4.3.1 RRAM 读操作仿真结果	53
4.3.2 RRAM 写操作仿真结果	54
4.3.3 RRAM Forming 操作仿真结果	56
4.4 RRAM 阻变单元抗辐照特性验证	57
4.4.1 RRAM 存储单元辐照模型	57
4.4.2 SOI 工艺阻变单元辐照特性流片测试结果	58
4.5 本章小结	60
第 5 章 总结与展望	62

5.1 总结 62

5.2 展望 64

参考文献 66

攻读学位期间的研究成果 73

缩略语对照表 74

致谢 75

图索引

图 1.1 半导体存储器分类..... 1

图 1.2 RRAM 3D 堆叠阵列结构..... 4

图 1.3 空间辐射分布图..... 7

图 1.4 SOI 结构示意图..... 7

图 2.1 RRAM 三明治结构示意图..... 11

图 2.2 RRAM 1T1R 存储单元..... 12

图 2.3 导电细丝形成过程..... 13

图 2.4 RRAM I-V 特性曲线 (a)单极型 (b)双极型..... 14

图 2.5 RRAM 写操作 (a)SET 操作 (b)RESET 操作..... 16

图 2.6 RRAM 读操作..... 17

图 2.7 RRAM 阻态随 cycle 次数变化分布图..... 18

图 2.8 已有的 RRAM 读操作电路..... 20

图 2.9 读操作时序示意图..... 20

图 2.10 已有的 RRAM 写操作电路..... 22

图 3.1 RRAM 系统顶层电路..... 24

图 3.2 RRAM 外围电路结构..... 25

图 3.3 RRAM 存储单元阵列..... 25

图 3.4 干扰电流传输路径图..... 27

图 3.5 新型 RRAM 读电路..... 29

图 3.6 锁存型灵敏放大电路..... 30

图 3.7 适用于 RRAM 的快速差分灵敏放大器..... 31

图 3.8 改进前后灵敏放大器仿真波形对比图..... 32

图 3.9 读电路仿真波形图..... 33

图 3.10 已有写电路的写验证流程..... 35

图 3.11 改进型写电路的写验证流程..... 36

图 3.12 改进型 RRAM 写电路..... 37

图 3.13 写电路仿真波形图..... 39

图 3.14 预译码电路..... 40

图 3.15 2-4 译码电路 41

图 3.16 3-8 译码电路 41

图 3.17 行译码电路..... 43

图 3.18 列选通电路..... 44

图 3.19 RRAM 控制电路 45

图 3.20 RRAM 版图 48

图 4.1 RRAM 测试芯片端口分布结构..... 49

图 4.2 RRAM 读操作时序设计 51

图 4.3 RRAM SET 操作时序设计 51

图 4.4 RRAM RESET 操作时序设计..... 52

图 4.5 RRAM Forming 操作时序设计 52

图 4.6 RRAM 读操作仿真波形..... 53

图 4.7 RRAM SET 操作仿真波形..... 55

图 4.8 RRAM RESET 操作仿真波形..... 55

图 4.9 RRAM Forming 操作仿真波形 56

图 4.10 RRAM 存储单元辐照模型..... 58

图 4.11 辐照模型仿真波形图..... 58

图 4.12 SOI 工艺器件辐照流片测试结果分布图 60

图 4.13 辐照后器件阻态分布箱式图..... 60

表索引

表 2.1 RRAM 读写操作电压真值表..... 15

表 3.1 预译码对应表..... 42

表 3.2 地址位与行译码信号对应表..... 43

表 3.3 地址信号与列译码信号对应关系表..... 44

表 4.1 RRAM 测试芯片 PIN 脚描述 50

表 4.2 辐照测试条件..... 59

第 1 章 绪论

1.1 研究背景及意义

现阶段存储器（Memory）已经广泛运用于航空航天、国防科技、计算机等领域，渐渐成为衡量集成电路技术发展快慢最重要、最根本的指标之一^[1]。存储器诞生于 1960s，是通过存储数字电路中二进制数“0”和“1”来判断存储状态的记忆设备。随着云计算、大数据、人工智能等新兴科技产业的发展，存储器的种类越来越多，存储功能也越来越强大。根据存储器的功能和特性分类，存储器可以分为挥发性存储器（Volatile Memory）和非挥发性存储器（Non-Volatile Memory）两种，具体分类如图 1.1 所示。从图中可以看出，静态存储器（SRAM）和动态存储器（DRAM）是挥发性存储器的典型代表，这类存储器的存储信息在掉电后会丢失，一般用于高速存取。闪存（Flash）和阻变存储器（RRAM）是非挥发性存储器的典型代表，其特点是存储信息在断电后不会丢失，重新上电后存储信息依然有效，广泛用于高密度低功耗的随机存储^[2]。




图 1.1 半导体存储器分类

Figure.1.1 Semiconductor memory classification

目前非挥发性存储器已经广泛运用到便携式电子产品、智能汽车电子产品和医疗电子产品中,因此新兴电子产业对功耗低,集成度高的非挥发性存储器的需求不断增加。Flash 因其容量大、速度快、技术相对成熟等特点成为目前市场上最主流、使用最多的非挥发性存储器,尤以 NAND Flash 和 NOR Flash 为主^[3]。然而,当今世界,随着工艺的演进,芯片一直朝着微型化趋势发展,而 Flash 是基于浮栅和绝缘层的隧穿来存储数据的存储器,需要在高压下工作,因此需要特殊的立体工艺,当集成工艺的特征尺寸减小到一定程度之后,技术难度和成本都大幅上升^[4]。此外,电荷泵电路的加入也使得 Flash 电路复杂度和成本上升,功耗难以降低,其发展将面临一系列瓶颈,越来越无法满足大数据、低功耗的存储需求,带来存储数据不稳定性增加、耐久度降低、读写循环次数减小、可靠性降低、功耗增加等一系列问题。

因此,新型非挥发性存储器的研究成为很多公司和研究机构的重中之重,例如阻变存储器(RRAM),铁电存储器(FeRAM),磁存储器(MRAM),相变存储器(PCRAM)等等。本文研发的 RRAM 存储器是利用忆阻器阵列的电阻状态变化实现信息存储的,而忆阻器是基于纳米颗粒的存储结构,且能够与标准 CMOS 工艺兼容,体积小,结构和工艺简单,工作电压低,能够进一步缩放。与传统的 Flash 技术相比,RRAM 有以下的优点^[5]:

- 1、RRAM 的写入速度比 Flash 快的多,同时又具有非挥发性的特点;
- 2、RRAM 的读写操作不需要高压,降低了工艺和电路复杂度;
- 3、随着尺寸不断缩小,RRAM 的低工作电压将更加节省功耗;
- 4、RRAM 存储单元体积小,结构简单,与 CMOS 逻辑工艺高度兼容,成本低;
- 5、RRAM 更容易微缩,不存在 Flash 相邻单元耦合的问题,且随着尺寸的减小,读写电流也随之减小,远小于 Flash;
- 6、RRAM 是通过阻变器件导电通路的电阻状态实现存储的,而不是通过电容或场效应管来存储电子,在抗辐射方面也有更好的表现。

RRAM 阻变器件一般为三明治结构,包括上电极、下电极和中间阻变层,只要在上下两电极之间施加不同的电压,阻变层的电阻状态就会改变,存储信息可以通过电阻状态来判断。RRAM 存储单元结构一般为 1T1R 结构,即由一个 NMOS 管和一个可变电阻构成,与现有的 CMOS 工艺兼容,无需高压,结构简单且易于集成,设计

和工艺成本相对较低。因此对比其他存储器，RRAM 在众多新型存储器中有独特的优势。此外，RRAM 凭借其数据存储时间长、运行速度相对较快、读写电压较低等优点，国内外掀起了 RRAM 研究的浪潮，并把 RRAM 的研究作为未来存储器发展的主要方向之一。因此，作为新型存储器的代表之一，RRAM 虽然是最近五年才兴起的，但有望在近两年内产业化。

1.2 国内外研究现状

近年来，以 Flash 为代表的非挥发性存储器受到了工艺难度和器件按比例缩小的冲击，越来越无法适应高速低功耗的存储。为寻找可以替代 Flash 的新型存储器，越来越多的公司和科研机构投入到 RRAM 的研究中。RRAM 的研究主要集中在新型忆阻器的开发、工作机理、以及存储器件单元结构上，与之对应，适用于 RRAM 的读写和控制电路的研究也成为研究和产业化的焦点。

1.2.1 RRAM 阻变器件的研究进展

1971 年，加州大学柏克莱分校的蔡少棠首次在理论上提出了忆阻器的概念^[6]：忆阻器的阻值状态是通过在阻变器件两端施加不同电压或电流来改变的，低阻态表示存储逻辑“0”，高阻态表示存储逻辑“1”。基于这一概念，科学界提出了一种新型非挥发性存储器的概念——阻变存储器（RRAM）。在发现忆阻器后的几十年里，科学界虽然一直对这种阻变现象进行研究，但始终没有里程碑式的突破，直到 2002 年，日本 Sharp 公司在 IEEE 国际电子器件大会上描述了以 $\text{Pr}_{0.7}\text{Ca}_{0.3}\text{MnO}_3$ 为薄膜材料的阻变器件后^[7]，RRAM 的研究又重回人们的视线。在此之后，韩国的 Samsung，美国的 Spansion，日本的 Fujitsu，德国的 Infineon 这些全球领先的半导体制造公司先后在国际电子器件大会（IEDM）上就 RRAM 器件和材料进行了详细研究报道。2005 年，Samsung 制备了 50 nm RRAM 存储阵列；2007 年，Fujitsu 制备了高速（约 5 ns）低电流（<100 μA ）RRAM 存储单元；2011 年，Panasonic 在 IEDT 会议上发表了关于 256 K 大小的 1T1R RRAM 芯片；2013 年，美国 Crossbar 公司报道了 RRAM 的三层式结构，存储芯片易于 3D 堆叠^[8]，具体堆叠阵列如图 1.2 所示；2014 年，中科院微电子所在 RRAM 传输机制，存储单元和器件结构等众多方面取得重大突破，在国内

首先制备了 64 位交叉阵列结构的 RRAM 阻变器件阵列；复旦大学对 RRAM 的研究成果尤以工艺和器件最为突出，设计出 1 MB RRAM 存储阵列^[9]。在国内外科研机构不断研究与探索下，RRAM 技术日渐成熟，已经来到了产品化的前夜。




图 1.2 RRAM 3D 堆叠阵列结构

Figure.1.2 RRAM 3D stacked array structure

中国是世界上存储器需求最大的国家之一，在中外合作下，现阶段已报道的 RRAM 技术层出不穷，RRAM 的研究取得了突破性进展。2016 年 3 月，中芯国际（SMIC）与 Crossbar 公司签订战略合作协议，为后者开发 40 nm 工艺的 RRAM 阻变式存储器芯片，这可以帮助客户将嵌入式 RRAM 存储器组件整合入 MCU 及 SoC 等器件中，实现低延时、低功耗和高性能的存储，以应对物联网、便携式电子、消费电子以及智能汽车的市场需求^[10]；2018 年 5 月，美国芯片设计商 Rambus 宣布与兆易创新（GigaDevice）合作，在中国成立一家名为“Reliance Memory”的合资企业，以实现电阻式随机存储技术的商业化^[11]；在国内，清华大学与中科院物理所合作，首次报道了一种基于氧化物中形成内建同质结的新型阻变效应机制，该机制产生的阻变效应具有整流特性，从而可以使 RRAM 的应用无需集成选择器就可抑制串扰带来的一系列问题^[12]。因此，随着 RRAM 的发展和兴起，我国的半导体存储器行业面临前所未有的机遇和挑战。

1.2.2 RRAM 读写电路的研究进展

虽然国内外对 RRAM 技术进行了广泛研究,并取得了不少研究成果,但大多数成果或针对 RRAM 阻变现象进行理论分析,或针对可变电阻工艺进行探究,或针对 RRAM 存储单元的器件结构和工作原理进行阐述,但作为一种新型存储器,RRAM 存储系统的研发仍处于初步阶段,对 RRAM 核心外围电路尤其是读写电路的研究较少,缺少真正成熟的可产品化 RRAM 系统技术。

现阶段集成电路市场上比较成熟的存储器 SRAM 通过 CMOS 锁存结构存储信息,Flash 通过特殊 MOS 工艺浮栅结构存储信息,这类通过 MOS 器件存储信息的结构性能稳定,容易读写,所配适读写电路的研究十分成熟。但是 RRAM 是通过可变电阻状态变化来存储信息的,其阻值大小因为器件原理本身和工艺制备的问题并不确定,高低阻态转换分布并不均匀,因此适用于 SRAM 或 Flash 类存储器的读写电路并不适用于 RRAM。RRAM 的设计、测试、量产到运用都需要与其相匹配的读写电路的支撑^[13],合适的 RRAM 读写电路不仅能提高读写速度,减少外围电路带来的延时和功耗,还能提高读写稳定性,减少存储器误读和误写的现象^[14]。为让 RRAM 能够成为存储器市场上通用的随机存储器,设计出适用于 RRAM 的读写电路显得尤为重要,这也是现阶段各公司和科研机构的研究重点。

在写入方面,RRAM 的写操作需要准确控制存储单元上的压降,尤其是阻态翻转过程中的压降^[15]。为达到这一目的,诸如兆易创新,中芯国际,中科院微电子所等国内著名研究机构和公司进行了一系列的研究和创新,其中包括:字线电压控制法、Y-path 电压控制法、镜像电流控制法等等。由于每个公司的核心单元不同,写操作方法也不相同,所达到的写入效果也不相同,那么写入的可靠性和真实性也会有所不同,很难有一套统一的技术标准去保证 RRAM 的写稳定性。研究表明,写电压的大小和写脉冲的宽度确定有一定难度,当写电压较大、写脉冲时间过长时,会对 RRAM 阻变器件造成破坏;当写电压较小、写脉冲时间较短时,阻变器件来不及翻转,造成写入失败^[16]。不仅如此,RRAM 在存“0”和“1”的时候,需要对 SET 和 RESET 分别操作,存储速度至少减半,而且还需要额外的电压产生电路来产生不同的写入电压,增加系统功耗。此外,RRAM 的写验证技术往往都伴随着读过程,就是在数据写入单元后通过读步骤将写入的数据读出来判断是否写入成功,写入成功则进行下一步骤,

写入失败则提高写入电压重新写入，再次通过读操作判断是否写入成功。这种方法虽然提高了写入的可靠性，但重复的读验证过程会降低写入速度，增加系统功耗。因此，RRAM 写电路的写入速度、电路结构、系统功耗等问题，都是现阶段各公司研究的重点内容。

在读方面，由于流过存储单元的电流大小受位线电压线性影响，RRAM 的读操作电压需要得到比 Flash 更精确的控制^[17]。由于流过高低阻态存储单元电流的大小不同，常见的读操作是通过放大器感应流经选通存储单元的电流大小来判断存储单元的阻值状态，从而完成读取。读操作中的感应放大技术是将流过存储单元的电流通过感应电阻转变为的感应电压，进而和参考电压相比较的一种放大技术，这也是大多公司都会采用的读操作方法。但是当 RRAM 存储阵列变大，存储单元分布较密集的时候，相邻的存储单元会产生干扰电流，从而影响读电流的大小，使得高低阻态之间的压差无法确定^[18]。此外这种方法感应电阻和参考电压的大小无法确定，额外的电压产生电路不仅会增加外围电路的面积和复杂度，还会使得读出速度变慢，系统功耗增加。

综上所述，由于 RRAM 的工艺制备问题，其阻值大小分布均匀性不足，会造成阻变器件电阻转换不稳定，导致多个电阻态的存在，而不是之前的高低两种阻态，从而无法确定写入电压的大小，使得写入失败；此外，由于 RRAM 集成度较高，相邻的存储单元之间会出现串扰电流，造成误读的情况。因此适用于 RRAM 的成熟读写电路的研究显得十分重要。

1.3 SOI 工艺及其特性

在半导体技术飞速发展的今天，集成电路行业和芯片制造业已经广泛运用到航空航天领域。但航天器在宇宙环境中工作并不安全，每时每刻都承受着来自太阳辐射，宇宙射线以及地球内部辐射的影响，从而造成航天器内部存储器件的损坏，使其存储性能降低，使用寿命缩短^[19]。主要的辐射来源如图 1.3 所示，由于航天器一直处于辐射干扰下，其内部存储器在高速粒子不断的轰击下越来越脆弱，因此对存储器在太空中使用的要求也越来越高^[20]。为使得存储器在太空中能够高速度、低功耗工作而不受辐照影响，抗辐照存储器的设计刻不容缓。




图 1.3 空间辐射分布图

Figure.1.3 Spatial radiation profile

为使得存储电路能够在辐照环境下稳定工作，增加读写可靠性，本文设计的 RRAM 存储系统将采用抗辐照能力强的 SOI 工艺。绝缘体上硅（Silicon on Insulator，SOI）技术是目前超大规模集成电路发展的一项重要技术，它拥有传统技术不可实现的抗辐照性能^[21]。和传统体硅工艺相比，SOI 工艺器件结构在顶层硅和衬底之间多了一层埋氧层，用来分隔器件有源区和硅衬底^[22]，具体结构如图 1.4 所示。因为埋氧层的存在，SOI 工艺中不存在场氧结构和 N 阱结构，能够实现介质隔离，集成度较高。此外，SOI 工艺的寄生电容主要来源于埋氧层电容，相较于体硅工艺而言寄生电容小得多，因此 SOI 工艺速度快且动态功耗小。




图 1.4 SOI 结构示意图

Figure.1.4 SOI structure diagram

和其他工艺相比, SOI 工艺在抗辐照特性方面具有明显优势。在 高能粒子辐照条件下, 受轰击的原子会产生电荷, 造成器件材料的损伤。对集成电路影响较大的辐照效应模型主要包括单粒子翻转效应模型 (SEU) 和总剂量效应模型 (TID) [23]。单粒子翻转效应是通过高能粒子入射电路敏感区域, 在轰击路径上电离产生电子空穴对并堆积能量引起的, 最终会造成电路逻辑状态翻转[24-25], 可以通过建立轰击电路敏感节点模型来模拟测试单粒子翻转效应; 总剂量效应是器件持续受到辐射影响, 在 MOS 管 Si/SiO₂ 界面产生能量沉积, 使得阈值电压漂移, 造成器件失效的一种辐照效应[26], 可以通过建立 MOS 管体效应模型来模拟测试总剂量效应。因此, 本文在设计完整个 RRAM 芯片系统后需要对其抗辐照特性进行流片测试, 确保 RRAM 能够在辐照环境下稳定高效地工作。

SOI 工艺的抗辐照特性主要是因为在器件结构顶层硅和衬底硅之间增加了埋氧层。SOI 制作工艺是通过在埋氧层注入受主杂质产生电子陷阱来中和氧化层中的空穴陷阱, 使得辐照产生的电子被陷阱俘获, 空穴被中和, 电荷积累变少[27]。SOI 工艺抗辐照特性主要表现在两个方面, 一方面埋氧层可以让 PN 结面积变小, 使得器件辐照敏感区域减小, 则器件收集电荷的能力也减小, 从而由辐照产生的电流减小, 可以在一定程度上减小单粒子效应和总剂量效应带来的影响; 另一方面埋氧层将漏端、源端和衬底隔离, 衬底遭受粒子轰击产生的电荷无法传输至漏端和源端, 从而防止了辐照带来漏源端的电位变化, 不会产生导电路径, 从而不会产生泄漏电流, 不会发生单粒子闩锁效应[28]。因此基于 SOI 工艺的存储电路相比于其他工艺而言在辐照环境下能够更稳定高效地工作。此外, 由 SOI 工艺制成的存储电路具有寄生电容小、集成度高、速度快、短沟道效应小等优点, 特别适用于深亚微米低压低功耗电路。本文设计的 RRAM 存储单元和外围电路都将采用 SOI 工艺, 通过流片测试验证其抗辐照能力。

1.4 论文的主要工作和基本架构

现阶段各科研机构和公司 对 RRAM 的研究大多集中在阻变材料和阻变机理上, 对 RRAM 读写核心电路的研究仍处于初步阶段, 尚未形成一套成熟的 RRAM 系统电路。RRAM 作为一种新型非挥发性存储器要得到普遍应用并量产, 需要在分析 RRAM 单元阻变材料和阻变机理的基础上设计一套符合 RRAM 特性的存储系统。因此, 本

文设计了一套以读写电路为核心的 RRAM 系统电路,该电路不仅能够有效地减小 RRAM 系统读写操作时的延时和功耗,还能提高读写速度,增强读写稳定性,为 RRAM 芯片的实际应用提供现实意义。电路设计的思路如下:首先对阻变器件进行分析,探究其阻变结构,工作原理和读写流程,为下文 RRAM 读写电路的设计提供理论依据;其次介绍 RRAM 的读写技术,分析其存在的不足之处并提出优化方法,设计适用于 RRAM 的读写电路,读写电路的设计将是本文研究的重点;接着围绕读写电路设计包括灵敏放大电路、译码电路、控制电路等电路结构在内的外围电路,在完成整个系统电路设计后进行版图设计;最后通过仿真和流片结果验证 RRAM 电路的设计是否合理,功能是否实现,是否能在辐照环境下稳定工作。

本论文的架构主要分成以下五个章节,各章节内容安排如下:

第一章为绪论部分,首先介绍非挥发性存储器的发展,讨论国内外研究现状和发展趋势;其次介绍 RRAM 读写电路的研究进展,说明读写电路研究的必要性;最后介绍本文采用的 SOI 工艺,突出 SOI 工艺在防辐照方面的优势。

第二章将介绍 RRAM 的基本结构、阻变机理和读写过程,同时本章也会针对 RRAM 读写技术进行介绍,为第三章符合 RRAM 特性的读写电路的设计和优化提供理论依据。

第三章则是进行 RRAM 系统电路设计,首先分析 RRAM 读写电路设计的可行性并提出优化方案,设计出适用于 RRAM 的读写电路,对其特性进行模拟和验证;接着设计以读写电路为核心的包括灵敏放大电路、译码电路和控制电路在内的外围电路;最后绘制 RRAM 整体电路的版图。本章的重点是 RRAM 读写电路和灵敏放大电路的设计。

第四章将进行 RRAM 系统电路的时序设计和功能仿真,通过仿真结果验证本文设计的 RRAM 电路是否合理,读写功能是否实现。最后就是对 SOI 工艺的流片测试,验证基于 SOI 工艺的阻变器件和 RRAM 单元在辐照环境下阻态是否改变,数据存储是否稳定,从而完成读写功能正确且具有抗辐照特性的 RRAM 系统设计。

第五章是对全文的总结,在已完成设计的基础上提出进一步改进的方向。

第2章 RRAM 器件结构和基本原理

上文通过对 RRAM 研究背景和发展过程的介绍,可以知道 RRAM 相较于 Flash 有着工作电压低且易于集成等优点,是一种前景更加广阔的新型非挥发性存储器^[29]。本章将对阻变结构存储原理、RRAM 基本结构、工作机理、读写流程和读写电路设计的可行性进行介绍,为本文 RRAM 系统设计提供理论依据。

2.1 阻变结构存储原理与分析

经过十多年的研究,阻变结构已经展示了在存储器应用方面的巨大潜力,它具有纳秒级运行速度 ($<1\text{ ns}$), 纳米级单元尺寸 ($<10\text{ nm}$), 微安级工作电流, 2-3 V 的低工作电压, 体积小且易于集成等特性^[30]。阻变结构主要是通过给中间电阻层施加不同电压, 改变薄膜材料阻值来进行存储的。其阻值状态有两种, 一种是高阻值状态, 简称为 HRS (High resistance state), 用数字电路中二进制数“0”表示; 另一种是低阻值状态, 简称为 LRS (Low resistance state), 用“1”表示。RRAM 的工作原理是: 在阻变器件两端加一个特定的电压, 阻值状态会在高低阻态之间转换, 在下一个电压到来之前, 存储单元将会保持当前存储状态不变且阻态转变之后数据可保持 10 年以上。

目前广泛研究的阻变材料和结构的工作机理以导电细丝理论为主^[31], 新制备的阻变器件为高阻态, 器件内部尚未形成导电细丝, Forming 过程为阻变结构初始化过程, 也是阻变器件的上电过程。在新制备的阻变器件上下电极之间添加 Forming 电压, 使得阻变器件内部形成导电细丝, 阻变器件由高阻态转变成低阻态。Forming 操作过后阻变器件高低阻态的转变会更加容易, 写操作成功率也会提高。

阻变器件状态的变化是通过施加写操作电压完成的, 写操作包括 SET 操作和 RESET 操作^[32], 即存“1”和存“0”的过程。写操作需要在阻变器件两端施加不同的操作电压来完成, 不同的电压使得器件内部导电细丝形成或断裂, 从而完成阻态转变。当进行 SET 操作时, 在阻变器件两端施加置位电压 V_{set} , 会在阻变结构内部形成导电细丝, 其阻值状态由 HRS 转变为 LRS, 表示写“1”成功; 当阻变结构进行 RESET 操作时, 在阻变器件两端施加复位电压 V_{reset} , 形成的导电细丝断裂, 其阻值状态由 LRS 转变为 HRS, 表示写“0”成功。

但是阻变结构阻态转变具有不稳定性，这是因为不同写操作电压或者写周期会使阻变器件导电细丝形成的直径不同，从而导致多个电阻态的出现，甚至出现 HRS 阻值大小和 LRS 相近的情况^[33]。为增加阻变结构读写成功率，确保持续信息的正确性，需要设计适合 RRAM 的读写电路。合适的写电路不仅可以将数据正确写入，减小写入失败几率，还能降低写入失败带来的功耗，提高写入速度；合适的读电路可以正确的将写入存储单元的数据读出，减少串扰带来的误读情况，提高读稳定性^[34]。因此读写电路的设计将是本文的研究重点，本章节也会对 RRAM 读写电路的可行性进行介绍。

2.1.1 阻变器件基本结构和 RRAM 存储单元

阻变器件在研究发展的历程中有过多种器件结构，比如三明治结构，胶囊结构，帽层结构等^[35]，其中三明治结构(MIM)因为其工艺简单且易于集成等优点，是 RRAM 最基础且应用最多的结构，其结构示意图如图 2.1 所示。




图 2.1 RRAM 三明治结构示意图

Figure.2.1 RRAM sandwich structure diagram

三明治结构主要由金属-阻变介质-金属(MIM)构成，其中上电极(Top electrode)是由顶层金属构成；下电极(Bottom electrode)是由底层金属构成；中间的阻变层是由电阻率可变的电介质薄膜材料构成。阻变层阻值状态的改变是通过施加在两金属层之间的不同电压来控制，当撤去两端电压后，在第二次激励到来之前，阻变层的阻值状态保持不变，从而完成存储。因此，RRAM 是一种通过阻变层高低阻值状态的转变

来存储信息的新型非挥发性存储器。

RRAM 存储单元结构有多种，主要包括 1R 结构、1D1R 结构和 1T1R 结构^[36]。每种结构对应的特性不尽相同。1R 结构存储面积小，但操作过程中极易发生串扰问题；1D1R 结构中二极管的选取存在困难，存储单元的稳定性不易控制；1T1R 结构中存在 MOS 管，存储单元面积比另外两种结构大，但 MOS 管能够控制存储单元的导通与关闭，又与现有的 CMOS 工艺兼容且易于集成，是目前最常用的结构。1T1R 结构如图 2.2 所示，它由一个 NMOS 管和一个阻变器件串联构成，NMOS 管的栅极接字线（Wordline，WL），源级接位线（Bitline，BL），可变电阻 R1 的两端分别接 M1 的漏端和源线（Source line，SL）。




图 2.2 RRAM 1T1R 存储单元

Figure.2.2 RRAM 1T1R storage unit

1T1R 结构虽然增大了存储器的面积，但 NMOS 管相当于一个选通开关，能够控制存储单元的导通与关闭，使得读写操作精确到每个存储单元。当一个存储单元选通后其余的存储单元都会关闭，在一定程度上减少了读写过程中串扰带来的误读和误写问题，提高读写操作的稳定性。

2.1.2 RRAM 工作机理

RRAM 的存储机制是通过在阻变器件上下电极之间加不同方向或大小的电压，使得器件两端导电通路形成或切断的一种工作机制，我们称这种物理机制为导电细丝理论（Conductive Filament, CF）^[31]。导电细丝理论是目前 RRAM 阻变现象普遍认可的工作机理，导电细丝形成和断裂的过程如图 2.3 所示。Forming 操作是 RRAM 的初

始化过程，是新制备的阻变器件第一次形成导电细丝的过程，RRAM 进行 Forming 操作时，在阻变器件两金属电极之间加一个 Forming 电压，电离出来的金属离子进入阻变材料层，形成电流流通过径，流过的电流会增大，因此 Forming 过后可变电阻呈低阻态；当 RRAM 进行 SET 操作时，在两金属电极之间施加的电压为 V_{set} ，此时导电细丝的形成与 Forming 操作类似，SET 操作过后阻变材料也呈低阻态；当进行 RESET 操作时，加在金属电极两端的电压为 V_{reset} ，有大电流流过阻变材料层，形成足够高的焦耳热，使得导电细丝断裂，电子再难通过阻变材料层^[12]，流过的电流也将减小，此时阻变材料呈高阻态。




图 2.3 导电细丝形成过程

Figure.2.3 Conductive filament formation process

在导电细丝理论下，RRAM 工作机理可以概括为：首先，新制备的 RRAM 器件未通电时，由于上下电极间存在氧化层作为绝缘材料，RRAM 两端呈现出的是高阻态；然后在两电极之间施加 Forming 电压，会在阻变器件结构氧化层中初次形成导电细丝，使阻态变化更容易发生；其次，若在阻变器件两金属电极之间施加置位电压 V_{set} ，阻变器件氧化层中间会形成导电细丝，形成导电通路，可变电阻的阻值状态将从高阻态变为低阻态；最后，若在两金属电极之间施加复位电压 V_{reset} ，形成的导电细丝出现断裂，可变电阻变为高阻态。

2.1.3 RRAM 单元特性曲线

RRAM 阻变器件可以根据 SET 和 RESET 操作过程中在两金属电极之间施加的电压激励信号极性不同分为单极型和双极型两种^[37]。单极型 RRAM SET 和 RESET 操作时在阻变器件两端施加的电压 V_{set} 和 V_{reset} 极性相同但大小不同，正常情况下 $V_{reset} < V_{set}$ ，其 I-V 特性曲线如图 2.4(a)所示；双极型 RRAM SET 和 RESET 操作时在阻变器件两端施加的电压极性相反，其阻值状态的改变不仅与电压大小有关，还与电压极性有关，其 I-V 特性曲线如图 2.4(b)所示。从 I-V 特性曲线中可以看出，当在 RRAM 两端施加置位电压 V_{set} 时电流瞬间增大，此时存储单元阻值状态由高阻态变为低阻态；当在 RRAM 两端施加复位电压 V_{reset} 时电流瞬间减小，此时存储单元阻值状态由低阻态变为高阻态。




图 2.4 RRAM I-V 特性曲线 (a)单极型 (b)双极型

Figure.2.4 RRAM I-V characteristic curve (a) Unipolar (b) Bipolar

2.1.4 RRAM 性能指标与设计目标

RRAM 的性能指标主要包括操作电压、耐久度和运行速度等。由于大部分指标优于传统存储技术，RRAM 的研究得到广泛关注并迅速发展。本节将在研究 RRAM 性能指标的基础上提出本次设计的目标和所能达到的效果。

- 1、操作电压：存储器在高压操作下会增大功耗和损伤，减少可靠性，这是现阶段存储器较为突出的缺陷之一。相比较 Flash 10 V 左右的操作电压，RRAM 的写电压在 3 V 左右，读电压比写电压更低，可以到达 1 V 以下^[34]；
- 2、耐久度：又称电疲劳，是指 RRAM 两种阻态相互转换达到一定次数后无法再

进行转化的一种特性。存储器每进行一次阻态变化都会有一定的损耗, RRAM 的阻变次数可以达到 $10^5\sim10^6$ 且在 HRS 和 LRS 相互转换之后数据可保持 10 年以上;

3、运行速度: 运行速度可以定义为 RRAM 读写操作的快慢, 运行速度越快, 数据就能高速传输并存储。目前为止最快的 RRAM 读写速度约为 1 ns, 理论上还能更快^[18]。读写速度的快慢取决于阻变器件高低阻态之间完成转换的最小时间。

基于上述性能指标, 本文设计的 RRAM 系统电路读操作电压能够控制在 0.3 V 左右, SET 操作电压在 1.5 V 到 2.5 V 之间, RESET 操作电压在 1.5 V 到 3 V 之间, 从而实现 RRAM 的低压操作。此外, 该系统中的阻变器件阻态转换次数可以达到十万次以上, 阻态转换速度在 1 ns 之内, 阻态保持时间约为 10 年甚至更久, 真正意义上实现 RRAM 的快速低功耗存储。

2.2 RRAM 的读写流程及阻值分布

RRAM 的工作流程包括 Forming 操作, SET 操作, RESET 操作和 READ 操作。其中 Forming 操作作为初始化过程, SET 操作和 RESET 操作为写过程, READ 操作为读过程。这些工作过程是字线 (WL) 打开时, 通过在位线 (BL) 和源线 (SL) 上施加不同的电压来完成的, 其操作电压的具体配置如表 2.1 所示。但由于论文涉及项目, 出于保密, 全文的 VDD 均采用归一化处理。

表 2.1 RRAM 读写操作电压真值表

Tab.2.1 RRAM read and write operation voltage truth table

	V _{WL} (VDD)	V _{BL} (VDD)	V _{SL} (VDD)
Forming 操作	4.2	4.5	0
SET 操作	2	2.5	0
RESET 操作	2.8	0	3
Read 操作	3	0.3	0

2.2.1 RRAM 读写操作

RRAM 的写操作流程包括 SET 操作和 RESET 操作。新制备的 RRAM 阻值状态呈高阻态，当外加电压逐渐增大到 Forming 电压值时，上下电极之间形成导电细丝，Forming 过后的阻变器件呈低阻态；SET 操作流程与 Forming 过程类似，置位电压 V_{set} 使得阻变器件内部形成导电细丝，流过存储单元的电流增大，阻值状态由高阻态转变为低阻态；RESET 过程与 SET 过程相反^[39]，复位电压 V_{reset} 使得导电细丝断裂，流过存储单元的电流减小，阻值状态由低阻态转变为高阻态。具体的写操作流程如图 2.5 所示：用二进制数“1”表示当前阻值状态为 LRS，“0”表示当前阻值状态为 HRS，那么 SET 操作就视为对 RRAM 存储单元写入数据“1”，此时字线打开，位线电压升高至 VDD，源线电压降低至 GND；Reset 操作视为写入数据“0”，此时位线和源线电压配置与 SET 操作相反，源线电压升高至 VDD，位线电压降低至 GND。




图 2.5 RRAM 写操作 (a)SET 操作 (b)RESET 操作

Figure.2.5 RRAM write operation (a)RESET write cell to HRS (b)SET write cell to LRS

存储器读出过程就是把存储单元中存储的信息转换成能为外部电路所识别的数字信号的过程^[13]。RRAM 的读操作就是将存储信息的电阻阻态识别出来并输出“0”或者“1”的过程，输出信号为“1”表示读取的存储单元阻值状态为 LRS，“0”则表示读取的存储单元阻值状态为 HRS。RRAM 的读操作如图 2.6 所示，通过读出流经 RRAM 存储单元电流的大小来判断电阻的阻值状态^[17]。当存储单元阻变器件为高阻态时，流过存储单元的电流较小；当阻变器件为低阻态时，流过存储单元的电流较大。




图 2.6 RRAM 读操作

Figure.2.6 RRAM read operation

2.2.2 RRAM 写入电压及其阻值分布

RRAM 是一个二值电阻,电阻转变的过程就是写入的过程,每一个写入电压 (V_{set} 或 V_{reset}) 都对应一个成功几率,写操作一次然后读一下比较一次,判断 RRAM 器件阻态转换是否成功^[35]。因为导电细丝的形成需要时间,这是一个动态过程,所以提高写入电压可以加快写入速度。研究表明,每提升 0.25 V/0.5 V,对应尺寸 1 μm /10 nm 的 RRAM 写入速度提高一个数量级^[40],不同的写入电压会导致 RRAM 阻变器件阻态变化模式不同。虽然阻变器件在高电压或电流下写翻转几率高,但影响 RRAM 使用寿命,严重时会使器件击穿,造成永久性损伤。较大的 V_{set} 会使得导电细丝的直径变大,电阻变小,从而导致多个阻态的存在,而不是之前的 LRS 和 HRS 两个阻态,造成可变电阻的不稳定性增加。较低的 V_{set} 会导致 SET 失败,器件将会被锁在高阻态,而较高的 V_{set} 会导致 RESET 失败,器件被锁在低阻态。因此,写电压 V_{set} 和 V_{reset} 的大小确定有一定难度,RRAM 器件正常工作在一个适当电压或电流下显得尤为重要,只有合适的写电压才会让 RRAM 器件阻值变化相对平缓,需要根据实际器件的阻变特征来确定一个合适的写电压。

此外,在进行 SET 和 RESET 操作时,RRAM 器件阻态的变化也会随着 V_{set} 或 V_{reset} 的脉冲周期变化而变化^[16]。由于本文涉及的项目是和中科院进行合作的,图 2.7 为中科院对 RRAM 单元写操作过后阻变器件阻值状态随 cycle 次数变化的初步测试结果,图中 X 轴表示 cycle 次数, Y 轴表示电阻状态,该分布也和 V_{set} 和 V_{reset} 的大小

有关。从图 2.7 中可以看出，SET 过后 RRAM 阻变器件阻值状态为低阻态，阻值分布相对稳定集中；RESET 过后 RRAM 阻值状态为高阻态，但阻态变化不稳定，出现多个阻态且分布相对分散。之所以 RESET 操作后阻变器件转换成高阻态时不稳定，是因为电阻转变为高阻态时分压太大，使得导电细丝的直径改变，从而导致多个阻态的存在，而不是理想的低阻态和高阻态两种器件阻值状态。




图 2.7 RRAM 阻态随 cycle 次数变化分布图

Figure.2.7 Distribution diagram of RRAM resistance state with cycle times

2.3 RRAM 的读写技术分析

RRAM 作为一种新型存储器，是通过可变电阻来存储信息的，相较于 SRAM 和 Flash 这类通过 MOS 结构存储信息的存储器而言具有抗辐射、抗干扰能力强等诸多优点，但 RRAM 阻变器件阻值大小因为工艺制备问题写入时会出现多个阻态，而非理想状态下的 LRS 和 HRS 两种阻态，使得 RRAM 读出困难甚至读出的信息与写入的信息不同，因此设计出适用于 RRAM 的读写电路十分重要。合适的写电路设计可以减少写入失败的几率，提高写入的可靠性；合适的读电路尤其是灵敏放大电路的设

计可以放大微小电压差,提高读出的准确性,减少误读情况的发生^[41]。同时,以读写电路为核心的外围电路的设计也很重要,完整的存储器设计除了存储单元电路和读写电路外还应该包括译码电路,控制电路等重要电路结构^[42],这些电路结构都应该围绕读写核心电路进行设计和优化,具体的 RRAM 整体电路的设计将会在第三章中介绍。

然而现阶段各科研机构和公司对于 RRAM 的研究大多集中在器件结构、阻变材料和阻变机理上,对 RRAM 读写电路的研究仍处于初步阶段,尚未形成一套成熟的以读写电路为核心的外围电路。因此,本节将会对 RRAM 读写技术进行介绍,为第三章设计与 RRAM 相匹配的读写电路提供优化思路和创新方案。

2.3.1 RRAM 单元的读操作

已有的 RRAM 读电路的设计如图 2.8 所示,其中 R_L 作为读电阻,一端接在 BL 上,另一端接地,使得在选通存储单元的字线和地之间形成一条完整的通路^[42]。该读电路的工作过程为:在选通存储单元的 WL 上施加读操作电压 V_{read} ,会在通路上产生读电流 I , I 的大小与存储单元的阻值相关。这种读操作的时序示意图如图 2.9 所示,从时序图中可以看出:时钟信号 CLK 高有效且 Read 信号到来时进行读操作,此时 WL 打开。当选通的存储单元呈高阻态时,读电流较小;当选通的存储单元呈低阻态时,读电流较大。因此对比流过不同存储单元读电流的大小即可判断选通存储单元的阻值状态。此外,由于电路中 R_L 的阻值都相等, R_L 可以将通路中的读电流转化为相应的电压值,将该电压与参考电压 V_{ref} 对比,再通过比较器放大输出,通过输出信号判断选通存储单元的存储信息。当读电压大于参考电压 V_{ref} 时, V_{out} 输出为“1”,此时选通的存储单元为低阻态存储单元,反之,当读电压小于参考电压时, V_{out} 输出为“0”,此时选通的存储单元为高阻态存储单元。

该读电路虽然理论上能够判断存储单元的高低阻态并读出,但越来越大的存储阵列会使得密集分布的存储单元之间出现更多的干扰电流^[43],产生串扰,引起误读,因此需要对该电路存在的不足之处进行改进。本文将在第三章读电路可行性设计部分具体分析该读电路存在的问题并提出优化方案,设计出一种稳定性更强、更适用于 RRAM 的读电路。




图 2.8 已有的 RRAM 读操作电路

Figure.2.8 Existing RRAM read operation circuit




图 2.9 读操作时序示意图

Figure.2.9 Read operation timing diagram

2.3.2 RRAM 单元的写操作

已有的写电路如图 2.10 所示，该写电路包括读验证模块，操作电压产生模块，写验证模块和存储单元模块^[44]。操作电压产生模块的作用是根据操作需求产生写操作

电压 (V_{set} 或 V_{reset}) 和读操作电压 V_{read} , 因此该写电路是通过在 RRAM 存储单元两端施加特定操作电压进行写操作的。由于 SET 和 RESET 操作与输入信号有关, 为防止 RRAM 初次写入时写入信号 DATA 和输出信号 VOUT 相同致使写电压无法进入存储阵列, 因此在写操作之前需要进行读操作。读操作时, 电压产生模块产生读电压 V_{read} , 将选中存储单元的阻态读出, 比较读出信号 VOUT 与输入信号 DATA, 如果两信号一致则不进行写操作, 两信号不一致则写入 DATA 值。写操作结束后须得再次进行读操作, 如果读出的数据与写入数据 DATA 相同, 表示写入成功, 如果读出的数据与写入的数据不相同, 则表示写入失败, 此时需要通过操作电压产生模块增加写入电压, 重新写入, 重复此过程, 直到写入成功。

当电压产生模块产生的操作电压从 V_{read} 变成 V_{set} 或 V_{reset} 时, 电路结束读操作进行写操作。写操作时, 选通的存储单元产生写电流并通过电流镜结构镜像到 V_s 端。写电路中 R_s 为参考电阻, 选取的 R_s 介于高低阻态之间, 则 V_s 端的电压将介于 V_{set} 和 V_{reset} 之间。当 RRAM 进行 SET 操作时, $V_{\text{set}} > V_s$, 此时 V_{out} 输出为 “1”, 再通过读操作判断读出信号是否与写入信号相同, 若相同则表示写 “1” 成功; RRAM 进行 RESET 操作时, $V_{\text{reset}} < V_s$, 此时 V_{out} 输出为 “0”, 若读操作输出信号与写入信号相同则表示写 “0” 成功。

这种带有读验证步骤的 RRAM 写电路虽然保证了写可靠性, 但是读验证步骤始终跟随写操作, 即使写入成功了仍需进行读操作, 这使得写入速度降低, 系统功耗增加。因此需要对该写验证电路进行优化, 在去掉读操作的情况下也能保证写入的正确性, 优化后的电路将在第三章写电路部分具体分析。




图 2.10 已有的 RRAM 写操作电路

Figure.2.10 Existing RRAM write operation circuit

2.4 本章小结

本章从 RRAM 的存储原理开始，具体介绍了 RRAM 的工作机理、性能指标和读写流程，通过导电细丝理论和 I-V 特性曲线得到各操作时的电流电压变化，这些都为 RRAM 读写电路的设计提供理论依据。此外本章还分析了已有读写电路的工作原理并指出其设计的不足之处，为第三章 RRAM 读写电路的设计提供优化思路。

第 3 章 RRAM 系统电路及其版图设计

RRAM 作为一种新型非挥发性存储器要得到普遍应用并量产，需要在研究 RRAM 存储单元阻变材料和阻变机理的基础上设计出一套与 RRAM 存储原理相适应的外围电路。外围电路的核心部分为读写电路，围绕读写电路设计和优化外围电路是 RRAM 正确进行读写的前提，也是实现 RRAM 系统整体功能的保证^[45]。一套合适的读写电路不仅能够有效地减小 RRAM 系统的面积、延时和功耗，还能提高读写速度，增强存储稳定性。

3.1 RRAM 系统电路布局 and 整体设计

本文设计的芯片为 32K Byte RRAM 测试芯片，包含两个 16K Byte 存储模块，每个存储模块都有 128 根字线和 1024 根位线。图 3.1 为 RRAM 系统顶层电路结构 (Top circuit)，该结构主要包括采集控制结构 (IO)、串行外设接口结构 (SPI)、电压转换结构 (Level Shift) 和 RRAM 存储结构 (Macro) 组成。



图 3.1 RRAM 系统顶层电路

Figure.3.1 Top circuit of RRAM system

Level shift 结构的功能是将外部输入的高压转换成内部所需要的低压，本设计中 Level shift 的作用是将 3.3 V 电源电压转换为 SPI 所需的 1.2 V，从而完成 RRAM 的低压操作，实现降低功耗，提高芯片集成度和存储稳定性的效果。SPI 模块的功能是通过外部输入信号和时钟信号将操作指令、地址信号等串行数据采入，使芯片在使能信号有效时对采入的信息进行操作。IO 模块能够采集输入数据，生成 RRAM 不同工作模式下的控制信号。LDO 为电源电路模块，每一个写模块都配有一个 LDO，用来产生写入电压。Macro 模块是顶层电路中最主要的模块，也是整个存储系统的核心，单个 Macro 存储结构示意图如图 3.2 所示。除了 RRAM 存储阵列电路外，该模块还

包括译码电路、读写电路、控制电路等电路结构，其中读写电路为整个 Macro 结构的核心部分，其余电路均是围绕读写模块进行设计的。




图 3.2 RRAM 外围电路结构

Figure.3.2 RRAM peripheral circuit structure




图 3.3 RRAM 存储单元阵列

Figure.3.3 RRAM memory cell array

ARRAY 模块为存储单元模块，具体的存储阵列设计如图 3.3 所示，它是整个存储系统面积最大、最重要的模块^[46]。从图中可以看出，单个 Macro 块有 128×1024 个 RRAM 存储单元，存储容量为 16K Byte。GCNTRL 模块包含两个部分，一是控制信号产生模块，它可以通过 SET、RESET、READ 等读写操作指令产生 SETSIG、RESETSIG、RINT 等读写控制信号；二是预译码电路模块，它可以将外部地址信号转换成译码信号，从而选通特定的存储单元。MUX_IO 模块与 GCNTR 模块相连也有两个作用，一是作为列选通模块，利用列译码信号选通一条 BL 和 SL；二是作为控制模块，利用 GCNTRL 模块产生的控制信号控制 RRAM 的读写操作。WLDRV128 模块为 X 方向上的译码电路，其作用是利用 GCNTRL 模块产生的行译码信号选通一条 WL。LDO_WL 为字线电压控制模块，用来调节 WL 电压大小，确保当前读写电压能够实现正常读写。WRITE 模块为写操作模块，其作用是通过 SET 和 RESET 操作将存储信息写入到存储单元。Read_SA 模块为读电路模块，它是利用灵敏放大电路快速识别出选中存储单元的阻态，并将存储信息读出。

3.2 RRAM 读电路设计

存储器的读出过程就是把存储单元中存储的信息转换成能为外部电路所识别的数字信号的过程。RRAM 的读操作就是将存储单元的高低阻态识别出来并输出二进制数字信号“0”或者“1”的过程^[47]。本章节读电路的设计流程为：首先通过 RRAM 读电路的可行性分析找出已有读电路存在的问题；其次针对该读电路存在的问题对该读电路进行优化，优化的关键在于灵敏放大电路的设计和使用，从而设计出功能更稳定且符合 RRAM 特性的读电路；最后对新型读电路进行功能仿真，验证该电路的读出效果，完成 RRAM 读电路的设计。

3.2.1 RRAM 读电路的可行性分析

已有 RRAM 读电路的工作原理已经在 2.3.1 节中介绍了，基于读电路设计的可行性，本小节将具体分析该电路存在的不足之处。该读电路在进行读操作时，密集分布的存储单元阵列会使选中的存储单元极易受相邻存储单元的影响，在选通的位线周围产生干扰电流，使读电流在干扰电流影响下增大或减小，造成存储单元存储信息的误

读^[42]。产生干扰电流的原因如下：假设选中的存储单元与相邻存储单元阻值状态都不同，理想条件下，相邻存储单元近似断开状态，但由于阻态不同会在选通存储单元周围出现电势差，在进行读操作时会形成图 3.4 中的干扰电流传输路径，图中 P1 和 P2 为传输路径中的关键电势点。若选通的 R0 和 MN0 组成的存储单元为高阻态，其余存储单元均为低阻态，此时 P1 点电势小于 P2 点，会形成一条从 P2 流向 P1 的电势电流 I_{21} ，使得存储单元所在位线通路读电流增大，当读电流增加到一定程度后，会出现误读的情况；若选通的存储单元阻值状态为低阻态，就会形成从 P1 流向 P2 的电势电流 I_{12} ，使得存储单元所在位线通路读电流降低，当读电流降到一定程度后，也会出现误读的情况。我们将图 3.3 中产生的电势电流 I_{21} 和 I_{12} 定义为读过程中的干扰电流。




图 3.4 干扰电流传输路径图

Figure.3.4 Interference current transmission path diagram

随着 RRAM 存储阵列规模的不断扩大，选通的存储单元周围会产生更多的干扰电流，如果问题得不到解决，将无法对选通存储单元的阻态进行准确判断，出现的误读现象会更严重。因此需要对上文介绍的读电路进行改进，设计出不受干扰电流影响

的读电路，从而提高读电路的稳定性。

3.2.2 新型 RRAM 读电路

为解决干扰电流对读操作的影响，本文设计的 RRAM 读电路新增了灵敏放大电路，灵敏放大电路也是此读电路的核心结构^[48]。该读电路的优化思路是：由于灵敏放大电路本身具有“虚短”特性，两输入端近似等电位，差分信号非常小，使得相邻位线产生的干扰电流对读电路的影响忽略不计，能够将位线间的差分信号迅速放大成逻辑电平并输出至数据通路^[49]，从而有效抑制存储阵列中相邻位线之间的电势变化，因此通过在读电路中增加灵敏放大电路能够有效减小干扰电流对读操作的影响。使用灵敏放大电路就需要添加一个中间阻态存储单元作为中间态和存储阵列中的高、低阻态存储单元进行比较，将比较的结果放大输出。为模拟方便，假设高阻态存储单元阻值大小为 20 K，低阻态存储单元阻值大小为 2 K，于是新增的一个介于大电阻和小电阻之间的中间阻态存储单元阻值大小为 11 K。将中间阻态构成的存储单元接在灵敏放大电路的一端，另一端则接存储阵列中选通的大电阻或小电阻存储单元。由于 SA 两端阻值大小不同，两条位线下拉的速度也不同，阻值小的一端下拉速度快，这样就能在 SA 两端形成差分信号，通过读出结果判断选通存储单元的阻值状态^[50]。

本文设计的 RRAM 读电路如图 3.5 所示，该读电路包括预充电电路，中间阻态存储单元电路，输出锁存电路，灵敏放大电路（SA）^[51]。作为此新型读电路的核心结构，灵敏放大电路 BLB 端接中间阻值存储单元，BL 端接译码电路选中的存储阵列中的存储单元。新型读电路的工作过程为：在 V_{en} 下降沿到来前，SA 不工作，由 PMOS 管 MP1，MP2，MP3 构成的预充电电路将 BL 和 BLB 预充电至 VDD， V_{en} 下降沿到来时，灵敏放大电路开始工作。因为存储阵列中有高阻态和低阻态两类存储单元，所以选通的存储单元阻值状态并不确定，但由于中间阻态存储单元的存在，无论选通的存储单元为何阻态，两条位线的下拉速度不同，会造成位线两端电压存在差异。此时工作的灵敏放大电路将两条位线之间的差分信号放大，输出代表阻值大小的数字信号，并将放大结果锁存在由 inv6 和 inv7 构成的锁存器中，最后从 Q 端完成输出，通过 Q 端输出的脉冲信号是“0”还是“1”判断选通存储单元的阻值状态。

灵敏放大电路作为读电路的核心结构，不仅能够消除干扰电流带来的误读现象，

还能够提高读出速度，减少读过程中的功耗^[52]。为达到以上效果，适合 RRAM 的灵敏放大电路的设计显得尤为重要。




图 3.5 新型 RRAM 读电路

Figure.3.5 Improved RRAM read circuit

3.2.3 适用于 RRAM 的快速差分灵敏放大电路设计

存储器在进行读操作时如果不借助外围辅助电路，选中存储单元的位线信号想要被识别，需要很长的放电时间，这样大大降低存储器的读取速率，增加系统功耗^[70-71]。

锁存型灵敏放大器是业界较为普遍使用的一种灵敏放大器，其内部交叉耦合正反馈结构提高了存储器的读出速度^[66-69]。此外，锁存型 SA 放大完成后没有静态电流，静态功耗较小^[62-63]。锁存型 SA 电路结构如图 3.6 所示，它是存储器中的核心电路，用来将位线间的差分信号迅速放大成逻辑电平并输出至放大通路^[64-65]，能够有效减小读功耗和读延迟，广泛适用于需要高速放大的存储电路，如 SRAM^[53-54]。理论上该结构也可应用于快速操作的 RRAM，但由于 RRAM 存储单元有大小电阻之分，读电路又存在中间阻态，读操作开始前两条位线电压会以不同速度同时下降形成一定的压差，与 SRAM 不同，因此需要设计速度更快、放大效果更好的灵敏放大电路^[41]。




图 3.6 锁存型灵敏放大电路

Figure.3.6 Latch type sensitive amplifier circuit

改进后的灵敏放大电路如图 3.7 所示，本文称之为适用于 RRAM 的快速差分灵敏放大器。该电路在传统的锁存型灵敏放大器的基础上，将连接位线的开关晶体管更换为传输门电路，降低了开关导通电阻，有利于灵敏放大器性能的提升，有效地减小了读出延时。该电路的工作原理为，在 Ven 信号为“1”时，灵敏放大电路不工作，此时 MN3，MP3 和 MN4，MP4 组成的传输门打开，BL 和 BLB 上的电压通过传输门

传输至锁存结构，此时 Q0 和 Q1 逐渐形成压差。当两条位线形成足够压差时，Ven 信号变为“0”，灵敏放大电路开始工作，将差分电压完全放大，最终输出为“0”和“1”，完成数据的读出。




图 3.7 适用于 RRAM 的快速差分灵敏放大器

Figure.3.7 Fast differential sensitive amplifier for RRAM

改进后的 SA 传输管由 PMOS 改为 PassGate 结构，降低了导通电阻，从而缩短了 SA 工作时的建立时间。传统锁存 SA 的建立时间为：

$$t_p = R_p * C_{BL} \tag{3-1}$$

改进型快速差分 SA 的建立时间为：

$$t_{pg} = (\frac{R_p * R_n}{R_p + R_n}) * C_{BL} \tag{3-2}$$

式中 C_{BL} 为位线电容，R_p 为 PMOS 管的导通电阻，R_{pg}=(R_p/R_n)为传输门的导通电阻。因为 R_{pg}<R_p，t_{pg}<t_p，所以改进型 SA 的建立时间短，放大速度快，从而提高读出效率。

通过仿真波形将改进后的灵敏放大器和锁存型灵敏放大器进行对比，对比仿真波

形如图 3.8 所示。从仿真结果来看，灵敏放大器完全开启之前，此时 Venb 上升沿未完全到来，锁存型 SA 在两条位线形成足够压差时 q0 和 q1 之间的差分电压为 88 mV，而改进后的快速差分灵敏放大器差分电压为 674 mV，差分电压是改进前的 8 倍，响应速度大大提升。在灵敏放大器完全开启后，经模拟测量，锁存型 SA 输出信号 q0 和 q1 完全放大时间 T1=32.13 ps，改进后的快速差分 SA 完全放大时间 T2=17.85 ps，放大时间大大缩短。因此这种改进方法是十分有效的，这种改进型快速差分灵敏放大器应用于 RRAM 读电路的放大效果相较于锁存型 SA 更好，能够大大减小读出延时和读出功耗，提高读出速度。




图 3.8 改进前后灵敏放大器仿真波形对比图

Figure.3.8 Sensitive amplifier circuit simulation comparison waveform

3.2.4 读电路模拟结果分析

将图 3.5 所示的读电路进行仿真，仿真波形如图 3.9 所示。其中 pre 信号为预充电信号，在 pre 信号有效时预充电电路将两条位线信号预充至 VDD；Ven 信号作为 SA 的控制信号，控制 SA 的开启与关闭。通过对波形分析可得：在第一个周期中，假设选中的存储单元为低阻值存储单元且接在读电路 BL 端，中间阻值存储单元接在 BLB 端，在进行读操作时，选通存储单元的字线信号 WL0 打开，选通中间阻值存储单元的字线信号 WL 打开，此时 BL 下拉速度比 BLB 快，两条位线下拉过程中形成一定的压差，当 Venb 上升沿到来时，灵敏放大电路开始工作，输出的 QT 信号为“0”，

QB 信号为“1”，此时 MP4 打开，MN4 关闭，LQB 上拉至“1”并被锁存在 Latch 结构中，数据信息能够保持到下一个周期到来，此时输出信号 Q 为“0”，表示 BL 端存储单元的阻值状态为低阻态；在第二个周期中，假设选中的存储单元是高阻值存储单元并接在读电路 BL 端，此时字线信号 WL1 打开，这种情况下 BLB 下拉速度比 BL 快，当 Venb 第二个上升沿到来时，灵敏放大电路再次工作，输出的 QT 信号为“1”，QB 信号为“0”，MP4 关闭，MN4 开启，LQB 被下拉至“0”锁存在 Latch 结构中并保持，此时输出信号 Q 为“1”，表示 BL 端存储单元的阻值状态为高阻态。因此在该读电路结构中，当 Q 端输出信号为“0”时，选中存储单元读出状态为 LRS，反之则为 HRS，能够正确判断出选中存储单元的阻值状态，设计符合预期。




图 3.9 读电路仿真波形图

Figure.3.9 Read circuit simulation waveform

通过理论分析和仿真结果能够得出，本文设计的 RRAM 读电路在读操作中不受干扰电流的影响，不易出现干扰电流带来的误读现象，通过输出信号的“0”和“1”，将存储信息的大电阻和小电阻成功识别出来，从而完成 RRAM 的读操作。在改进的读电路中，适用于 RRAM 的快速差分灵敏放大器起到了决定性作用，是整个读电路的核心部分，不仅有效的减小了干扰电流对读电路的影响，还提高了 RRAM 的读出速度，减小了读延时和读功耗。

3.3 RRAM 写电路设计

与读操作相比,RRAM 的写操作是一项更复杂的工作,一个好的写验证技术不仅能提高写入速度,还能提高写入正确性^[56]。由于 RRAM 的写入速度高于 Flash,上文介绍的写电路结构并不适用于速度更快的非挥发性阻类存储器。为实现 RRAM 的快速写入,需要设计一套符合 RRAM 特性的写电路。本章节首先通过写电路的可行性分析找到已有写电路存在的问题进行分析;接着针对已有写电路存在的问题进行优化和改进,设计出功耗更小,速度更快的写电路;最后对优化后的写电路进行仿真模拟,验证该电路的写入效果,从而完成写电路的设计。

3.3.1 RRAM 写电路的可行性分析

RRAM 每个存储单元在写操作时对写入周期和写入电压的要求不同^[55],因此在写电路的可靠性设计中,写验证步骤是必要的。RRAM 写操作技术已经在 2.3.2 节中介绍了,其写操作控制流程如图 3.10 所示,从该流程图中可以看出,RRAM 存储单元在写入之后都会进行读操作来验证写入的正确性。这类写电路无论选通的存储单元为何状态,无论写入是否成功,都会在写验证步骤中加入读操作来验证写入是否正确。如果读出的数据和写入的数据相同,则表示写入成功;如果读出的数据和写入的数据不同,表示写入失败。例如:RRAM 在 RESET 操作后存储单元阻态应该变成高阻态,但通过读步骤验证的存储单元为低阻态,则表示写入失败。若写操作失败,需要提高写入电压并再次尝试写入,直到写操作成功,每一次的写入都将伴随读验证步骤。

这种写验证方法虽然保证了写入的可靠性,但代价就是读操作始终跟随写操作,即使写入成功了,仍然需要执行读操作,从而降低系统运行速度,增加系统功耗。因此需要对上文介绍的写验证技术进行改进,设计出不需要读验证步骤也能保证写入正确性的写电路,从而提高 RRAM 写入速度,降低写入功耗^[57]。




图 3.10 已有写电路的写验证流程

Figure.3.10 Write verification process for existing write circuits

3.3.2 改进型 RRAM 写电路

由于 RRAM 单元的写操作在写入后都会进行读操作来验证写入的正确性，这大大降低了写入速度，增加了系统功耗^[33]。因此需要对这种写电路进行改进，改进后的写电路能够在不减少写可靠性的前提下，去掉读步骤，将读步骤合并到写验证步骤中。改进后的写验证控制流程如图 3.11 所示，从该流程图中可以看出改进后的写电路不需要通过读操作来验证写入的正确性，写入的过程也是验证的过程，是通过在写过程中感知流过存储单元电流的大小来完成验证的。




图 3.11 改进型写电路的写验证流程

Figure.3.11 Write verification process of improved write circuit

本文设计的 RRAM 写电路如图 3.12 所示,该电路是对已有写电路的优化和改进。和已有写电路相比,改进后的写电路保留了写验证模块,去掉了读验证模块和操作电压产生模块^[57]。写电压不由操作电压产生模块产生,而是通过感知写操作时流过存储单元的电流来产生的。改进后的写电路增加了参考电压,通过比较器将参考电压和感知电流转换成的感应电压比较,从输出结果判断写入是否正确。参考电压的选取应该在高、低阻态存储单元感应电压之间。




图 3.12 改进型 RRAM 写电路

Figure.3.12 Improved RRAM write circuit

RRAM 写操作包括 SET 和 RESET 两种，通过第二章写操作原理可知，RRAM 在进行 SET 操作时，存储单元 BL 端为高压，SL 端为低压；RESET 操作时，存储单元 SL 端为高压，BL 端为低压^[32]。因此 RRAM 写操作是通过改变存储单元 BL 端和 SL 端电压配置来完成的，改进后的写电路通过 VCM 为 BL 和 SL 提供高压。VCM 加在一个带输入参考电压 V_{REF1} 的运放 OP1 上， V_{REF1} 是用于写入的电压基准，该闭环运放具有负反馈作用，能将两输入端电压钳位至同一高电平，从而得到写入高压 VCM 用于写操作，如果写操作失败，增加写电压基准 V_{REF1} ，直到写入成功。MP1 和 MP2 组成电流镜结构，电流镜将存储单元通路产生的感应电流镜像到 V_x 端，再通过参考

电阻 R_x 将感应电流转换成感应电压。当选通的存储单元为 LRS 时, $V_x = V_{x-LRS} = I_{high} * R_x$; 当选通的存储单元为 HRS 时, $V_x = V_{x-HRS} = I_{low} * R_x$ 。如果设计正确, I_{low} 小于 I_{high} , V_{x-LRS} 大于 V_{x-HRS} 。 V_{REF2} 作为参考电压, 选取的电压大小应该介于感应电压 V_{x-HRS} 和 V_{x-LRS} 之间, 用来检测选通的 RRAM 存储单元阻值状态是高阻态还是低阻态。当 RRAM 存储单元为低阻态时, V_{x-LRS} 大于 V_{REF2} , 通过比较器 OP2 将差分信号放大输出, 此时 V_{out} 输出为“1”; 当 RRAM 存储单元为高阻态时, V_{x-HRS} 小于 V_{REF2} , 此时 OP2 输出 V_{out} 为“0”。因此, RRAM 进行 SET 操作时, V_{out} 输出为“1”, 表示 SET 过后的阻态为 LRS, 如果 V_{out} 保持为“0”, 则表示 SET 失败, 系统就会增加写电压或写周期来重新写入。

通过分析改进后 RRAM 写电路的工作原理, 可以看出该电路不需要读验证步骤来保证写入的可靠性, 而是利用高低阻态存储单元不同的感应电压和选取的参考电压进行比较来判断是否写入成功。此外, 上文提到改进后的写电路不需要操作电压产生模块产生写电压来进行写操作, 而是通过外部控制信号控制 BL 端和 SL 端的电压大小来进行写操作的。为模拟方便, 假设图 3.11 中 R0 为低阻态, R1 为高阻态, 当进行 SET 操作时, 控制信号 SET 有效, RESET 无效, 即信号 SET 和 RESETB 为“1”, SETB 和 RESET 为“0”, 则 MN2 和 MP3 导通, MN1 和 MP4 关闭, 形成通路 L1, 此时存储单元 BL 端被 VCM 拉至高压, SL 被拉至地, 满足 SET 操作时的电压条件, 此时 V_{out} 输出为“1”, 表示选通的 RRAM 存储单元 SET 操作成功; 同理, 当进行 RESET 操作, 控制信号 RESET 有效, SET 无效, 形成通路 L2, 存储单元 SL 端被 VCM 拉至高压, BL 被拉至地, 满足 RESET 操作时的电压条件, 此时 V_{out} 输出为“0”, 表示选通的存储单元 RESET 操作成功。

综上所述, 和改进前的写电路相比, 改进后的写电路不仅去掉了写过程中的读验证步骤, 还去掉了操作电压产生模块, 利用外围信号控制写操作, 从而简化了电路结构, 提高了写入速度, 减小了系统功耗。此外, 由于改进后的写电路是利用外围电路产生写控制信号来进行写操作的, 所以外围电路的设计应当围绕该写电路进行。

3.3.3 写电路模拟结果分析

将改进后的 RRAM 写电路进行仿真, 仿真波形如图 3.13 所示。给接在运放 OP1

上的 V_{REF1} 加一个写电压基准，通过负反馈产生的电压 V_{CM} 为 BL 和 SL 提供高压。当进行 SET 操作时，WL0 打开，WL1 关闭，SET 信号有效，RESET 信号无效，此时选通阻值大小为 2 K 的低阻值存储单元，产生 280 μA 左右的镜像电流 I_{high} ；当进行 RESET 操作时，WL0 关闭，WL1 打开，RESET 信号有效，SET 信号无效，此时选通阻值大小为 20 K 的高阻值存储单元，产生 60 μA 左右的镜像电流 I_{low} 。可以看出 I_{high} 大于 I_{low} 。把感应电压 V_x ($V_x=I_{VX} \cdot R_x$) 和参考电压 V_{REF2} 通过比较器 OP2 进行比较，选取的 V_{REF2} 的大小介于 V_{x-HRS} 和 V_{x-LRS} 之间。当 V_x 大于 V_{REF2} 时， V_{out} 输出为“1”，表示选中的存储单元为低阻值存储单元，SET 操作成功；当 V_x 小于 V_{REF2} 时， V_{out} 输出为“0”，表示选中的存储单元为高阻值存储单元，RESET 操作成功。




图 3.13 写电路仿真波形图

Figure.3.13 Write circuit simulation waveform

改进后的写电路删除了写验证步骤中的读验证步骤，同时也删除了操作电压产生模块，使 RRAM 在有限的面积下提高了写入速度，降低了动态功耗。该电路写操作成功的关键在于 R_x 和 V_{REF2} 的选取，需要满足 $R_x \cdot I_{low} < V_{REF2} < R_x \cdot I_{high}$ 的关系，即选取的参考电压 V_{REF2} 应该介于在 V_{x-HRS} 和 V_{x-LRS} 之间。 V_{x-HRS} 和 V_{x-LRS} 之间的电压差是设计裕度，应用该写电路需要有足够的裕度设计，裕度越大，写入成功的几率越大。此外，基准电压 V_{REF1} 也需要进行详细配置，选取合适的 V_{REF1} 也可以提高写入成功的几率。为进一步提高 RRAM 写操作的可靠性，提高写入速度，降低系统功耗，这些将是今后研究的重点。

3.4 译码电路的设计

译码电路能够将外部控制信号和存储单元联系起来，直接影响整个外围电路的结构和性能，是整个 RRAM 系统电路不可或缺的组成部分^[58]。译码过程由两部分组成：一是预译码过程，通过预译码电路将地址信号转化成译码信号；二是译码过程，译码信号通过行列译码电路选通特定 WL 和 BL，从而选通特定的存储单元进行读写操作，这也是译码电路的最终目的。因此设计一个与 RRAM 读写电路相匹配的译码电路能够快速选通存储单元，提高读写速度。

3.4.1 预译码电路

预译码又叫分级译码，预译码电路的作用是将外部地址信号转换成译码信号^[59]。本文设计的单个 RRAM 存储阵列有 128*1024 个存储单元，WL 有 128 根，即字线个数为 2^7 ，所以在 X 方向上需要 7 个地址位；BL 和 SL 有 1024 根，因为采用了 8 个 CMUX 电路（列选通电路），所以 Y 方向上也需要 7 个地址位。因此本设计总共采用 14 个地址位，通过译码电路对这 14 位地址信号进行译码。如果直接进行译码就需要两个 7-128 译码器，使用的 MOS 管数量太大，而一般的译码器都不会超过四位，因此本文将采用分级译码，7 位地址信号通过一个 3-8 译码器和两个 2-4 译码器进行译码。预译码电路如图 3.14 所示，2-4 译码电路如图 3.15 所示，3-8 译码电路如图 3.16 所示。




图 3.14 预译码电路

Figure.3.14 Pre-decoding circuit




图 3.15 2-4 译码电路

Figure.3.15 2-4 decoding circuit




图 3.16 3-8 译码电路

Figure.3.16 3-8 decoding circuit

从图 3.14 可以看出，预译码电路的工作过程为：在 X 方向上通过一个 3-8 译码器和两个 2-4 译码器将 7 位行地址信号转化成译码信号传输到 X 方向上的译码电路，之后利用译码信号选通一条 WL。表 3.1 为地址信号和译码信号的对应情况，从表中可以看出，地址信号 A<13>A<12>A<11>译码成 XDECC<7:0>，A<10>A<9>译码成 XDECB<3:0>，A<8>A<7>译码成 XDECA<3:0>；同理，将 Y 方向上的地址信号 A<6>

A<5> A<4>译码成 YDECC<7:0>, A<3> A<2>译码成 YDECB<3:0>, A<1> A<0>译码成 YDECA<3:0>。

表 3.1 预译码对应表

Tab.3.1 Pre-decoding correspondence table

Address Decode		
A[13:0]	DEC	WL/BL
A[13:11]	XDECC[7:0]	WL[127:0]
A[10:9]	XDECB[3:0]	
A[8:7]	XDECA[3:0]	
A[6:4]	YDECC[7:0]	BL[127:0]
A[3:2]	YDECB[3:0]	
A[1:0]	YDECA[3:0]	

3.4.2 译码电路

译码电路分为行译码电路和列译码电路，其作用是利用预译码电路产生的译码信号在 X 方向上选中一条字线，在 Y 方向上选中一条位线和源线，从而选通 RRAM 存储阵列中特定的存储单元进行读写操作^[37]，此时存储阵列中其余的存储单元均关闭。

行译码电路（XDEC）如图 3.17 所示，信号 DEA、DEB 和 DEC 是 X 方向上预译码之后的译码信号，DEB 和 DEC 用来决定控制信号 SEL 的状态，从而决定选通哪一条 WL。电路工作原理为：当 SEL 为“0”，SELB 为“1”时，PASSGATE 关闭，NMOS 打开，译码信号 DEA 无法传输通过译码器，节点 A 被拉至“0”，输出信号 WL 为“0”，此时无法选通 WL；当 SEL 为“1”，SELB 为“0”时，PASSGATE 开启，NMOS 关闭，译码信号 DEA 可以通过译码器，经过两级反相输出 WL 信号，此时选通 WL 的状态和译码信号 DEA 有关，当其中一个 DEA 信号为“1”时，则表示对应的 WL 选通，其余 WL 均关闭。选通的 WL 信号和地址位的对应关系如表 3.2 所示，从表中可以看出每 7 位地址位分别对应一条 WL。




图 3.17 行译码电路

Figure.3.17 Row decoder circuit

表 3.2 地址位与行译码信号对应表

Tab.3.2 Address bit and row decoding signal correspondence table

A[13:8]	WL[127:0]
7'b1111111	WL[127]
7'b1111110	WL[126]
...	...
...	...
7'b0000010	WL[2]
7'b0000001	WL[1]
7'b0000000	WL[0]

列选通电路（YMUX）如图 3.18 所示，信号 YDECA、YDECB 和 YDECC 是 Y 方向上经过预译码之后的译码信号，用来决定控制信号 YSINT 和 YSINTB 的状态，从而决定选通哪一条 BL 和 SL。电路工作原理为：当 YSINT 为“0”，YSINTB 为“1”

时，PASSGATE 关闭，NMOS 导通，BL 和 SL 被下拉至“0”，此时的 BL 和 SL 都不导通；当 YSINT 为“1”，YSINTB 为“0”时，PASSGATE 打开，NMOS 关闭，对应的 BL 和 SL 选通。选通的 BL/SL 信号和地址位对应关系如表 3.3 所示，从表中可以看出每 7 位地址位都对应一条 BL 和 SL。




图 3.18 列选通电路

Figure.3.18 Column gating circuit

表 3.3 地址信号与列译码信号对应关系表

Tab.3.3 Address signal and column decoding signal correspondence table

A[7:0]	BL[127:0]	SL[127:0]
7'b1111111	BL[127]	SL[127]
7'b1111110	BL[126]	SL[126]
...	...	...
...	...	...
7'b0000010	BL[2]	SL[2]
7'b0000001	BL[1]	SL[1]
7'b0000000	BL[0]	SL[0]

综上所述，设计一个适用于 RRAM 的译码电路能够快速有效的选通一个存储单元进行读写操作，对整个 RRAM 系统功能的实现有着关键作用。本文设计的二级译码电路一定程度上减少了电路中晶体管和逻辑门的数目^[59]，这不仅能减小电路面积，提高译码速度，还能有效减小传播延时和系统功耗，从而保证 RRAM 读写操作的稳定性。

3.5 控制电路的设计

为了提高 RRAM 读写操作的稳定性，需要设计一个与读写电路相匹配的控制电路^[37]。本文设计的 RRAM 系统工作模式一共有 4 个，包括：Read 操作，SET 操作，RESET 操作和 Forming 操作，因此本文设计的控制电路须得产生符合这四种操作模式的控制信号。其中 Read 为读操作；SET 为写“1”操作，RESET 为写“0”操作；Forming 为 RRAM 的初始化操作。这四种工作模式的控制信号产生电路如图 3.19 所示，图中 RINT 为读控制信号，SETSIG 为 SET 控制信号，RESETSIG 为 RESET 控制信号，FMINT 为初始化控制信号，DI 为输入信号。




图 3.19 RRAM 控制电路

Figure.3.19 RRAM control circuit

当 RRAM 进行 SET 操作时，信号 SETSIG 有效，其余控制信号均无效，用二进制数表示即 SETSIG 信号为“1”，其他控制信号为“0”。由于 SET 操作与输入信号有

关, 输入信号 DI 为“1”, 则 DIB 为“0”。信号 DIB 和 SETSIGB 经过或非门 nor_1, Q1 节点为“1”, 此时 SETB 信号为“0”, SET 为“1”; 由于信号 RESETSIG 为“0”, 则信号 RESETSIGB 为“1”, 经过或非门 nor_2, Q2 为“0”, 此时 UNSETB 信号为“1”, UNSET 为“0”。因此 MOS 管 P1 导通, N1 关闭, RBL 被外接电源拉至“1”; 同时 P2 关闭, N2 导通, SLIN 被拉至地。对应表 2.1, BL 为 VDD, SL 为 GND, 符合写电路 SET 操作电压配置。

Forming 操作为 RRAM 初始化操作, 与 SET 操作类似但与输入信号无关, 不管 Data 位是否有效, 控制电路都处于 SET 状态。当 RRAM 进行 Forming 操作时, FMINT 信号有效且为“1”, 经过或非门 nor_3, SETB 信号为“0”, SET 为“1”; FMINTB 为“0”, 经过与非门 nand, UNSETB 信号为“1”, UNSET 为“0”, 此时 Forming 操作的电压配置与 SET 状态相同。

RESET 操作为 SET 操作的反操作, 信号 RESETSIG 有效, 其余控制信号均无效。RESET 操作也与输入信号有关, 因此输入信号 DI 为“1”, 则 DIB 为“0”。信号 DIB 和 SETSIGB 经过或非门 nor_1, Q1 为“0”。又 RESET 操作时 Forming 操作控制信号 FMINT 为“0”, 经过或非门 nor_3, 此时 SETB 信号为“1”, SET 为“0”; 信号 DIB 和 RESETSIGB 经过或非门 nor_2, Q2 为“1”, FMINTB 为“1”, 经过与非门 nand, UNSETB 信号为“0”, UNSET 为“1”。因此 MOS 管 P1 关闭, N1 导通, RBL 被拉至“0”; 同时 P2 导通, N2 关闭, SLIN 被外接电源拉至“1”。对应表 2.1, BL 为 GND, SL 为 VDD, 符合写电路 RESET 操作电压配置。

当 RRAM 进行读操作时, 读控制信号 RINT 有效, 则 RINT 为“1”, RDIOB 为“0”, RDIO 为“1”, N3 导通, SL 被接到地, BL 被接出到读电路中, 与上文设计的读电路相连, 开始读操作。

综上所述, 本文围绕读写电路设计的 RRAM 控制电路能够产生四种有效的控制信号, 保证各个操作有序进行, 提高读写操作的稳定性, 从而实现 RRAM 的整体功能。此外, 利用外围控制信号控制 RRAM 读写操作的方法相较于利用操作电压产生模块产生读写电压来进行读写操作的方法能够有效减小读写操作时的功耗, 提高读写速度。

3.6 RRAM 版图设计

上文已经完成了 RRAM 系统电路的设计,接下来的重要工作就是根据整体电路的布局完成相应的版图设计。版图质量的好坏能够对 RRAM 系统电路的面积、功耗、可靠性、读写速度以及使用寿命等性能产生很大的影响。由于此次项目工作量较大,本人和版图工程师一起根据电路特点对版图的布局进行了探讨,版图的设计由专门的版图设计工程师负责。

RRAM 存储单元组成的存储阵列占据了版图的大部分面积,存储阵列面积的大小很大程度上决定了整个 RRAM 版图的大小^[9],因此本文的版图布局规则和电路设计一致,采用分模块从中心向两边延伸的对称设计方法。本文设计的 RRAM 芯片有两个 Macro 块,单个 Macro 块有 128×1024 个存储单元,每根字线上的负载变为原来的一半,这不仅提高了字线驱动能力,还提高了字线开启速度。此外,每个 Macro 块都采用对称性设计,因此版图左右两边各 128×512 个存储单元,这时每根位线上挂着的 RRAM 存储单元数量变为原来的四分之一,位线上的负载电容也减小为原来的四分之一,从而提高了位线充放电速度。同时,这种对称版图设计方法能够让字线信号到达 RRAM 存储阵列最左边和最右边且到达两端的时间相同,有效减小了互连线上的电阻,提高了 RRAM 的读写速度。

具体的版图设计如图 3.20 所示。采用这种将译码电路,控制电路等共用电路放在中心的版图对称设计方法^[60],不仅能有效的节约版图设计面积,提高 RRAM 读写速度,还能增强字线信号的驱动能力,从而减小版图的复杂程度和系统功耗。




图 3.20 RRAM 版图

Figure.3.20 RRAM layout

3.7 本章小结

本章是对 32K RRAM 系统电路的设计，设计了适用于 RRAM 的读写电路和外围电路，是全文的核心部分，主要内容包括：首先通过 RRAM 读写电路的可行性分析找出已有读写电路存在的不足之处，优化并设计出功能稳定且符合 RRAM 特性的读写电路，其中读电路优化的重点是灵敏放大电路的使用，写电路优化的重点是去掉写验证过程伴随的读步骤；其次对设计完的读写电路进行仿真模拟，通过理论分析和仿真结果判断优化是否有效，读写功能是否实现，从而达到提高读写速度，减少读写功耗的目的；接着以优化后的读写电路为核心，设计出与 RRAM 读写电路相匹配的外围电路，为 RRAM 能够进行高速可靠的读写操作提供稳定的外围环境；最后按照合理的版图设计规则完成 32K RRAM 的版图设计，方便测试和流片。

第 4 章 RRAM 系统测试及其特性验证

芯片测试环节在 RRAM 系统设计过程中不可缺少，在电路设计完成之后，需要通过系统测试确保电路各功能的实现。合理的时序设计和功能仿真不仅能够分析存储系统的各项参数，找到设计中的不足之处，还可以降低开发成本，减少测试时间，有利于芯片的进一步优化。因此，本文在完成 32K Byte RRAM 系统设计后，首先需要进行芯片的端口设计，方便测试芯片的整体性能^[42]；其次进行 RRAM 四种工作模式的时序设计，通过仿真结果确保整体功能的实现，尤其是读写功能的实现；最后是对 SOI 工艺下 RRAM 系统抗辐照特性的验证，通过建立辐照模型，模拟辐照对 RRAM 存储单元的影响，预测辐照后的漏电趋势，将其和 SOI 工艺流片测试结果对比，验证写操作后基于 SOI 工艺的阻变器件在辐照环境下阻态是否稳定，从而完成读写功能稳定且具有抗辐照特性的 RRAM 系统设计。

4.1 RRAM 测试芯片端口设计

本文设计的 RRAM 测试芯片端口分布情况如图 4.1 所示，主要端口包括：电源信号，片选信号 CSB，时钟信号 SCLK，数据输入信号 SDI，输出信号 SDO，14 位地址信号 A<13:0>，以及一些读写关键信号。这些引脚的功能描述如表 4.1 所示。




图 4.1 RRAM 测试芯片端口分布结构

Figure.4.1 RRAM test chip port distribution structure

表 4.1 RRAM 测试芯片 PIN 脚描述

Tab.4.1 RRAM test chip PIN description

Port	I/O	Description
VDD	Inout	SPI 电源电压（1.2 V）
VDD33	Inout	IO 电源电压（3.3 V）
VSS33	Inout	IO 地线
VSS	Inout	SPI 地线
WLV_IO	Inout	WL 直通电源，2--4 V（可在 WL LDO 有效时浮动）
BLV_IO	Inout	BL 直通电源，4 V，（可在 BL LDO 有效时浮动）
SLV_IO	Inout	SL 直通电源，3 V，（可在 SL LDO 有效时浮动）
PCSB	Input	芯片选择信号（低有效）
PSCLK	Input	SPI 时钟信号
PSDI	Input	SPI 输入信号
Add<13:0>	Input	地址信号
PSAEN	Input	灵敏放大器控制信号
STSABL	Input	接在 SA 一端的 BL 信号
STSABLB	Input	接在 SA 一端的 BLB 信号
PSDO	Output	SPI 输出信号

4.2 RRAM 测试芯片时序设计

RRAM 测试芯片在进行读写操作时需要一定的时序要求，有效的时序设计有利于整个系统的功能仿真^[21]。本文设计的 RRAM 有 4 种功能模式，由于 Read 操作，SET 操作，RESET 操作和 Forming 操作的操作指令都来自 SPI，每种操作都对应特定的操作指令，因此需要对这四种操作进行时序设计，以保证各功能稳定高效的实现。

RRAM 读操作时序设计如图 4.2 所示。在 CSB 为“0”时，读操作有效，SPI 将

读操作指令、地址信号和输入数据扫描进测试芯片，因此输入信号总共是 32 位，包括读操作指令 8 位，地址位 16 位，输入数据 8 位，其中读操作指令为：8'b0000_0011。芯片在完成输入信号扫描之后会触发读操作，将地址信号选中存储单元的数据读出来。




图 4.2 RRAM 读操作时序设计

Figure.4.2 RRAM read operation timing design

RRAM SET 操作时序设计如图 4.3 所示。SPI 将 SET 操作指令、地址信号和输入数据扫描进芯片，对地址信号选中且输入信号有效（DI=1）的 RRAM 存储单元进行写“1”操作，其中 SET 操作的指令为：8'b0000_0010。




图 4.3 RRAM SET 操作时序设计

Figure.4.3 RRAM SET operation timing design

RRAM Reset 操作时序设计如图 4.4 所示。SPI 将 RESET 操作指令、地址信号和输入数据扫描进芯片，对地址信号选中且输入信号有效（DI=1）的 RRAM 存储单元进行写“0”的操作，其中 RESET 操作的指令为：8'b0000_0000。




图 4.4 RRAM RESET 操作时序设计

Figure.4.4 RRAM RESET operation timing design

RRAM Forming 操作时序设计如图 4.5 所示。SPI 将 Forming 操作指令、地址信号和输入数据扫描进芯片，对选中的 RRAM 存储单元进行初始化操作，其中 Forming 操作的指令为 8'b0000_0001 且 Forming 操作和输入数据无关。




图 4.5 RRAM Forming 操作时序设计

Figure.4.5 RRAM Forming operation timing design

4.3 RRAM 功能仿真和结果分析

在完成 RRAM 系统时序设计后需要对测试芯片的读写功能进行仿真^[61]，观察仿真波形可以判断读写时序的设计是否满足 RRAM 的工作需求，更重要的是可以验证本文设计的存储系统的读写逻辑是否符合 RRAM 读写原理。

Customsim (xa) 仿真软件可以对高性能大容量的 SPICE 模型进行快速仿真，本文将采用 Customsim 对 RRAM 系统电路进行功能仿真。使用 XA 仿真时需要 RRAM 电路网表文件和测试激励文件，网表文件描述了 RRAM 电路各部分的连接情况，激励文件能够产生 RRAM 仿真时的输入信号并对输出结果进行校验评估。在仿真结束

后对 XA 的仿真结果进一步分析，从而验证 RRAM 读写功能是否符合设计要求。

4.3.1 RRAM 读操作仿真结果

RRAM 读操作的仿真波形如图 4.6 所示，从图中可以看出 PCSB 低有效且读操作指令 READ 和输入数据 PSDI 为“1”时进行读操作，符合读操作的时序设计。为方便模拟，假设 DI[0:6]表示 Rbl[0:6]接高阻态存储单元时的输入数据，此时灵敏放大电路 BL 端电压为 V_{HRS} ；DI[7]表示 Rbl[7]接低阻态存储单元时的输入数据，此时灵敏放大电路 BL 端电压为 V_{LRS} 。灵敏放大电路 BLB 端接中间阻态存储单元且参考电压为 V_{ref} 。从仿真波形中可以看出，SA 两端电压 $V_{HRS}=sa[0]=3.08\text{ V}$ ， $V_{LRS}=sa[7]=1.52\text{ V}$ ， $V_{ref}=sa_ref=2.16\text{ V}$ 。




图 4.6 RRAM 读操作仿真波形

Figure.4.6 RRAM Read operation simulation waveform

读操作开始时，灵敏放大电路开始工作，将 BL 和 BLB 两端的差分信号放大输出。当 BL 端接高阻态存储单元时， $V_{HRS} > V_{ref}$ ，outa[0:6]输出为“1”；当 BL 端接低阻态存储单元时， $V_{LRS} < V_{ref}$ ，outa[7]输出为“0”，因此 OUT[7:0]=8'b0111_1111，最后通过输出信号 SDO 将读操作结果 out[7:0]依次扫描输出。读仿真过程一直持续到读操作指令结束，SDO 的两个下降沿之间代表读出的八位数据 out[7:0]。当选通的存储单元为 HRS 时，SDO 输出为“1”；当选通的存储单元为 LRS 时，SDO 输出为“0”。通过对仿真波形分析可得，本文设计的 RRAM 系统读操作输出结果不仅符合读操作

时序设计,还能有效判断存储单元的高低阻态,将选中存储单元的存储信息正确读出,从而完成 RRAM 系统的读操作。

4.3.2 RRAM 写操作仿真结果

RRAM 的写操作包括 SET 和 RESET 两种,和 Forming 操作不同,这两种写操作都和输入信号有关。通过第二章写操作原理和第三章写电路的设计可知,RRAM SET 操作为写“1”的过程,此时选通的 BL 电压被拉高至高电平,SL 电压拉低至低电平,符合 SET 操作时阻变器件两端的电压配置;RESET 操作与 SET 相反,为写“0”的过程,此时选通的 SL 电压被拉高至高电平,BL 电压拉低至低电平,符合 RESET 操作时阻变器件两端的电压配置;在不进行写操作时 BL 和 SL 端的电压都处于平衡状态。因此可以通过观察写仿真波形中 BL 和 SL 的电压变化判断是否写入成功,从而判断该过程是写“0”还是写“1”。

SET 过程为写“1”过程,SET 操作的仿真波形如图 4.7 所示。从图中可以看出,PCSB 低有效且 SET 操作指令和输入数据 PSDI 为“1”时进行 SET 操作,假设 SET 操作指令的最后 8 位输入信息为 $DI[7:0]=8'b0000_1111$,即高四位无效,低四位有效。观察仿真结果可得: $DI[7:4]$ 都为“0”,则 $RBL[7:4]$ 未选通,此时 RBL 电压维持在平衡状态; $DI[3:0]$ 都为“1”,则 $RBL[3:0]$ 都选通且电压升高至“1”。因此 SET 操作将 $RBL[3:0]$ 电压 SET 到 VDD,SL 电压都维持在 GND,符合写操作原理,表示写“1”成功。

RESET 过程为写“0”过程,RESET 操作的仿真波形如图 4.8 所示。和 SET 操作一致,RESET 操作指令的最后 8 位输入信息也为 $DI[7:0]=8'b0000_1111$,对仿真结果分析可得: RRAM 进行 RESET 操作后未选通的 BL 和 SL 维持在平衡状态,选通的 SL 电压 $SL[3:0]$ 升高至“1”,BL 电压 $Rbl[3:0]$ 降低至“0”。因此 RESET 操作将 SL 电压 RESET 到 VDD,BL 电压降低至 GND,符合写操作原理,表示写“0”成功。

通过对写操作的仿真结果分析可得,本文设计的 RRAM 写操作过程符合写操作时序和原理,满足写操作时阻变器件两端的电压配置,能够将存储信息正确写入存储单元,符合 RRAM 存储系统写操作的设计要求。




图 4.7 RRAM SET 操作仿真波形

Figure.4.7 RRAM SET operation simulation waveform




图 4.8 RRAM RESET 操作仿真波形

Figure.4.8 RRAM RESET operation simulation waveform

4.3.3 RRAM Forming 操作仿真结果

Forming 操作作为 RRAM 的初始化过程，即第一次在阻变器件中形成导电细丝的过程，Forming 过后的阻变器件可以在写操作时更好地进行高低阻态转换，提高写入成功率，所以 RRAM Forming 功能的验证是非常必要的。通过第二章 Forming 操作的原理可知，新制备的阻变器件在 Forming 操作后呈低阻态，和 SET 操作后的阻态一致，都是在选通存储单元里写“1”的过程，因此可以通过观察 BL 端和 SL 端电压的变化是否和 SET 操作后一致来判断 Forming 操作是否成功，不同的是 Forming 操作不受输入数据的影响。

Forming 操作的仿真波形如图 4.9 所示,从图中可以看出 PCSB 低有效且 Forming 操作指令为“1”时进行 Forming 操作,此时 Forming 过程不受输入信号 PSDI 影响。从仿真结果中我们可以看出,不管输入信号状态是什么,Forming 操作过后选通存储单元的 BL 电压升高至“1”,SL 电压降低至“0”,符合 SET 操作时的电压条件,此时存储单元呈低阻态,表示 Forming 操作成功。因此本文设计的 RRAM 系统能够正确执行 Forming 操作且仿真结果符合 Forming 过程的时序和原理。




图 4.9 RRAM Forming 操作仿真波形

Figure.4.9 RRAM Forming operation simulation waveform

4.4 RRAM 阻变单元抗辐照特性验证

文章 1.3 节通过理论分析介绍了 SOI 工艺的抗辐照特性，因此理论上本文采用 SOI 工艺设计的 RRAM 存储系统也具有抗辐照特性。忆阻器本身具有一定的抗辐照特性，但具体 SOI 工艺下带有 MOS 管的 1T1R 单元结构的抗辐照特性有多强、是否存在其他问题需要通过流片验证。本节利用传统体硅工艺建立 RRAM 单元辐照模型，模拟辐照环境对 RRAM 存储器件阻值状态的影响，预测辐照后的漏电趋势，将模拟出现的问题和此次设计采用的 SOI 工艺流片测试结果对比，验证写操作后基于 SOI 工艺的阻变器件和 RRAM 单元在辐照环境下是否发生阻态转变。具体的流片工艺为中科院 0.13 SOI 试验线，因此流片测试也由中科院完成并返回结果。

4.4.1 RRAM 存储单元辐照模型

JEDEC 标准规定，对 RRAM 可能产生影响的辐照模型主要包括总剂量辐照模型，单粒子辐照模型和重离子辐照模型。本项目要求此次设计的 RRAM 系统能够通过总剂量辐照测试，辐照模型如图 4.10 所示。建立该模型的思路是对 NMOS 管 M1 的衬底电容不断充电使得阈值电压产生漂移，观察泄漏电流的变化来模拟辐照环境对 RRAM 存储单元的影响。辐射源采用双指数电流源，其建模公式为：

$$i(t) = \frac{Q}{\tau_{\alpha} - \tau_{\beta}} (e^{-t/\tau_{\alpha}} - e^{-t/\tau_{\beta}}) \quad (4-1)$$

其中 $i(t)$ 是与辐射粒子线性能量传递 (LET) 相关的瞬态电流脉冲， Q 是由于离子撞击而沉积的电荷量， τ_{α} 是结收集电荷的时间常数， τ_{β} 是粒子轨迹建立的时间常数。

图 4.11 为辐照模型仿真波形图，从图中可以看出，SET 操作时，随着辐射源振幅 $\frac{Q}{\tau_{\alpha} - \tau_{\beta}}$ 的逐渐增大，即辐射剂量的增加，M1 的泄漏电流从 200 μA 增加至 614 μA ，泄漏电流大大增加，从而影响流过阻变器件电流的大小，造成阻态的变化。通过对该模型的模拟可知，辐照剂量越大，器件漏电现象越严重，当辐射剂量增加到一定程度时，阻态变化不稳定性增加，严重时会导致器件的翻转，存储状态发生改变。

从仿真结果来看，由于此次建模的工艺为传统体硅工艺，虽然 RRAM 单元的抗辐照能力较之其他 MOS 类存储器要强，但随着辐射剂量的增加多少会产生一些影响。为设计出抗辐照能力更强的 RRAM 存储系统，此次设计将采用抗辐照能力更强的 SOI

工艺，并将 SOI 工艺流片测试结果和传统体硅工艺建模结果对比，完成抗辐照的设计目标。




图 4.10 RRAM 存储单元辐照模型

Figure.4.10 RRAM memory cell irradiation model




图 4.11 辐照模型仿真波形图

Figure.4.11 Irradiation model simulation waveform

4.4.2 SOI 工艺阻变单元辐照特性流片测试结果

在 SOI 工艺阻变单元辐照特性流片过程中，随机选取八个器件，经过写操作将这八个阻变器件分别编程到高阻态或者低阻态，具体的写操作电压配置如表 4.2 所示且辐照前后都采用此相同的测试条件，在该条件下可以循环写入十万次。其中 V_g 、 V_r 、

V_s 分别表示 RRAM 存储单元字线端、位线端和源线端的电压配置情况。表中 DC 测试可以得出辐照前后阻变器件的 I-V 特性，Pulse 为用于辐照测试的写电压脉冲。

表 4.2 辐照测试条件

Tab.4.2 Irradiation test conditions

		Vg	Vr	Vs
DC	Forming 操作	1 V	0--4.5 V	0 V
	SET 操作	2 V	0--2.5 V	0 V
	RESET 操作	2.8 V	0 V	0--3 V
Pulse	SET 操作 (脉冲宽度 500 ns)	1.7 V	0--2 V	0 V
	RESET 操作 (脉冲宽度 4 us)	3 V	0 V	0--2.3 V

将随机选取的八个 SOI 阻变存储单元进行总剂量辐照测试,辐射剂量从 0 Krad(Si) 逐渐增强至 100 Krad(Si), 通过观察辐照剂量加大后流过各阻变器件的电流大小分布情况来判断阻变器件的阻值状态是否发生转变。SOI 工艺器件的辐照流片结果如图 4.12 所示, 从图中看出, 随着辐射剂量的增加, 流过阻变器件的电流波动较小, 即使辐射剂量增加到 100Krad(Si), 流过器件的电流分布起伏依然很小, 器件阻值状态并未发生转变。图 4.13 为各个器件辐照后的阻态分布箱式图, 从图中可以清晰的发现, 随机选取的八个器件的阻值状态并未随着辐射剂量的增大而发生改变, 依旧保持原来的阻值状态不变。因此, 采用 SOI 工艺设计的 RRAM 单元较之传统体硅工艺具有更好的抗辐照特性, 在辐照环境下, 存储状态的稳定性较高, 不会出现高低阻态的转变, 符合设计预期。

由于疫情影响, RRAM 的辐照特性流片测试只完成了存储单元部分, 整个 RRAM 存储系统的辐照特性尚在测试中, 但通过 RRAM 单元的抗辐照特性测试结果可以推测出采用 SOI 工艺的 RRAM 存储系统的辐照特性。由于此次设计采用的 RRAM 存储单元为 1T1R 结构, 存在 NMOS 管, 而存储单元的流片结果显示采用 SOI 工艺设计的 RRAM 单元具有很好的抗辐照特性, 因此可以推论整个 RRAM 存储系统也具有很好的抗辐照特性。整个系统的测试结果将在后续工作中进一步完善。




图 4.12 SOI 工艺器件辐照流片测试结果分布图

Figure.4.12 SOI process device irradiation tape test result distribution diagram




图 4.13 辐照后器件阻态分布箱式图

Figure.4.13 Irradiation device resistance state distribution diagram

4.5 本章小结

本章主要是对设计好的 RRAM 系统电路进行时序设计、功能仿真和芯片抗辐照特性验证。具体内容包括：首先设计测试芯片的功能引脚和一套有效的读写时序，为

整个系统功能仿真和特性验证提供芯片测试结构和时序要求；接着根据设计的时序要求进行功能仿真，利用仿真结果确保读写操作和逻辑功能的正确性，使得 RRAM 系统能够稳定高效地写入和读出存储信息，实现完整的存储功能；最后是基于 SOI 工艺的 RRAM 系统的抗辐照特性验证，通过流片测试结果，验证了本文采用的 SOI 工艺器件和 RRAM 单元具有很好的抗辐照特性，测试器件的阻态在辐照环境不会改变，实现辐照环境下的稳定存储。

第5章 总结与展望

5.1 总结

随着存储器行业在集成电路领域的蓬勃发展,新兴科技产业和现代计算机系统需要运行速度更快、读写功耗更小、存储空间更大的非挥发性存储器。为满足以上性能要求,需要研究具有速度、功耗、集成度以及成本优势的存储系统。目前市场上占据非挥发性存储器市场主流位置的是 Flash,但随着芯片朝着微型化趋势发展,Flash 面临工艺尺寸按比例缩小带来的严峻挑战,例如:尺寸缩小会造成存储数据的不稳定,高压操作会使得电路复杂度上升和功耗增加。因此,新型非挥发性存储器成为很多公司和科研机构研究的重中之重。阻变存储器(RRAM)因为其运行速度快,操作电压低且易于集成等特点很快在众多新型存储器中脱颖而出。

本文研发了一套功能完整的 RRAM 存储系统,设计了以读写电路为核心的外围电路,为 RRAM 高速可靠地进行存储提供稳定的外围环境,本次设计的核心内容是读写电路和灵敏放大器的优化和改进。改进后的读电路增加了灵敏放大器,在读操作中极大减小了干扰电流的影响,提高系统的读出速度和读稳定性;改进后的写电路简化了写验证过程中伴随的读步骤的技术,有效地提高了写入速度,降低了系统功耗。此外,为使得存储电路能够在辐照环境下稳定工作,提高读写操作的可靠性,本文设计的 RRAM 存储系统将采用抗辐照能力强的 SOI 工艺并流片验证。

本文的主要工作有:

1、设计原理分析:通过国内外研究报告了解 RRAM 的发展进程和科研成果,介绍 RRAM 的阻变器件,存储结构,工作机理和工作流程。RRAM 的阻变器件是特殊工艺制造的可变电阻,存储原理是利用可变电阻的阻态转变进行数据存储;RRAM 的存储结构为 1T1R 结构,该结构能与现有的 CMOS 工艺兼容,易于集成,是目前最常用的结构,也是本文采用的结构;RRAM 的工作机理为导电细丝理论,该理论介绍了不同操作电压会使得 RRAM 阻变器件内部导电细丝形成或断裂,从而实现阻态变化实现二值存储的过程;RRAM 的工作流程包括读操作,Forming 操作,SET 操作和

RESET 操作。这些都为本文 RRAM 的系统设计提供理论依据。

2、系统电路设计：设计以读写电路为核心的 RRAM 系统电路是本文的重点内容。首先通过文献阅读了解 RRAM 的读写技术，在对 RRAM 读写电路可行性分析的基础上发现该设计存在的不足，从而提出优化方案，设计出符合 RRAM 特性的读写电路；其次，对设计完的读写电路进行模拟，通过模拟结果分析改进后的读写电路是否能在完成正确读写操作功能的同时解决已有读写电路存在的问题；接着围绕新型读写电路设计与之相配适的外围电路，外围电路包括：灵敏放大电路、译码电路、控制电路等电路结构，这些电路结构将保证 RRAM 的稳定工作和正确读写；最后是版图设计，将设计好的电路绘制成版图是 RRAM 系统设计的最终目标，版图的性能、面积、功耗和可靠性直接决定整个 RRAM 系统设计的成功与否。

3、功能仿真和特性验证：设计好的电路需要进行功能仿真来确保读写时序和逻辑功能的正确性，确保 RRAM 存储系统能够正确写入和读出存储信息，实现基本功能；最后就是验证基于 SOI 工艺的 RRAM 系统电路的抗辐照特性，通过流片测试结果，验证了本文采用的 SOI 工艺器件具有很好的抗辐照特性。因此本文设计的 RRAM 存储系统在正确实现读写功能的同时具有抗辐照特性，能够完成稳定高效的存储。

本文的创新点包括：

1、读电路的创新：RRAM 的读操作是通过感应选通存储单元所在通路的电流或电压大小判断其阻值状态来完成读取的。但随着 RRAM 存储空间的变大，读操作时会在选通的存储单元周围产生干扰电流，且存储阵列越大，干扰电流越多，造成的误读现象也就越严重。为解决干扰电流对读操作的影响，本文设计了以灵敏放大电路为核心的 RRAM 读电路，其原理是将 SA 一端添加的固定中间阻态存储单元和另一端选通的高、低阻态存储单元进行比较，放大两端差分电压，完成数据读出。其设计思路是由于 SA 具有“虚短”特性，两输入端近似等电位，差分信号非常小，相邻位线间的干扰电流对电路的影响忽略不计，从而有效抑制存储阵列中相邻位线之间的电势变化。此外，以灵敏放大电路为核心的读出电路不仅能够有效减小干扰电流对读操作的影响，还能迅速将 RRAM 高低阻态之间的差分电压放大成逻辑电平并输出至数据通路，提高了读出速度，减少了读过程中的功耗和延时。

2、灵敏放大器的创新：作为读电路的核心结构，设计出适用于 RRAM 的灵敏放

大电路十分重要。改进后的快速差分灵敏放大器在传统的锁存 SA 的基础上, 将连接位线的开关晶体管更换为传输门电路, 降低了开关导通电阻, 使得 SA 工作时的建立时间缩短, 减小了读出延时, 有利于灵敏放大器性能的提升。通过对两种 SA 的仿真结果分析对比, 可以看到本文设计的新型快速差分 SA 较之传统锁存型 SA 的响应速度大大提升, 有效的缩短了读出时间, 从而提高了读出速度, 减小了读延时和读功耗。因此, 本文设计的适用于 RRAM 的快速差分灵敏放大器性能得到了很大的提升且符合 RRAM 快速操作的特性, 设计符合预期。

3、适用于 RRAM 工艺的写电路设计: 一般情况下, 非挥发性存储器的写入都需要读操作进行验证, 这种写入方法虽然保证了写入的可靠性, 但降低了写入速度, 增加了系统功耗。RRAM 作为一种新型阻类存储器, 具有高速写入的特性。为实现 RRAM 的高速写入, 需要对已有写电路进行优化。在不减少写入可靠性的前提下, 本文设计的 RRAM 写电路采用一种去掉写验证过程中的读步骤、将读验证步骤合并到写验证步骤的方法。该方法是将流过高低阻态存储单元大小不同的感应电流转化为感应电压和选取的参考电压进行比较来判断是否写入成功。因此, 和现有的写电路相比, 优化后的写电路结构能够提高写入速度, 减小系统功耗。

5.2 展望

本文设计的基于 SOI 工艺的 RRAM 存储系统不仅能完成正确的读写操作, 提高读写速度, 减小系统读写延时和功耗, 还具有抗辐照特性, 能够在辐照环境下稳定工作。虽然本文的设计目的已经达到, 但是依旧存在有待完善的地方。

设计中的不足和有待完善的工作有以下两点:

1、可靠性: 随着 RRAM 存储容量的变大, 存储系统在可靠性方面面临挑战, 在 RRAM 系统电路中增加冗余电路是一种提高电路可靠性的方法, 尤其是在增大存储阵列和进行抗辐照测试的时候。RRAM 在辐照环境下工作, 大的存储阵列容易出现选通存储单元通路上器件的损坏, 无法进行正确读写, 此时冗余电路开始工作, 完成一次数据的写入和读出。因此, 在系统中添加冗余电路将成为接下来研究的重要内容。

2、写电路: 与读操作相比, RRAM 的写操作是一项更复杂的工作。由于 RRAM 阻变器件具有离散性, 写电压产生电路的设计需要更加精确, 例如引入电压修正环节。

此外, 本文采用的写验证方法需要对写电压基准 V_{REF1} 进行详细配置, 选取合适的 V_{REF1} 可以提高成功写入的几率。因此, 为提高写操作的成功几率, 针对写电压的研究将成为今后的设计重点。

以上有待完善的部分我将会在今后的研究中逐步解决, 使得本文设计的 RRAM 存储系统更加完善, 功能实现更加稳定。此次设计中的不足之处期望各位专家和老师提出宝贵的意见。

参考文献

- [1] 张倩. 集成电路产业的发展现状与趋势研究[J]. 集成电路应用, 2019(9).
- [2] Chang M F, Lee A, Chen P C, et al. Challenges and Circuit Techniques for Energy-Efficient On-Chip Nonvolatile Memory Using Memristive Devices[J]. *Emerging and Selected Topics in Circuits and Systems, IEEE Journal on*, 2015, 5(2): 183-193.
- [3] C. Zambelli, R. Micheloni and P. Olivo. Reliability challenges in 3D NAND Flash memories[C]// 2019 IEEE 11th International Memory Workshop (IMW), Monterey, CA, USA, 2019, pp. 1-4.
- [4] P. Chen, C. Xu, Y. Xie and S. Yu. 3D RRAM design and benchmark with 3d NAND FLASH[C]// 2014 12th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT), Guilin, 2014, pp. 1-4.
- [5] W. Diels and A. Standaert. Design of 1Mbit RRAM memory to replace eFlash[C]// IEEE EUROCON 2015-International Conference on Computer as a Tool (EUROCON), Salamanca, 2015, pp. 1-5.
- [6] 陈杨. 含记忆元件电路的基本特性以及对外界激励响应的研究[D]. 南京邮电大学, 2016.
- [7] Jung S, Siddik M, Lee W, et al. Thermally-assisted Ti/Pr 0.7 Ca 0.3 MnO₃, ReRAM with excellent switching speed and retention characteristics[J]. *electron devices meeting. iedm.technical digest.international*, 2011, 47(10): 3.6.1-3.6.4.
- [8] Choi, Sujin, Sun, Wookyung, Shin, Hyungsoon. Analysis of Read Margin and Write Power Consumption of a 3D vertical RRAM (VRRAM) Crossbar Array[J]. *IEEE Journal of the Electron Devices Society*: 1-1.
- [9] 范冬宇. 基于阻变存储器的逻辑计算电路及外围读写电路设计[D]. 北方工业大学, 2018.
- [10] 台路. 基于 28nm 逻辑工艺的阻变存储器工艺优化及可靠性研究[D]. 安徽大学, 2019.
- [11] 孙洪江. 大容量阻变存储器关键电路设计及测试系统研究[D]. 北京交通大学,

- 2019.
- [12] 陈超. 新型阻变存储器材料及其电阻转变机理研究[D]. 清华大学, 2013.
- [13] Chang M F, Sheu S S, Lin K F, et al. A High-Speed 7.2-ns Read-Write Random Access 4-Mb Embedded Resistive RAM (ReRAM) Macro Using Process-Variation-Tolerant Current-Mode Read Schemes[J]. IEEE Journal of Solid State Circuits, 2013, 48(3): pp. 878-891.
- [14] C. Chou, et al. An N40 256K×44 embedded RRAM macro with SL-precharge SA and low-voltage current limiter to improve read and write performance[C]// 2018 IEEE International Solid - State Circuits Conference - (ISSCC), San Francisco, CA, 2018, pp. 478-480.
- [15] Sheu S S, Cheng K H, Chang M F, et al. Fast-Write Resistive RAM (RRAM) for Embedded Applications[J]. IEEE Design & Test of Computers, 2011, 28(1): 64-71.
- [16] Ma X, Wu H, Wu D, et al. A 16 Mb RRAM test chip based on analog power system with tunable write pulses[C]// Non-volatile Memory Technology Symposium. IEEE, 2016.
- [17] Y. Chen and A. Chin, An Offset Readout Current Sensing Scheme for One-Resistor RRAM-Based Cross-Point Array[J]. IEEE Electron Device Letters, vol. 40, no. 2, pp. 208-211, Feb. 2019.
- [18] Seo J, Lee S, Kim K, et al. Automatic ReRAM SPICE Model Generation From Empirical Data for Fast ReRAM-Circuit Coevaluation[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2017: 1-10.
- [19] H. Bardareh, A. M. Hajisadeghi and H. R. Zarandi. A Low-Cost Soft Error Tolerant Read Circuit for Single/Multi-Level Cross-Point RRAM Arrays[C]// 2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS), Platja d'Aro, 2018, pp. 39-40.
- [20] Zhilu, Ye, Rui, et al. Evaluation of Radiation Effects in RRAM-Based Neuromorphic Computing System for Inference[J]. IEEE Transactions on Nuclear Science, 2018.
- [21] 张筱颖. 基于 SOI 工艺的集成电路抗辐照设计[D]. 江南大学, 2014.

- [22] Petrosyants K O, Sambursky L M, Kharitonov I A, et al. Fault simulation in radiation-hardened SOI CMOS VLSIs using universal compact MOSFET model[C]// Latin-american Test Symposium. IEEE, 2016.
- [23] 段远. 阻变存储器的辐射效应与加固技术的研究[D]. 北京交通大学, 2017.
- [24] Tosson A M S, Shimeng Y, Anis M H, et al. Proposing a Solution For Single-Event Upset In 1T1R RRAM Memory Arrays[J]. IEEE Transactions on Nuclear Science, 2018: 1-1.
- [25] Tosson A M S, Yu S, Anis M H, et al. 1T2R: A novel memory cell design to resolve single-event upset in RRAM arrays[C]// IEEE International Conference on Asic. IEEE, 2017.
- [26] Xing-Yao Zhang, Qi Guo, Yu-Dong Li, et al. Total ionizing dose and synergistic effects of magnetoresistive random-access memory[J]. Nuclear Science and Techniques, 029(8): 28-32.
- [27] M, Raine, M, et al. Estimation of the Single-Event Upset Sensitivity of Advanced SOI SRAMs[J]. IEEE Transactions on Nuclear Science, 2017.
- [28] Zheng Q, Cui J, Liu M, et al. Total Ionizing Dose Influence on the Single-Event Upset Sensitivity of 130-nm PD SOI SRAMs[J]. IEEE Transactions on Nuclear ence, 2017, 64(7): 1897-1904.
- [29] 曾伟涛. 下一代存储技术 RRAM 专利技术发展综述[J]. 科技传播, 2018, 010(016): 155-156.
- [30] Liu R, Wu H, Pang Y, et al. A highly reliable and tamper-resistant RRAM PUF: Design and experimental validation[C]// 2016 IEEE International Symposium on Hardware Oriented Security and Trust (HOST). IEEE, 2016.
- [31] 孙一鸣. 阻变存储器中金属导电细丝的形态调控[C]. 中国真空学会薄膜专业委员会.TFC'19 第十五届全国薄膜技术学术研讨会摘要集.中国真空学会薄膜专业委员会:中国真空学会薄膜专业委员会, 2019: 23.
- [32] Chen H Y, Chen H H, King Y C, et al. Investigation of Set/Reset Operations in CMOS Logic-Compatible Contact Backfilled RRAMs[J]. IEEE Transactions on Device and

- Materials Reliability, 2016: 1-1.
- [33] Fernando, Garcia-Redondo, Pablo, et al. Reconfigurable Writing Architecture for Reliable RRAM Operation in Wide Temperature Ranges[J]. IEEE Transactions on Very Large Scale Integration Systems, 2017.
- [34] Garcia-Redondo F, Lopez-Vallejo M. On the Design and Analysis of Reliable RRAM-CMOS Hybrid Circuits[M]. IEEE Press, 2017.
- [35] 刘红涛. 阻变存储器可靠性的研究[D]. 天津理工大学, 2015.
- [36] 程宗憬. 阻变存储器特性研究及读写电路设计[D]. 华中科技大学, 2013.
- [37] 刘姑城. 双极性阻变存储器外围关键电路设计[D]. 安徽大学, 2018.
- [38] Lee A, Lin C C, Yang T C, et al. An embedded ReRAM using a small-offset sense amplifier for low-voltage operations[C]// VLSI Design, Automation and Test(VLSI-DAT), Hsinchu, 2015, pp. 1-4.
- [39] C. Sung, J. Song, S. Lee and H. Hwang. Improved endurance of RRAM by optimizing reset bias scheme in 1T1R configuration to suppress reset breakdown[C]// 2016 IEEE Silicon Nanoelectronics Workshop (SNW), Honolulu, HI, 2016, pp. 84-85.
- [40] 王博, 杨建国, 林殷茵. 不同工艺下操作算法对阻变存储器可靠性的影响[J]. 半导体技术, 2016(41): 773.
- [41] Lee A, Lin C C, Yang T C, et al. An embedded ReRAM using a small-offset sense amplifier for low-voltage operations[C]// VLSI Design, Automation and Test(VLSI-DAT), Hsinchu, 2015, pp. 1-4.
- [42] 杨顺. 阻变存储器外围电路的设计与实现[D]. 国防科学技术大学, 2015.
- [43] Pang Y, Wu H, Gao B, et al. Optimization of RRAM-Based Physical Unclonable Function With a Novel Differential Read-Out Method[J]. IEEE Electron Device Letters, 2017, 38(2): 168-171.
- [44] 王良. 一种新型的阻变存储单元写电路[C]. 中国计算机学会. 第二十届计算机工程与工艺年会暨第六届微处理器技术论坛论文集. 中国计算机学会: 中国计算机学会计算机工程与工艺专业委员会, 2016: 203-208.
- [45] 金钢, 吴雨欣, 张佑, 黄晓辉, 吴金刚, 林殷茵. 基于 0.13μm 标准逻辑工艺的 1Mb 阻变

- 存储器设计与实现[J]. 固体电子学研究进展, 2011, 31(02): 174-179.
- [46] Wang S, Li X, Wu H, et al. Uniformity improvements of low current 1T1R RRAM arrays through optimized verification strategy[C]// IEEE Electron Devices Technology & Manufacturing Conference. IEEE, 2017.
- [47] C. Chou et al. An N40 256K×44 embedded RRAM macro with SL-precharge SA and low-voltage current limiter to improve read and write performance[C]// 2018 IEEE International Solid- State Circuits Conference-(ISSCC), San Francisco, CA, 2018, pp. 478-480.
- [48] X. Sun, X. Peng, P. Chen, R. Liu, J. Seo and S. Yu. Fully parallel RRAM synaptic array for implementing binary neural network with (+1, -1) weights and (+1, 0) neurons[C]// 2018 23rd Asia and South Pacific Design Automation Conference (ASP-DAC), Jeju, 2018, pp. 574-579.
- [49] Tolic I P, Mikulic J, Schatzberger G, et al. Design of Sense Amplifiers for Non-Volatile Memory[C]// International Convention on Information & Communication Technology, Electronics & Microelectronics. 2019.
- [50] Stornelli, V. Ferri, G, Pantoli, et al. A rail-to-rail constant-gm CCII for Instrumentation Amplifier applications[J]. AEU-International Journal of Electronics and Communications, vol. 91, pp. 103-109, 2018.
- [51] J. Liu, Z. Wang, Y. Zhang and L. Zhang. A Margin Adjustable Amplifier Circuit for RRAM Read Access[C]// 2019 International Conference on IC Design and Technology (ICICDT), SUZHOU, China, 2019, pp. 1-4.
- [52] Safari, L, Minaei, S, Ferri, et al. A low-voltage low-power instrumentation amplifier based on supply current sensing technique[J]. AEU-International Journal of Electronics and Communications, vol. 91, pp. 125-131, 2018.
- [53] Tao Y P, Hu W P. Design of Sense Amplifier in the High Speed SRAM[C]// 2015 International Conference on Cyber-Enabled Distributed Computing and Knowledge Discovery. IEEE, 2015.
- [54] H. Dounavi, Y. Sfikas and Y. Tsiatouhas. Periodic Aging Monitoring in SRAM Sense

- Amplifiers[C]// 2018 IEEE 24th International Symposium on On-Line Testing And Robust System Design (IOLTS), Platja d'Aro, 2018, pp. 12-16.
- [55] Kim S, Zhou J, Lu W D. Crossbar RRAM Arrays: Selector Device Requirements During Write Operation[J]. Electron Devices, IEEE Transactions on, 2014, 61(8): 2820-2826.
- [56] Wang S, Wu H, Gao B, et al. Optimization of writing scheme on 1T1R RRAM to achieve both high speed and good uniformity[C]// ESSDERC 2017-47th IEEE European Solid-State Device Research Conference (ESSDERC). IEEE, 2017.
- [57] Zhang Y, Zhu C, Zhang L, et al. A Write-Verification Method for Non-Volatile Memory[C]// 2019 International Conference on IC Design and Technology (ICICDT). 2019.
- [58] 马文龙. 阻变存储器外围电路设计[D]. 湖南大学, 2014.
- [59] 冯李. 40nm 新型 10 管存储单元的研究及低功耗 SRAM 设计[D]. 苏州大学, 2017.
- [60] 许舒六. 32Kb RRAM 芯片设计及版图优化[D]. 复旦大学, 2013.
- [61] Panda, Debashis, Sahu, Paritosh Piyush, Tseng, Tseung Yuen. A Collective Study on Modeling and Simulation of Resistive Random Access Memory[J]. Nanoscale Research Letters, 13(1): 8.
- [62] S. M. Kim, B. Song, T. W. Oh and S. Jung. Analysis on Sensing Yield of Voltage Latched Sense Amplifier for Low Power DRAM[C]// 2018 14th Conference on Ph.D. Research in Microelectronics and Electronics (PRIME), Prague, 2018, pp. 65-68.
- [63] V. M. Tripathi, S. Mishra, J. Saikia and A. Dandapat. A Low-Voltage 13T Latch-Type Sense Amplifier with Regenerative Feedback for Ultra Speed Memory Access[C]// 2017 30th International Conference on VLSI Design and 2017 16th International Conference on Embedded Systems (VLSID), Hyderabad, 2017, pp. 341-346.
- [64] Y. Zhang, Z. Wang, C. Zhu and L. Zhang. 28-nm Latch-Type Sense Amplifier Modification for Coupling Suppression[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 25, no. 5, pp. 1767-1773, May 2017.
- [65] A. Surkar and V. Agarwal. Delay and Power Analysis of Current and Voltage Sense

- Amplifiers for SRAM at 180nm Technology[C]// 2019 3rd International conference on Electronics, Communication and Aerospace Technology (ICECA), Coimbatore, India, 2019, pp. 1371-1376.
- [66] V. Melikyan, S. Harutyunyan, A. Khachatryan and H. Harutyunyan. A Novel Voltage Mode High Speed Sense Amplifier[C]// 2019 IEEE 39th International Conference on Electronics and Nanotechnology (ELNANO), Kyiv, Ukraine, 2019, pp. 120-123.
- [67] R. Fragasse, B. Dupaix, R. Tantawy, T. James and W. Khalil. Sense amplifier offset cancellation and replica timing calibration for high-speed SRAMs[C]// 2018 IEEE 9th Latin American Symposium on Circuits & Systems (LASCAS), Puerto Vallarta, 2018, pp. 1-5.
- [68] L. Bagheriye, S. Toofan, R. Saeidi and F. Moradi. Offset-Compensated High-Speed Sense Amplifier for STT-MRAMs[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 26, no. 6, pp. 1051-1058, June 2018.
- [69] W. Zhu, J. Jiang, H. Zhang, J. Xiao, G. Yang and S. Zou. Offset-cancelling current-mode sense amplifier for fast-read eFlash memory[J]. Electronics Letters, vol. 55, no. 7, pp. 376-378, April 2019.
- [70] C. Lo et al. A ReRAM Macro Using Dynamic Trip-Point-Mismatch Sampling Current-Mode Sense Amplifier and Low-DC Voltage-Mode Write-Termination Scheme Against Resistance and Write-Delay Variation[J]. IEEE Journal of Solid-State Circuits, vol. 54, no. 2, pp. 584-595, Feb. 2019.
- [71] S. M. Kim, T. W. Oh and S. Jung. Sensing voltage compensation circuit for low-power dram bit-line sense amplifier[C]// 2018 International Conference on Electronics, Information, and Communication (ICEIC), Honolulu, HI, 2018, pp. 1-4.

攻读学位期间的研究成果

- [1] J. Liu, Z. Wang, Y. Zhang and L. Zhang. A Margin Adjustable Amplifier Circuit for RRAM Read Access[c]// 2019 International Conference on IC Design and Technology (ICICDT), SUZHOU, China, 2019, pp. 1-4.
- [2] 刘金陈,张一平,王子欧. 一种阻类存储器预放大灵敏放大电路[P]. CN209641353U,2019-11-15.

缩略语对照表

缩略语	英文全称	中文对照
RRAM	Resistive Random Access Memory	阻变存储器
SOI	Silicon on Insulator	绝缘体上硅
SA	Sense Amplifier	灵敏放大器
SRAM	Static Random Access Memory	静态存储器
DRAM	Dynamic Random Access Memory	动态存储器
FeRAM	Ferroelectric Random Access Memory	铁电存储器
MRAM	Magnetic Random Access Memory	磁阻存储器
PCRAM	Phase Change Access Memory	相变存储器
MCU	Microcontroller Unit	微控制单元
SoC	System on Chip	片上系统
SEU	Single Event Upset	单粒子翻转效应
TID	Total Ionizing Dose Effect	总剂量效应
HRS	High Resistance State	高阻态
LRS	Low Resistance State	低阻态
WL	Word Line	字线
BL	Bit Line	位线
SL	Source Line	源线
CF	Conductive Filament	导电细丝理论
SPI	Serial Peripheral Interface	串行外设接口

致谢

时间飞逝，三年的研究生时光一晃而过。在这三年里，我成长了很多，学到了很多专业知识和技能。感谢苏州大学为我提供了这么好的学习环境，让我遇到很多帮助我的老师和同学，是他们在迷茫无助的时候给予我支持和鼓励，让我拥有了前进的动力和奋斗的目标。

感谢我的导师王子欧老师，是他的悉心指导和谆谆教诲帮助我在学术方面克服困难，突破难关。此次毕业设计从选题，设计思路，理论指导到修改意见都离不开老师的帮助，没有老师的循循善诱，我也无法一次次攻坚克难，不断查漏补缺，完善自我。老师渊博的学识、严谨的治学态度、诲人不倦的品质一直是我学习的榜样，我将在以后的学习和工作中秉承老师的教诲，成为一个不畏艰辛，刻苦钻研的人。

感谢我的师兄张一平，他在研发工作方面给予我的宝贵意见让我受益匪浅；感谢马亚奇，王勇，季金华，他们教会我的实践能力和工作技巧让我受益终身；还要感谢在学习和生活中给予我帮助的同学和朋友，感谢他们一直以来对我的支持与鼓励。

最后我要特别感谢我的家人，是他们的养育之恩让我长大成人，是他们无微不至的关怀让我对生活充满热爱，是他们的关心与爱护让我在今后的人生中奋发向上，不畏艰难，成长为一个对家庭对社会有用的人。

感谢所有帮助我爱护我的人，我将带着他们的鼓励与支持继续前进。