

分类号: TN453

单位代码: 10335

密 级: 公开

学 号: 21831044

浙江大学

硕士学位论文



中文论文题目: 基于 RRAM 的 8-bit 低功耗存算电路设计

英文论文题目: Design of 8-bit Low Power Computing in
Memory Circuit Based on RRAM

申请人姓名: 章烨炜

指导教师: 黄科杰

专业名称: 电子科学与技术

研究方向: 智能信息处理

所在学院: 信息与工程学院

论文提交日期 2021 年 5 月 13 日

基于 RRAM 的 8-bit 低功耗存算电路设计



论文作者签名: 章烨炜

指导教师签名: 黄科杰

论文评阅人1: 隐名评阅人

评阅人2: 隐名评阅人

评阅人3: 隐名评阅人

评阅人4: _____

评阅人5: _____

答辩委员会主席: 陈惠芳 教授 信息与电子工程学院

委员 1: 丁毅 高工 杭州华塑实业股份有限公司

委员 2: 黄科杰 研究员 信息与电子工程学院

委员 3: _____

委员 4: _____

委员 5: _____

答辩日期: 2021 年 6 月 14 日

致谢

三年的时间转瞬即逝，尤记得刚得知保研时的喜悦，一眨眼就到了毕业的季节。回顾过去的三年，感受过成功保研的喜悦，体会过辗转几个方向一无所获的迷茫，品尝过论文被拒时的沮丧，经历过找工作的困难，最终还是来到了毕业的时候。这段科研生活虽然算不上精彩，但是却是我一生中宝贵的经历之一。在这里，我想给那些支持和帮助我的老师，同学和家人表示最真挚的感谢。

感谢黄科杰老师，沈海斌老师在科研工作方面对我的细心指导。是他们用严谨治学的态度，渊博的知识以及大胆创新的进取精神给了我极大的帮助。感谢钟颖，么依璇，张晟，周资群，麻力元，郑瑞沣，刘润，江海天等同学三年的陪伴。他们在生活和工作上给予了我许多的帮助，在此愿我们的友谊长存。另外感谢答辩老师们对我的研究工作的批评指正，让我意识到了自己所做的工作的不足之处。最后要感谢我的父母，我的姐姐与姐夫对我的支持，是你们无私的爱与理解，是对回报你们的热切渴望给予了我直面困难的勇气。

毕业在即，学海无涯，我将带着感恩之心继续前行。

摘要

近年来,人工智能飞速发展并在许多领域得到了应用。然而神经网络庞大的数据量对硬件的密集型数据处理能力是一个新的挑战。传统的冯诺依曼结构由于存储器和处理单元的分离,需要多次地存取数据,形成了“内存墙”问题。而存内计算架构通过赋予存储器计算功能解决了数据存取的问题,非常适合用于实现神经网络等高数据密度的应用。一些新型的阻值非易失性存储器的出现,为低功耗,高集成度的存内计算核的实现提供了更多可能。现有的存内计算核设计以模拟计算为主,需要使用数模转换器(Digital to Analog Convertor, DAC)、模数转换器(Analog to Digital Convertor, ADC)接口来保证正确的计算功能,而大量的数模接口带来了功耗和面积问题。同时,非易失性存储器的一些非理想特性也对电路精度造成了不小的影响,增加了高精度存内计算核的设计难度。为了解决上述的功耗、精度问题,本论文首先分析了现有的几种存内计算核的结构设计,并提出了一种以被动稳压电路、1R1T 存储单元和电容电压隔离晶体管实现的低功耗存内计算核设计,达到了较好的计算能效和较高的线性度。同时本论文以阻变式存储器(Resistive Random Access Memory, RRAM)为存储器对其进行了建模,针对其器件非一致性带来的映射误差问题进行了分析,并提出了与所设计的存内计算核相结合的伪二进制算法及位线权重映射算法,取得了量化精度的提升,也减小了神经网络部署后的精度损失。电路仿真显示,所设计的存内计算核在 8bit 的量化计算位宽条件下达到了 67.26TOPS/W 的计算能效。256*256 的 8bit 权重阵列功耗仅为 3.61mW,吞吐量则为 242.8GMACS。通过蒙特卡洛仿真和 PVT 仿真也验证了电路拥有较好的线性度和鲁棒性。软件方面,仿真显示使用伪二进制量化和位线权重映射策略的算法使得神经网络的权重映射误差减小,从而减少了准确率的下降。在 8bit 量化条件下,在 AlexNet 和 VGG16 上(ILSVRC 2012 数据集)分别提升了 2.46%和 3.47%的 top-1 准确率。

关键词: 存内计算, 神经网络, RRAM, 被动稳压电路, 权重映射, 量化误差

Abstract

In recent years, artificial intelligence has made significant progress and has been applied in many areas such as healthcare, education and transportation. However, the huge amount of neural network data brings a new challenge to the intensive data processing capacity of the hardware. Due to the separation of storage units and processing units, the traditional von Neumann structure needs to access data many times, which leads to the "memory wall" problem. In-memory computing solves the data access bottleneck by integrating computing capabilities into the storage units, which is very suitable for high data-density applications such as neural networks. The emergence of new resistive nonvolatile memory (NVRAM) provides the opportunity for realizing low-power and high-integration in-memory computing. Because the existing design of the in-memory computing core is mainly based on analog computing, Digital to Analog Convertor (DAC) and Analog to Digital Convertor (ADC) interfaces are needed to ensure correct computing function. However, a large number of digital-analog interfaces bring about power consumption and area problems. Moreover, the non-ideal characteristics of nonvolatile memory also severely restrict the precision of the circuit. This thesis first analyzes the architecture design of several existing in-memory computing cores. To solve the above problems in power consumption and precision, we propose a low power in-memory computing core design based on a passive voltage regulator, 1R1T storage unit, and capacitor voltage isolation transistor for better computing energy efficiency and higher linearity. We model Resistive Random Access Memory (RRAM) as the memory cell and analyze the mapping error brought by device inconsistency. A pseudo-binary quantization and bit-line weight mapping method is further proposed to reduce the accuracy loss of the neural network. The circuit simulation shows that the designed memory computing core can achieve the computing power efficiency of 67.26 TOPS/W in an 8-bit pattern. The 8-bit weight array (256*256) consumes only 3.61mW with a throughput of 242.8 GMACS. The robustness and linearity of the circuit are verified by the Monte Carlo simulation and PVT simulation.

The software simulation shows that the algorithm using pseudo-binary quantization and bit-line weight mapping method can reduce the neural network's weight mapping error, thus reducing the decline of accuracy. Experiments show that the proposed algorithm improves the top-1 accuracy by 2.46% and 3.47% on AlexNet and VGG16 (ILSVRC 2012 dataset), respectively.

Keywords: In-memory Computing, Neural Network, RRAM, Passive Voltage Regulator, Weight Mapping, Quantization Error

目录

致谢	i
摘要	ii
Abstract.....	iii
目录	I
图目录	III
表目录	V
第 1 章 绪论	6
1.1 课题背景及研究意义	6
1.2 课题研究现状	7
1.2.1 神经网络的存内计算实现	7
1.2.2 现有的存内计算设计	9
1.2.2.1 倒相放大器实现的存内计算核	9
1.2.2.2 脉冲调制实现的存内计算核	11
1.2.2.3 无源采样保持电路实现的存内计算核	12
1.2.2.4 基于二值网络的存内计算核	13
1.2.2.5 基于电荷重分配实现的存内计算核	13
1.3 课题设计思路	14
1.3.1 研究问题	14
1.3.2 研究内容	15
1.4 章节安排	16
第 2 章 RRAM 建模及仿真	18
2.1 引言	18
2.2 RRAM 器件简介	18
2.3 RRAM 物理模型	20
2.4 Verilog-A 模型建模	21
2.5 RRAM 模型参数拟合	24
2.6 本章小结	25
第 3 章 存内计算核设计及仿真	26
3.1 引言	26
3.2 整体结构设计	26
3.3 存储阵列设计	27

3.3.1 常见存储阵列结构及单元结构	27
3.3.2 1R1T 存储结构设计	29
3.4 低功耗积分乘法器设计	30
3.4.1 乘累加模块设计	30
3.4.1.1 乘累加计算功能	30
3.4.1.2 阻值测量功能	31
3.4.2 被动稳压电路设计	32
3.5 ADC 设计	34
3.5.1 SAR ADC 介绍	34
3.5.2 SAR ADC 整体架构设计	36
3.5.3 DAC 设计	37
3.5.4 比较器设计	39
3.6 存内计算核性能指标	41
3.7 存内计算核仿真实验	41
3.7.1 功能验证	42
3.7.2 性能仿真	44
3.8 本章小结	50
第 4 章 映射算法设计及仿真	51
4.1 引言	51
4.2 权重映射误差分析	51
4.3 伪二进制量化及位线权重映射算法设计	52
4.3.1 伪二进制量化	52
4.3.2 位线权重映射算法	53
4.4 伪二进制量化及位线权重映射算法仿真实验	54
4.5 本章小结	57
第 5 章 总结与展望	58
5.1 论文工作总结	58
5.2 研究方向展望	59
参考文献	60
攻读硕士学位期间主要的研究成果	64

图目录

图 1.1 神经元的数学模型	8
图 1.2 神经网络模型示意图	8
图 1.3 倒相放大器实现的存内计算核的原理示意图	10
图 1.4 脉冲调制存内计算核 SINWP 设计原理图 ^[14]	11
图 1.5 ISAAC 电路结构图 ^[16]	12
图 1.6 MBRAI 电路结构示意图	14
图 1.7 研究内容与章节安排	16
图 2.1(a)RRAM 的金属-绝缘体-金属结构(b)单极阻值转换模式(c)双极阻值转换模式 ^[24]	19
图 2.2(a)多级高阻态通过控制重置电压(b)多级低阻态通过控制置位电流(c)多级电阻状态在 85°C 条件下可以保持 10 年之久。 ^[24]	19
图 2.3 RRAM 在(a)置位和(b)重置时的转换过程中导电丝的形状变化。(c)和(d)分别为简化的导电丝模型在低阻态和高阻态时的隧道间隙距离。 ..	20
图 2.4(a)RRAM 编程实现流程图。(b)RRAM 模型程序编译流程图(c)阻值转换瞬态仿真的例子。	22
图 2.5 模型参数调整流程图	23
图 2.6 RRAM 模型仿真所加瞬态扫描电压	24
图 2.7 RRAM 模型拟合曲线	24
图 2.8 RRAM 模型和 1R1T 单元的 I-V 曲线图 (黑色为 RRAM 模型的 IV 曲线, 红色为低阻态的 1R1T 结构单元的 IV 曲线, 蓝色为高阻态的 1R1T 结构单元的 IV 曲线)。	25
图 3.1 整体结构设计图	26
图 3.2 乘累加积分模块	27
图 3.3 交叉式存储阵列	28
图 3.4(a)RRAM 存储单元阵列(b)带选择器的 1S1R 存储单元阵列(c)带晶体管的 1T1R 单元阵列	28
图 3.5 1R 和 1S1R 阵列的潜在通路问题	29
图 3.6 基于 1T1R 存储单元无源积分器的积分电流与电容电压曲线	29
图 3.7 1R1T 存储单元结构	30
图 3.8 乘累加模块电路原理图	30
图 3.9 被动稳压电路原理图	33
图 3.10 SAR ADC 基本架构	35
图 3.11 4 bit SAR ADC 转换过程	35
图 3.12 电荷标定型 DAC	36
图 3.13 SAR ADC 整体电路设计	37

图 3.14 下极板采样 DAC.....	38
图 3.15 DAC 阵列电路原理图.....	38
图 3.16 传统循环比较电平翻转	39
图 3.17 优化的循环比较电平翻转	39
图 3.18 动态比较器电路	40
图 3.19 时钟信号生成模块	41
图 3.20(a)单 bit 输入的积分阶段及电荷重分配阶段的瞬态仿真(b)存内计算核的乘累加计算的瞬态仿真	43
图 3.21 1R1T 单元的阻值读取功能仿真图	43
图 3.22 (a)1T1R 积分电路, (b)1R1T 积分电路及(c)带 T_0 的 1R1T 积分电路的积分线性度比较	47
图 3.23 用阶梯码测试的方法得到的积分乘法器的计算结果相对于(a)输入值, (b)权重, (c)有被动稳压电路时的输入字线数和(d)没有被动稳压电路时的输入字线数的线性度评估。	48
图 3.24 MBRAI 的有源积分器与本文方案的无源积分器积分电压误差比较, 左侧为 MBRAI 的结果, 右侧为无源积分器	49
图 3.25 关于不同输入, 权重, 输入字线数组合进行计算的模拟电压误差的蒙特卡洛仿真结果	50
图 4.1 归一化的 1R1T 阻值分布特性	55
图 4.2 权重值以及输入字线数分别为 180, 75 和 128 时乘累加结果计算误差的蒙特卡洛仿真结果	55
图 4.3 映射方法 A: 使用伪二进制量化及位线权重映射的方法, B: 仅使用伪二进制量化, C: 标准二进制量化以及映射方法的精确度比较(a)左边两张图为在 AlexNet (ILSVRC 2012 数据集)上的不同量化位数时的量化误差比率, 以及 top1 准确率损失, 右边两张则为在 AlexNet (ILSVRC 2012 数据集)上的不同阻值分布标准差下的比较。(b)左边两张图为在 VGG16(ILSVRC 2012 数据集)上的不同量化位数时的量化误差比率, 以及 top1 准确率损失, 右边两张则为在 VGG16 (ILSVRC 2012 数据集)上的不同阻值分布标准差下的比较。	56

表目录

表 2.1 调整得到的 RRAM 模型参数	25
表 3.1 MBRAI 与本论文所提出的存内计算核性能比较	44
表 3.2 MBRAI 与本论文所提出的存内计算核的功耗比较	44
表 3.3 存内计算核计算能效比较	45
表 3.4 神经网络推断的精度比较	46
表 3.5 存内计算核 ENOB 的 PVT 仿真	49

第1章 绪论

1.1 课题背景及研究意义

在过去的十年里,随着物联网、云计算、计算机视觉与人工智能结合得越来越紧密,传感设备成为了智能产品连接现实世界的关键接口。然而由于大量的传感数据的产生,数据的传输以及计算也将是一个巨大的挑战。传统的智能系统因为数据的采集、处理和分析的分离处理有着构建成本高,能耗高,能耗效率低,延迟高等问题^[1]。为了解决这些问题,我们需要将部分的人工智能计算放到轻量级的物联网设备上^[2]。

当前主流的处理器架构是冯诺依曼架构。冯诺依曼架构有着分离的计算单元和存储器,在处理数据时需要先从存储器中读取数据送入计算单元,在计算单元中完成计算后再写回到存储器。在设计之初,由于存储器的存取速度和计算单元的处理速度相当,这一架构有着较高的处理效率。随着工艺的进步,晶体管的尺寸在不断减小,计算单元的计算速度也因此得到了极大的提升,而存储器的存取速度却不能因此得到足够提升。二者的处理速度的差距逐渐拉开,导致了存储器的存取速度成为了处理器性能提升的一大瓶颈,形成了“内存墙”问题。这一问题在人工智能这一计算密集型及访存密集型应用中显得尤为突出。同时,大量内存数据存取产生的功耗也成为其应用在人工智能的一大阻碍。比如 **AlphaGo**^[3]需要 1202 个中央处理器 (Central Processing Unit, CPU), 176 个图形处理器 (Graphics Processing Unit, GPU) 共同运作,产生超过几百千瓦的功耗才能实现和消耗 20 瓦的人脑的实时对局。随着摩尔定律即将失效,处理器性能难以再通过半导体工艺的升级来得到足够的提升。因此需要新的硬件架构和软件算法来实现在有限计算能力和存储资源下的数据处理。

存内计算通过赋予存储器计算功能,从而无需进行内存读取操作,解决了神经网络计算时冯诺依曼的“内存墙”限制带来的高存取数据功耗,高处理延时问题,是一种非常适合用于进行低功耗神经网络处理芯片设计的异构计算方式。同时,

为了解决摩尔定律逐渐失效的问题,人们开始研究一些高集成度和低功耗的新型的非易失性存储器。如自选矩磁存储器(Spin-Transfer Torque Magnetic Random Access Memory, STT-MRAM)^[4], 忆阻器^[5], RRAM^{[6][7][8]}, 相变存储器(Phase Change Memory, PCM)^{[9][10]}等。这些高集成密度,低存取功耗的存储器的出现也为实现大规模并行的存内计算提供了更好的选择。

当前基于非易失性存储器的存内计算核大多数通过模拟电路实现,根据数字输入计算后得到模拟结果最后再转为数字结果。这一计算过程中涉及到的高精度 DAC 和 ADC 会产生大量功耗(超过整体功耗的 70%),占据较大面积。如何在保持高精度的计算结果的基础上获得较低的功耗成为了当前存内计算领域的一大难题。因此,本文把如何实现低功耗、高精度的存内计算核设计作为主要的研究课题,并选取具有高关断/导通阻值比的 RRAM 作为存储单元,以便于提高二值存储时的区分度,得到较高的计算精度及可靠性。

1.2 课题研究现状

20 世纪 70 年代,学者们为了解决超级计算机中单指令多数据流的数据依赖问题,提出了存内计算的概念,即在存储器中执行部分计算来减少数据依赖带来的问题^[11]。但是由于当时的计算单元难以与存储单元紧密结合且计算的数据量比较小,存内计算并没有被深入研究。而随着大数据时代的来临以及硬件技术的提升,存内计算由于可以解决大数据处理的读写开销,再次成为业界和研究领域的一大热点。ISSCC 在 2018 年也为此专门增加了一个名为 Computing in Memory for Machine Learning 的分会来聚焦对存内计算的研究。为了后续更好地介绍本论文提出的低功耗存内计算核,本小节将对神经网络的存内计算实现进行介绍并对现有的基于 RRAM 的存内计算设计进行分析。

1.2.1 神经网络的存内计算实现

神经网络是存内计算的重要应用领域之一,其基础在于大量的简单处理单元——神经元。神经元的模型有三个基本的要素:一组连接,求和单元以及非线性激活函数,如图 1.1 所示。神经元用权重的形式表示连接强度,在求和单

元中将各个连接的输入信号按连接强度进行加权求和并将结果送入激活函数进行非线性映射从而得到输出。神经元的计算公式可以表述为：

$$y = \varphi(\sum_{i=1}^p x_i w_i) \quad (1.1)$$




图 1.1 神经元的数学模型

大量相同功能的神经元以层的拓扑结构前后连结在一起就构成了神经网络。神经网络的网络层通常分为输入层，隐藏层和输出层。图 1.2 所示为神经网络的简单示意图。从图中可以看出，神经网络前向计算包含大量神经元的乘累加运算。




图 1.2 神经网络模型示意图

实际的神经网络模型中有将近 95% 的运算都是乘累加运算，网络的规模越大，乘累加的运算量也就越大。这种大量重复的乘累加运算在冯诺依曼结构的

处理器中实现时，由于运算单元的数量有限，往往需要多次地从存储器中存取数据进行处理。这限制了处理速度，降低了计算能效。

为此需要使用新的架构来高效地完成重复的乘累加运算。目前针对数据密集型应用的计算架构大致可以分为近数据计算和存内计算两类。近数据计算通过将计算单元放置在存储单元周边，并使用高速的连接来缓解传统冯诺依曼架构在总线数据带宽上的需求。由于近数据计算依然需要进行数据读取再处理，其并不能完全解决存储器与处理器分离带来的数据搬移问题。而与近数据计算不同，存内计算因为可以利用电阻和电流电压的物理关系在存储器内完成运算，无需再进行数据的移动，在进行神经网络的向量矩阵乘法时能够做到更加高效。

1.2.2 现有的存内计算设计

对于现有的存内计算核，可以根据所用的存储器将其分为基于成熟的静态随机存取存储器（Static Random-Access Memory, SRAM）或动态随机存取存储器（Dynamic Random Access Memory, DRAM）的设计和基于新型非易失性存储器的设计。关于 SRAM 的存内计算探索，IBM 在 2014 年就已经发布了 TrueNorth^[12] 这一类脑计算芯片，它通过 SRAM 交叉阵列实现了存储器计算的功能。关于 DRAM 的存内计算架构，三星与谢源教授团队合作，在 2017 年提出了 DRISA 架构^[13]，用 DRAM 器件实现了卷积神经网络的计算功能。尽管 SRAM 和 DRAM 的技术已经较为成熟，但将其作为存内计算的存储器件仍存在一些问题。首先 SRAM 和 DRAM 的单元结构需要由多个晶体管构成，如 6T, 8T，再加上较为复杂的外围计算电路，导致存内计算核的整体面积较大。其次 SRAM 和 DRAM 的静态泄漏功耗较高，导致计算能效偏低。

而一些新型的非易失性存储器由于其具有集成密度高，读写速度快，低功耗等优势，在近十几年逐渐得到发展。这使得研究者们开始研究如何利用新型的非易失性存储器设计出高集成度高能效比的存内计算核。本节主要总结基于 RRAM 的存内计算核设计，介绍具有代表性的研究。

1.2.2.1 倒相放大器实现的存内计算核

关于倒相放大器的原理示意图如图 1.3 所示，其中权重被存储在有多级电导

的 RRAM 单元中。输入通过 DAC 后转为模拟电平向量 V_{in} ，利用欧姆定律与位线上的 RRAM 存储单元构成的电导向量相乘，再将位线上每个单元的电流相累加得到输出的电流 $V_{in}G$ 。最后通过倒相放大器的反馈电阻 R_f 将输出电流转换为输出电压 $V_{in}GR_f$ 。

惠普实验室在 2016 年提出的点乘器是这一思路下的典型设计^[14]。该方案首先设计了一种转换算法，将任意矩阵值以阻值的形式映射到交叉存储阵列的记忆电阻中，并用闭环脉冲来调节精确的器件阻值精度。在仅用 4 比特的 ADC/DAC 转换接口的条件下，该设计在手写数字数据库(Mixed National Institute of Standards and Technology database, MNIST)上实现了无精度损失的识别正确率(99%)，但是计算速度却是当时特殊应用集成电路 (Application Specific Integrated Circuit, ASIC) 芯片的 1000 到 10000 倍。




图 1.3 倒相放大器实现的存内计算核的原理示意图

该类电路设计结构简单，相应的多比特乘累加运算可以通过模拟计算一步完成，但在实际应用中存在许多问题。首先，对于作为输入的 DAC 模块，当输入的位数较多时(如 16bit)，其设计所需的面积和功耗都会非常大。其次，由于每一位线都需要一个 DAC 输入接口，每一位线都需要一个 ADC 输出接口，导致芯片的

总面积和功耗大大增加。最后，因为 RRAM 器件的阻值有着难以控制的波动特性，所以用一个 RRAM 器件存储多 bit 的权重时，其映射误差较大，计算精度不高。

1.2.2.2 脉冲调制实现的存内计算核

脉冲调制实现的存内计算核特点为不使用电平高低表示计算结果而是直接将积分电流加权求和并通过脉冲调制得到输出。Cheng-Xin Xue 团队基于这一设计特点发表了文献[15]。其中提出了用无加权的串行输入乘积结构来优化芯片面积，计算速度和功耗，用降尺度加权电流转换器和正负值电流减法器来减少读路径的电流数量，并用小偏移的读取电路来获取更紧凑的面积。同时其通过设计一个电流敏感的位线钳位电路减小了位线电压的波动范围，并用一个三容限小偏移电流模式灵敏放大器实现了模拟电流到数字输出的转换。在 2020 年该团队又改进了该脉冲调制存内计算核并发表了文献[16]。该方案通过位线输入输出钳位方式减少多比特输入时的时延，提高输入并行性，降低位线电流和面积消耗，同时通过基 2 的补码的编码方式映射权值和转换输入，进一步降低面积消耗和位线电流积分电流，并设计了双位小偏移电流模式敏感放大器来减小参考电流和时延。

文献[15]的设计原理图如图 1.4 所示。权重被分为正负两个阵列进行存储，且每个位线的 RRAM 单元只存储 1bit 的信息。2bit 输入在两个周期里串行输入到存储阵列中进行计算。不同 bit 间的关系通过加权的镜像电流实现，输出为各位线模拟积分电流之和，最后再通过脉冲调制实现模拟电流转数字输出。




图 1.4 脉冲调制存内计算核 SINWP 设计原理图^[15]

该类方案的优点是只利用 RRAM 的高阻态和低阻态两种状态，相对于多级电阻的方案权重的映射更易控制精度更高。但如果使用同一比例的积分电流，随着阵列保存的量化位数的增加，其功耗也可能会成指数地增长。

1.2.2.3 无源采样保持电路实现的存内计算核

该方案将权重值拆分存储在多个位线上，并通过多个无源采样保持电路来保存每个位线上的部分乘法的结果，再用数字的方式将部分结果进行移位相加从而实现高量化位数的存内计算。文献[17]提出的 ISAAC 就是基于这一设计思路实现的。图 1.5 为 ISAAC 的电路结构图，其中每个 RRAM 被设置为多级存储模式。相对于用 DAC 将多比特的输入转换为一个对应的模拟电平，该方案每次输入 1bit 进行计算，计算结果先被保存在无源采样保持(shift & hold, S&H)电路中，在 ADC 转换为数字结果后以移位加的方法来实现加权求和。通过这一类似于数字电路中移位加操作的设计，ISAAC 解决了多位输入时 DAC 电路功耗难以降低的问题，相较于 DaDianNao 结构，其在吞吐量，能效以及计算密度方面分别提升了 14.8, 5.5 和 7.5 倍。

该类存内计算核虽然能通过串行输入解决 DAC 的功耗和面积问题，但由于 RRAM 采用了多级的存储方式，实际映射精度不高。同时，因为需要使用多个 ADC 将各个 S&H 中保存的部分积结果转为数字结果，其在面积和功耗上的消耗并不低。




图 1.5 ISAAC 电路结构图^[17]

1.2.2.4 基于二值网络的存内计算核

一方面,高量化位数的 RRAM 存内计算核会受到 RRAM 器件自身精度^[18]以及多级写阻值波动和可靠性问题的限制^[19];另一方面,高量化比特数的模拟计算电路会导致模拟数字的转换接口的大量使用。这些使得基于 RRAM 的存内计算核在现有的高精度数据及权重的卷积神经网络中的应用变得困难。近几年,一些机器学习领域的研究者开始研究低量化位数的神经网络并取得了进展。而一些二值卷积神经网络(Binary Convolution Neural Network, BCNN)已经能在 MNIST, ImageNet 等数据集上取得令人满意的识别率^{[20][21]}。这也给基于 RRAM 的存内计算核提供了一个避开高量化位数限制的方案。将 BCNN 映射到存内计算核中意味着可以使用低比特级的 RRAM 器件和 ADC/DAC 接口,从而可以获得更快的读写操作速度和更高的能量效率。文献[22]提出了一个基于 RRAM 的 BCNN 加速器,并对 BCNN 在存内计算上的矩阵分割和流水线实现进行了讨论。该方案在考虑器件非一致性的条件下,在 LeNet (MNIST 数据集)上取得了比多比特神经网络更小的精度损失。

尽管该类存内计算核有着映射精度高,功耗低的优点,但其量化位数只有 1 位,在实现一些大型的神经网络时会因为信息损失过多而导致准确率明显下降。此外,当一层神经网络需要多个存内计算核分别计算时,其仍需要高精度的 ADC 来转换部分结果以保证相加后能得到正确的二值化输出。

1.2.2.5 基于电荷重分配实现的存内计算核

该类型的方案特点是通过电容电荷重分配的方式实现输入的加权计算。文献[23]提出了用 8 个二值存储的 RRAM 器件来表示一个 8 比特权重的方案(Multiple Binary RRAM with Active Integrator, MBRAI),其电路结构如图 1.6 所示。电路的特点为 8 个位线单独积分后,计算结果分别保存在 8 个位线的积分电容中,通过设置 8 个等比的位线电容,可以在位线间电容电荷重分配时实现不同位线的结果的加权求和。同时,该方案将输入从低到高逐位送入计算核中,每次计算完 1bit 的输入后通过 8 个位线电容与 ADC 采样电容的电荷重分配实现 8 次输入的部分

积结果的加权求和。

与使用 DAC 转换或者数字加权求和的方式相比,这种无源的加权求和方式功耗更低。另外,只使用 RRAM 的两种状态也使得 RRAM 阻值的不确定性被减小,从而提高了存内计算核的计算精度以及可靠性。但是用于位线读取电压稳压电路的运算放大器消耗了存内计算核的大量功耗(超过 95%),导致其计算能效并不高。




图 1.6 MBRAI 电路结构示意图

1.3 课题设计思路

1.3.1 研究问题

根据对现有的基于 RRAM 的存内计算核的分析,当前存内计算核在功耗和精度方面仍未能达到令人满意的表现。具体问题如下:

- (1) 由于 RRAM 器件自身的非理想特性导致其阻值难以精确的控制,而阻值的不确定性在模拟计算会引入较大的误差,使得存内计算核的计算精度难以提升。
- (2) 大量的 ADC, DAC 的使用以及实现计算所需的外围电路使得存内计算核

在功耗以及面积上难以优化。

- (3) 硬件电路的设计只能实现简单的权重映射方式而未考虑 RRAM 器件实际特性，这导致映射精度损失较大。

如何通过设计合适的电路结构降低数模接口及外围计算电路的功耗同时设计合适的权重映射算法缓解 RRAM 器件的非理性特性对计算精度的影响是本论文所要研究的问题。

1.3.2 研究内容

为了得到拥有更低功耗的存内计算核并保证其足够的计算精度，本论文在硬件软件上都进行了优化设计：

(1)RRAM 模型方面，本论文对 RRAM 模型进行了一维简化建模，利用实验结果拟合模型参数来模拟接近实际的 RRAM 器件特性。

(2)存内计算核设计方面，在权重存储时，本论文拟采用 n 个二值化存储的 RRAM 器件来表示一个 n 比特权重，从而通过 RRAM 较高的 0/1 状态阻值比率保证权重映射的精度。同时本论文使用逐比特串行输入以及电荷重分配的计算方式来实现后置的加权从而可以避免 DAC 的使用。最后，本论文通过设计使用无源的负反馈稳压电路在保证稳定的位线积分电流的同时获得远比有源稳压方案低的计算功耗，从而使得计算能效能有较大提升。无源负反馈稳压电路的设计具体如下：

(a)考虑到无源积分时电容电压的变化对常用的 1T1R 存储单元的读取电压有较大影响，故交换 1T1R 的 RRAM 和场效应 (Metal-Oxide-Semiconductor, MOS) 管得到新的存储单元结构(1R1T)，从而使 RRAM 单元的读取电压主要由 MOS 管的栅极电压和阈值电压控制，隔离了电容电压的影响。

(b)为了减少电容电压变化时 1R1T 的积分电流(饱和电流)受到的沟道长度调制效应的影响，本论文在 1R1T 单元和积分电容之间增加了位线电容电压隔离晶体管。

(c)位线负载是由字线的数量以及实际映射的权重值共同决定，而电路中的 1R1T 单元的读取电压会受到负载变动影响。为了保证 1R1T 的读取电压的稳定，本论文提出了一个基于电流镜的负反馈电路对其进行稳压。

(3)权重量化映射方面,考虑到 RRAM 器件非一致性对存储单元的积分电流有一定影响,本轮文通过设计和硬件相配合的软件算法(伪二进制量化及位线权重映射算法),在用硬件读取 RRAM 阵列的阻值后,通过交换位线权重的方法利用 RRAM 阻值的不确定性降低量化误差。

1.4 章节安排

本论文的具体章节安排如图 1.7 所示。




图 1.7 研究内容与章节安排

第一章为绪论,对存内计算的研究背景进行了介绍,并分析了低功耗存内计算的研究意义。之后简单介绍了神经网络的存内计算实现原理,并对现有的基于 RRAM 实现的存内计算核设计进行了分析,给出了本文的研究内容及章节安排。

第二章首先介绍了 RRAM 模型的基本结构及器件特性。之后描述了基于 Verilog-A 语言对 RRAM 的 I-V 特性进行建模的过程，给出了拟合得到的模型参数，并对其 I-V 特性进行了仿真分析。

第三章介绍了所设计的存内计算核，包括存储阵列，存储单元的设计，积分乘法器，ADC 的设计，并展示了关于该存内计算核的仿真实验结果。

第四章分析了 RRAM 阻值非一致性带来的映射误差问题，设计了伪二进制量化和位线权重映射算法来提高权重映射精度，并通过软件仿真对该算法进行了效果验证。

第五章为对本论文工作的总结以及对未来存内计算发展的展望。

第2章 RRAM 建模及仿真

2.1 引言

因为所设计的存内计算核是基于电荷重分配实现的,每个存储单元仅需要 0, 1 两种状态,所以本论文选择有较高的高阻态/低阻态阻值比率的 RRAM 作为基本存储单元来达到更好的计算精度。本论文所参考的 RRAM 模型为斯坦福大学 Philip Wong 教授的团队提出的一维简化导电丝模型。该研究小组在对导电丝的置位复位过程进行了大量模拟实验后从中得到了充足的实验数据来确定 RRAM 模型参数,建立了 Verilog-A 实现的模型,并发表了相应论文^[27]。在本章中,将对 RRAM 器件的基础原理,所采用的 RRAM 模型的物理模型,Verilog-A 建模过程及参数调整方法进行详细介绍。

2.2 RRAM 器件简介

在过去的 10 年里,RRAM 技术有了显著的进步,成为了下一代非易失性存储器的有力竞争者^{[24][25]}。总的来说,RRAM 可以分为两类。第一种为由氧空缺形成可导电丝的氧化物类 RRAM,另一种为金属原子形成可导电丝的导电桥 RAM(conductive-bridge RAM, CBRAM),本论文主要介绍氧化物类 RRAM。图 2.1(a)为 RRAM 典型的金属-绝缘体-金属结构:一个薄的氧化层被两个金属电极夹在中间。RRAM 从高阻态转为低阻态的过程被称为置位过程。相反的,从低阻态转为高阻态则被称为重置过程。RRAM 的转换模式可以大致分为单极和双极两种。图 2.1(b)和(c)显示了两种转换模式的 I-V 曲线示意图。单极转换是指转换方向由所提供的电压幅值决定而与其极性无关。因此,置位/重置的设置电压可以是同极性的。如果单极转换在正负两种极性的电平下都可以完成,那么其也是非极性转换模式。双极性转换是指转换方向由所提供的电平的极性决定,即置位过程只能在一个极性实现而重置过程只能在相反的极性实现。当从存储单元里读取数据时,只需在存储器上加一个不会影响存储状态的小读取电压来检测存储单元的状态为高阻态或者低阻态。




图 2.1(a)RRAM 的金属-绝缘体-金属结构(b)单极阻值转换模式(c)双极阻值转换模式^[25]

除了高低阻态的二值模式，RRAM 也可以当做一个多级阻值单元使用。有两种调整 RRAM 阻值状态的方式，分别是控制置位电流和控制重置电压，如图 2.2 所示。低阻态的阻值的控制可能是通过置位电流调整导电丝的直径或者导电丝的数量来实现。而高阻态的电阻的控制则可能是重置电压控制了导电丝断裂的间隙。这些多级阻态相当稳定，在 85°C 的条件下可以保持 10 年之久。




图 2.2(a)多级高阻态通过控制重置电压(b)多级低阻态通过控制置位电流(c)多级电阻状态在 85°C 条件下可以保持 10 年之久。^[25]

尽管 RRAM 的多级阻值可以增加存储密度，但 RRAM 器件存在的非理想特性影响了其在实际应用中的性能，其中器件可变性是阻碍其大规模应用的主要障碍。高阻态和低阻态时的置位/重置电压的波动会导致明显的器件参数波动。波动误差包括空间域(不同器件)的误差和时间域(不同周期)的误差。其中空间域的误差可以通过更严格的工艺控制来缓解。而时间域的误差则是由氧空缺产生

和迁移过程中的随机特性造成的，是 RRAM 转换时的固有性质，难以消除。这些波动导致 RRAM 阻值有着难以精确控制的随机性，而这样的随机性对于需要进行精确计算的存内计算核而言，会产生巨大影响，从而导致基于 RRAM 的高量化位数存内计算核设计难度增加。

2.3 RRAM 物理模型

本论文所用的模型以完成介质微击穿初始化之后的双极性转换过程为研究对象。为了能够用简单的方法找出 RRAM 模型的 I-V 曲线特性，对该物理模型进行了一维简化(如图 2.3 所示)。在置位过程中，氧离子由于高电压场的作用漂移到阳极界面，从而在氧化物中留下了导电的氧空位路径，将器件置位为了低阻态。而重置时的相反的电场则把氧离子赶回了原来的位置，和氧空位重新结合，最终使器件回到高阻态。




图 2.3 RRAM 在(a)置位和(b)重置时的转换过程中导电丝的形状变化。(c)和(d)分别为简化的导电丝模型在低阻态和高阻态时的隧道间隙距离。

一维简化的 RRAM 模型就是将氧离子运动和氧空位生成/结合的过程简化为了单个主要导电丝的生长和断裂的过程。简化模型将导电丝的一端与另一端电极的距离(间隙距离， g)当做决定 RRAM 阻值状态的控制变量。确定 RRAM 模型状态的具体公式为：

$$d\langle g \rangle / dt = -v_0 \times \exp\left(-\frac{E_A}{kT}\right) \times \sinh\left(\gamma \times \frac{a_0}{t_{OX}} \times \frac{qV}{kT}\right) \quad (2.1)$$

$$g|_{t+\Delta t} = \int \left(d\langle g \rangle / dt + \delta_g \times \chi(t) \right) dt \quad (2.2)$$

$$\delta_g(T) = \frac{\delta_g^0}{\left\{ 1 + e^{\frac{(T_{CRIT}-T)}{T_{SMTH}}} \right\}} \quad (2.3)$$

其中 $\langle g \rangle$ 为前文所述的间隙距离的平均值, δ_g 为动态随机误差, v_0 为基于逃逸频率的速度, E_A 为氧空位生成的有效激活能量, t_{OX} 为氧化物材料的厚度, a_0 为跳变出现的间隙距离, δ_g^0 为用于拟合波动的方差参数, V 为 RRAM 器件上所加的电压, T_{CRIT} 为出现明显间隙随机波动时的温度阈值, T_{SMTH} 为平滑参数, $\chi(t)$ 为在每一个时间点上随机生成的零均值的高斯噪声序列。RRAM 的阻值的随机分布特性由一个高斯函数来拟合。 γ 为反映材料极化率的局部场增强因子:

$$\gamma = \gamma_0 - \beta \cdot g^\alpha \quad (2.4)$$

γ_0 , β 和 α 都是拟合参数, 其中 β , α 反映了重置过程的平缓特征。

因为导电丝的平均增长率和波动幅度都与温度有关, 所以需要将局部温度的变化加以考虑。该温度有如下关系式:

$$T = T_0 + V \times I \times R_{TH} \quad (2.5)$$

其中, I 是通过存储器的电流, R_{TH} 为等效的电阻。为了避免多个微分等式的引入导致 Verilog-A 建模时无法收敛的问题, 该温度公式已经被做了简化。

在实际的 RRAM 器件中, 多个导电原理可能同时存在于阻值的转换过程, 其中包括直接隧穿, 普尔-弗兰克隧穿, 富勒-努尔海姆隧穿和缺陷辅助隧穿。多数的隧穿机制在电场强度和隧穿间隙距离上有着相似的指数关系, 因此电流可以被一般化定义为:

$$I = I_0 \times \exp\left(-\frac{g}{g_0}\right) \times \sinh\left(\frac{V}{V_0}\right) \quad (2.6)$$

其中前因子 I_0 , 间隙系数 g_0 和电压系数 V_0 为从实验结果中拟合提取得到的参数值。

2.4 Verilog-A 模型建模

RRAM 的 Verilog-A 模型的实现流程图如图 2.4(a)所示。该模型可以较好地

集成到标准高精度电路仿真器 SPICE 中，其程序编译流程如图 2.4(b)所示，其中所建模的 RRAM 器件被定义为两端阻值元件。相应的用瞬态仿真扫描阻值变化的网表例子如图 2.4(c)所示。




图 2.4(a)RRAM 编程实现流程图。(b)RRAM 模型程序编译流程图(c)阻值转换瞬态仿真的例子。

用于 Verilog-A 建模的模型参数可以被分成四类。第一类参数是描述器件结构，材料特性，测试环境的参数，包括有效激活能 E_A ，跳变点间隙 a_0 ，氧化物厚度 t_{ox} ，环境温度 T_0 ，等效热电阻 R_{TH} 。剩下的三类都是描述导电丝变化的参

数: I_0 , g_0 , V_0 , v_0 , α , β , γ_0 为描述转换行为的中位数, δ_g^0 , T_{CRIT} , T_{SMTH} 为描述转换过程中的固有波动的参数。一个一般化的模型参数调整过程如图 2.5 所示:

- (1) 调整 V_0 来确定高阻态斜率的非线性度, I_0 和 g_0 也同时进行调整来匹配基本(2)的低阻态和高阻态的电流的量级。
- (3) 通过调整 α 和 β 来改变重置曲线的曲率和斜率。
- (4) 通过调整 γ_0 改变置位电压。
- (5) 通过调整 v_0 来改变重置状态的拐点。
- (6) 可以微调 I_0 和 g_0 来进一步改动 I-V 曲线。

对(2)-(5)过程进行迭代可以使置位和重置过程的参数集收敛到同一个参数集。如果经过几十次的迭代之后, 置位和重置的参数集没有收敛, 可能是因为置位和重置的物理转换过程也可能是因为初始选值导致的拟合达到了局部极小值。为了解决这一问题, 可以采用不同的 γ_0 , β 来进行尝试。




图 2.5 模型参数调整流程图

确定上述参数后, 就可以通过校正模型来获得用于描述周期间变化的模型参数从而测量阻值的分布特性。

2.5 RRAM 模型参数拟合

在进行参数调整时,需要将 RRAM 模型的 I-V 曲线与实验测试得到的曲线进行拟合。实验仿真过程为对 RRAM 施加瞬态的扫描电压,使其阻值特性随之变化,从而得到 I-V 曲线,所加的电压如图 2.6 所示。




图 2.6 RRAM 模型仿真所加瞬态扫描电压

本论文参考文献[28]中 RRAM 模型的实验曲线进行拟合后得到的曲线如图 2.7 所示。调整得到的 RRAM 模型参数如表 2.1 调整得到的 RRAM 模型参数所示。




图 2.7 RRAM 模型拟合曲线

表 2.1 调整得到的 RRAM 模型参数

g_0	V_0	I_0	E_A	a_0	t_{ox}	γ_0	α	β
$1.9E-9m$	$0.28V$	$1E-4A$	$0.6eV$	$2.5E-10m$	$1.2E-8$	16	3	0.8

RRAM 模型以及 1R1T 存储单元(将在 3.3 节存储阵列设计中对其进行介绍)的 I-V 曲线如图 2.8 所示, 其中 1R1T 单元的栅压为 0.6V。从图中可以看到, 当漏电压高于 0.35V 时 1R1T 上的电流几乎保持稳定, 仅受到沟道调制效应的影响。RRAM 单元在 0.4V 漏电压时的高阻/低阻比率为 $8.76G\Omega/9M\Omega \approx 974$ 。然而因为源极负反馈的原因, 1R1T 单元的等效高阻/低阻比率会减小, 仿真结果显示其值为 $8.78G\Omega/14.3M\Omega \approx 614$ 。由于所设计的存储阵列为 256 行字线, 实际的高阻态和低阻态只要满足 $256R_H > R_L/2$, 即 $R_H/R_L > 256$ 就可以保证高阻态的积分电流可以忽略。所以 1R1T 存储单元的 R_H/R_L 依旧足够大到可以忽略高阻态的泄漏电流。




图 2.8 RRAM 模型和 1R1T 单元的 I-V 曲线图 (黑色为 RRAM 模型的 IV 曲线, 红色为低阻态的 1R1T 结构单元的 IV 曲线, 蓝色为高阻态的 1R1T 结构单元的 IV 曲线)。

2.6 本章小结

在本章中, 对 RRAM 器件的特性及所参考的一维简化 RRAM 模型进行了介绍, 分析了 RRAM 物理模型中各个参数的实际意义, 并给出了调试 RRAM 模型的具体流程。通过拟合测试得到了本论文所需的 RRAM 模型参数设置, 并对其进行了 I-V 特性的仿真分析。

第3章 存内计算核设计及仿真

3.1 引言

通过分析现有的存内计算核设计的不足，本论文提出了一个以电荷重分配方式实现的基于 RRAM 的低功耗存内计算核设计方案，在本章中将其进行详细介绍和仿真分析。

3.2 整体结构设计

本毕业论文设计采用电流积分和电荷重分配的方式实现乘累加的运算。通过存储单元结构的改进以及无源的负反馈稳压电路的设计来获得更低的计算功耗，并保证电路积分的线性度。

存内计算核的整体方案设计如图 3.1 所示，输入加载模块将保存的 8bit 数据串行输入到乘累加积分模块，经过该模块计算得到乘累加结果，最后通过 ADC 模块将模拟电平转换成数字输出。




图 3.1 整体结构设计图

关于乘累加积分模块的结构设计如图 3.2 所示，其中每一个 RRAM 单独存储一位权重，输入从字线逐比特送入。其计算原理设计如下：假设 n bit 位宽的输入序列为 $X_1, X_2, \dots, X_l$ 而权重为 $W_1, W_2, \dots, W_l$ ，乘累加运算可以表述为如下公式：

$$Y = \sum_{i=1}^l X_i W_i = \sum_{i=1}^l \sum_{j=0}^{n-1} 2^j \sum_{k=0}^{n-1} 2^k x_{i,j} w_{i,k} \quad (3.1)$$

其中 $x_{i,n-1}x_{i,n-2}\dots x_{i,0}$ 和 $w_{i,n-1}w_{i,n-2}\dots w_{i,0}$ 分别为 X_i 和 W_i ($x_{i,j}, w_{i,k} \in (0, 1)$) 的二进制形式。本论文使用 n 个积分电路来计算公式中的 $\sum_{i=1}^l x_{i,j} w_{i,k}$, 对应的结果被存储在电容阵列中。这 n 个结果随后通过电容间的电荷重分配得到 $\sum_{i=1}^l x_{i,j} W_i$ 。而 $\sum_{i=1}^l x_{i,j} W_i$ 同时也通过积分电路电容阵列和电容型逐次逼近寄存器型 ADC (Successive Approximation Register ADC, SAR ADC) 采样电容间的电荷重分配来得到 $\sum_{i=1}^l X_i W_i$ 。为实现并行的乘累加运算以减小电路面积和计算时间, 同一位线的积分过程通过共用积分电容完成, 且多个积分器同时工作将 n 比特输入从最低有效位(Least Significant Bit, LSB)到最高有效位(Most Significant Bit, MSB)逐比特地计算。在完成积分和重分配后, 模拟计算结果通过 ADC 转为数字输出。各个模块的设计将在后续小节中进行详细介绍。




图 3.2 乘累加积分模块

3.3 存储阵列设计

3.3.1 常见存储阵列结构及单元结构

交叉式存储阵列是用于存内计算的常用架构, 如图 3.3 所示。通过字线的输入在位线的存储单元(图中以黑点表示)上产生电流并累积到处理单元(图中以三角形表示)进行处理。




图 3.3 交叉式存储阵列

而作为核心的存储单元的设计结构大致有三种，如图 3.4 所示：(1)只有 RRAM 的 1R 存储单元；(2)带选择器的 1S1R 存储单元；(3)带晶体管的 1T1R 存储单元^{[29][30][31][33]}。




图 3.4(a)RRAM 存储单元阵列(b)带选择器的 1S1R 存储单元阵列(c)带晶体管的 1T1R 单元阵列

尽管基于 1R 与 1S1R 的存储阵列有着较高的存储单元密度，它们存在着一些阻碍其应用的严重缺陷。其中潜在通路的存在对实际积分电流造成的影响较大。如图 3.5 所示为 1R 和 1S1R 的潜在通路分析图，其中红色为被选择的存储单元，绿色为未选择的存储单元。可以看出，位线之间存在潜在通路的问题(蓝色路径)，该路径会增加位线的实际电流从而在计算引入了误差。而 1T1R 存储器因为 MOS 的开关特性，则没有了潜在通路的问题，更为适合用于以模拟方式实现的存内计算。




图 3.5 1R 和 1S1R 阵列的潜在通路问题

3.3.2 1R1T 存储结构设计

本论文在电荷重分配实现的存内计算架构的基础上放弃使用运算放大器稳压电路，通过无源积分的方式来极大地降低功耗。然而，如果仍采取 1T1R 的电路结构，其位线积分电流会受到下降的电容电压的影响，从而对积分的线性度产生较大影响。图 3.6 为无源的 1T1R 存储单元的积分时间与积分电流和电容电压的关系。从图中可以看出，积分电流随着电容电压的下降明显变化。




图 3.6 基于 1T1R 存储单元无源积分器的积分电流与电容电压曲线

为了减少电容电压下降对于电路积分线性度的影响，本论文提出了一个新的 1R1T 存储单元结构，如图 3.7 所示。通过将 RRAM 和 MOS 交换位置，从而隔离了电容电压下降对 RRAM 单元上的电压的直接影响。积分电流也改为由 MOS 的栅极电压及其阈值电压控制，提高了积分电流在积分过程中的稳定性(具体仿真

见 2.5 小节，图 2.8 1R1T 的 I-V 曲线)，从而提高了位线积分的线性度。




图 3.7 1R1T 存储单元结构

3.4 低功耗积分乘法器设计

3.4.1 乘累加模块设计

3.4.1.1 乘累加计算功能

如图 3.8 为乘累加模块的电路原理图。积分乘法器的计算过程包括积分阶段和电荷重分配阶段。积分阶段，S2 闭合，S1，S3 和 S4 开路。积分阶段完成后，S1 和 S2 开路，S3 和 S4 闭合进入电荷重分配阶段。




图 3.8 乘累加模块电路原理图

以 C_{n-1} 所在的积分乘法器为例，积分阶段后的电容电压为：

$$V_{c, n-1} = V_{c, n-1}^- - \frac{V_{D2} \sum_{i=0}^{l-1} D_i T}{C_f R_i} \quad (3.2)$$

其中 $V_{c, n-1}^-$ 为 C_{n-1} 的初始电压, D_i 为第 i 行字线的 1bit 输入, l 为字线的总数量, T 为积分时间, R_i 为第 i 行字线的 1R1T 单元的等效电阻, V_{D2} 为 1R1T 单元的漏电压。假设只有一个字线且初始电压被设置为 V_C^- , 那么在完成 1bit 输入的积分和电荷重分配后的积分电压 V_S 为:

$$\begin{aligned} V_S &= \frac{V_{c, n-1} C_{n-1} + V_{c, n-2} C_{n-2} + \dots + V_{c, 0} C_0 + V_C^- C_0}{C_{n-1} + C_{n-2} + \dots + 2C_0} \\ &= V_C^- - \frac{V_{D2} T}{C_f} \left(2^{-1} \sum_{i=0}^{l-1} \frac{D_{i, n-1}}{R_{i, n-1}} + 2^{-2} \sum_{i=0}^{l-1} \frac{D_{i, n-2}}{R_{i, n-2}} + \dots + 2^{-n} \sum_{i=0}^{l-1} \frac{D_{i, 0}}{R_{i, 0}} \right) \end{aligned} \quad (3.4)$$

SAR ADC 的采样电容 C_S 与乘法器的积分电容阵列并联并在电荷重分配阶段实现将积分阵列的部分积结果进行加权求和。设计 $C_S = C_f$, 则进行一次电荷重分配后新的电容电压 V_{out} 为:

$$V_{out} = 2^{-1}(V_S + V_{out}^-) \quad (3.5)$$

其中 V_{out}^- 表示 C_S 之前的电容电压。假设 C_S 的初始电压为 V_{init} , 则经过 n 次的电荷重分配后电压变化值为:

$$\begin{aligned} \Delta V_{out} &= V_{init} - \left(2^{-n} V_{init} + 2^{-n} V_{S, 0} + \dots + 2^{-1} V_{S, n-1} \right) \\ &= 2^{-n} \left[\left(V_{init} - V_{S, 0} \right) + \dots + 2^{n-1} \left(V_{init} - V_{S, n-1} \right) \right] \\ &= 2^{-n} \sum_{j=0}^{n-1} 2^j \Delta V_{S, j} \end{aligned} \quad (3.6)$$

其中 $V_{S, n-1}$ 是第 $n-1$ 次积分后 C_S 的积分电压, $\Delta V_{S, j}$ 为第 j 次积分 C_S 电压的变化值。只要将 $\Delta V_{S, j}$ 对应为 $\sum_{i=0}^l x_{i, j} W_i$ 的结果, 那么公式(3.6)就给出了 $\sum_{i=0}^l \sum_{j=0}^{n-1} 2^j x_{i, j} W_i$ 的结果。

3.4.1.2 阻值测量功能

对于阻值分布造成的量化误差, 所提出的量化及映射方案需要先对 1R1T 单元在低电阻态时的电阻值进行测量, 因此本小节将介绍所提出的存内计算核进行阻值测量的方法。读取过程同样包含积分阶段和电荷重分配阶段, 但是因为只有

一个 1R1T 单元处于开启状态，其积分电流极小，所以为了更好地利用 SAR ADC 的量程，开关的控制时序与乘累加运算的时序会有所不同。例如，当读取图 3.8 中的电阻 $R_{n-1, m-1}$ 时，与其在同一位线上的开关按时序进行控制而其他位线上的开关保持断开。在积分阶段，S1，S3 和 S4 断开，S2 闭合，同时第(m-1)字线的输入为 1 而其他字线的输入为 0。其积分结果是公式(3.2)在 $l=1$ ， $D=1$ 时的值。当 ADC 通过电荷重分配读取积分电压时，S2，S3 和 S4 闭合，S1 断开。ADC 读取的电压为：

$$V_{out} = \frac{V_{init} + V_S}{2} \quad (3.7)$$

其中 V_{init} 是 ADC 采样电容和积分电容的初始电压， V_S 为位线上的积分结果。积分的过程满足：

$$V_{init} - V_S = \frac{IT}{C_f} = \frac{V_{D2}T}{RC_f} \quad (3.8)$$

其中 I 为流过 1R1T 单元的积分电流， T 是积分过程的时长， R 为 1R1T 单元中 RRAM 的电阻值， V_{D2} 为 1R1T 的漏极电压即位线的读取电压。因此，由公式(3.7)与(3.8)可得 1R1T 单元的等效电阻为：

$$R = \frac{V_{D2}T}{2C_f(V_{init} - V_{out})} \quad (3.9)$$

3.4.2 被动稳压电路设计

因为不同的字线数量以及不同的权重映射会影响位线上 1R1T 单元的读取电压值，从而影响到积分结果，所以需要设计低功耗的被动稳压电路来尽量减小 1R1T 单元的读取电压变化。本论文所设计的被动稳压电路如图 3.9 所示。首先，因为电容电压在积分过程中下降会导致 1R1T 的读取电压变化，从而导致积分电流受到 MOS 管沟道调制效应的影响，所以本论文设计电容电压隔离晶体管 T_0 来隔离电容电压从而提高电路积分线性度。其次，因为不同的权重映射以及不同的字线数量会导致 T_0 管下的负载不同从而对 1R1T 的读取电压产生影响，所以为了对读取电压进行稳压，本论文设计了电流镜实现的负反馈电路。




图 3.9 被动稳压电路原理图

根据 1R1T 的结构，我们可以得到如下公式：

$$\left\{ \begin{array}{l} I = \frac{1}{2} K_2 (V_{G2} - V_R - V_{th2})^2 \\ I = \frac{V_R}{R} \end{array} \right. \quad (3.10), \quad (3.11)$$

其中 K_2 为 T_2 管的器件参数， V_{th2} 为其阈值电压， R 为RRAM器件的电阻值， V_R 为电阻的读取电压， I 为通过1R1T单元的积分电流。根据公式(3.10)，(3.11)我们可以得到：

$$V_R = V_{G2} - V_{th2} - \frac{\sqrt{2K_2R(V_{G2}-V_{th2})+1}-1}{K_2R} \quad (3.12)$$

T₂ 的漏电压应满足以下公式:

$$I_b = \frac{1}{2}K_0(V_{G0} - V_{D2} - V_{th0})^2 \quad (3.13)$$

其中 I_b 为位线的总积分电流, K_0 为 T_0 的器件参数。本论文所提出的调节电路通过使用负反馈的方式稳定 1R1T 单元的 V_{D2} 电压。 T_1 工作在饱和区, 其满足如下公式:

$$I_{ref} = \frac{1}{2}K_1(V_{D2} - V_{th1})^2 \quad (3.14)$$

其中 K_1 为 T_1 的器件参数, V_{th1} 为 T_1 的阈值电压, 根据公式(3.13), (3.14), 我们可以得到:

$$V_{G0} = V_{th1} + \sqrt{\frac{2I_{ref}}{K_1}} + V_{th0} + \sqrt{\frac{2I_b}{K_0}} \quad (3.15)$$

$$V_{D2} = V_{th1} + \sqrt{\frac{2I_{ref}}{K_1}} \quad (3.16)$$

因为 I_{ref} 是一个常数，所以 1R1T 单元的漏电压 V_{D2} 被负反馈电路稳定在了一个较小的变化范围里。

3.5 ADC 设计

3.5.1 SAR ADC 介绍

由于本论文设计的存内计算核的计算速度在 1MHz 以上，且对功耗的要求较为严格，计算精度为 8 比特。因此本论文选用中低速、低功耗、中高精度的 SAR ADC 作为模拟转数字的接口。

SAR ADC 的分辨率通常是 8 到 16bits，且有着较低的功耗，比较适合用于低功耗的设计。其最基本的架构如图 3.10 所示，SAR ADC 包含采样保持模块，比较器，DAC 模块。模拟输入电压(V_{IN})被保持在采样保持模块中，DAC 产生不同量级的电平通过比较器与采样电平进行比较。为了应用二值搜索算法，N 比特的寄存器先被设置到中值(即最高位 MSB 置 1 其余为 0)。这使得 DAC 输出(V_{DAC})被设置为 $V_{REF}/2$ ，其中 V_{REF} 为提供给 ADC 的参考电压。然后比较器比较 V_{IN} 和 V_{DAC} 的大小。如果 V_{IN} 大于 V_{DAC} ，则比较器的输出为逻辑高电平，DAC 的最高位保持在 1。反之，如果 V_{IN} 小于 V_{DAC} ，则比较器输出逻辑低电平，DAC 的最高位清为 0。然后 SAR 控制逻辑继续将下一位置 1 进而重复上述比较操作。这一过程一直执行到最后一位完成后，得到转换结果。




图 3.10 SAR ADC 基本架构

图 3.11 展示了一个 4bit 转换的例子，Y 轴表示 DAC 的输出电平。在该例子中，第一次比较时 $V_{IN} < V_{DAC}$ ，因此将最高位置 0。DAC 继续设置为 0100 进行第二次比较，此时 $V_{IN} > V_{DAC}$ ，第二个比特保持为 1。进行第三位第四位的比较后，最终得到了输出 0101。因为一个 N-bit 的 SAR ADC，需要 N 个比较周期进行转换，所以其下一次采样转换必须在这一次完成之后才能进行，这使得 SAR ADC 虽然是功耗和面积高效的设计，但是做不到高速度和高分辨率同时实现。




图 3.11 4 bit SAR ADC 转换过程

DAC 是 SARADC 中的关键模块之一。DAC 的结构大致有奈奎斯特 DAC 和过采样 DAC 两类。而奈奎斯特 DAC 中可以分为电流标定型、电压标定型、电荷

标定型、权电阻型、电流舵型、R-2R 称重型^[32]。因为所设计的存内计算电路通过外置电容和积分电容阵列完成电荷重分配从而实现后置的 DAC 操作，而电荷标定型 DAC 结构不仅可以作为 ADC 的采样保持电路，同时也可以作为存内计算核需要的外置保持电容，所以本论文最终选用了电荷标定型 DAC 结构。

电荷标定型的 DAC 结构如图 3.12 所示。它将电容阵列的总电荷按照电容比例划分了 2^N 份，从高位到低位依次为 2^{N-1} , 2^{N-2} , ..., 2^0 , 2^0 份。在一开始，将所有的电容的两端接地，之后从高位到低位每次比较时将当前位的电容开关接到 V_{REF} 。




图 3.12 电荷标定型 DAC

根据电荷守恒定律，其最终的输出电压为：

$$V_{OUT} = [b_{N-1}2^{-1} + b_{N-2}2^{-2} + b_{N-3}2^{-3} + \cdots + b_02^{-N}]V_{REF} \quad (3.17)$$

3.5.2 SAR ADC 整体架构设计

直接使用高精度的比较器来实现 8bit 的模数转换虽然能达到分辨率的要求，但是其会使得整个 ADC 的功耗相对较高。为了在保证分辨率的同时进一步降低功耗，本论文所设计的 SAR ADC 电路参考了文献[34]，其整体架构如图 3.13 所示。因为高比特位比较对比较器精度的要求不高，可以采用精度稍差的比较器来减少功耗，所以不同于使用单个比较器和 DAC 阵列的 SAR ADC，所设计的 ADC 使用了两级比较器。在采样结束后，ADC 首先用功耗较低精度较差的比较器和

4bit DAC 阵列完成高 4bit 的转换。等到高 4bit 的计算完成之后，将结果直接复制到 8bit DAC 的前 4bit 中，从而避免了高 4bit 的重复翻转，减少了能量的消耗。复制完成后，再用高精度的比较器完成剩余 4bit 值的转换从而得到最终的 8bit 结果。




图 3.13 SAR ADC 整体电路设计

3.5.3 DAC 设计

电荷标定 DAC 电容阵列的采样方式有两种，分别为上极板采样和下极板采样。上极板采样的优点在于其在采样保持时只需进行一次翻转，电路速度更快。下极板则需要在采样保持时进行两次翻转，但同时其 DAC 的输出受到寄生电容的影响小，所以精度相对更高。因为本论文所设计的存内计算核计算速度较低，所以更适合采用精度更高的下极板采样方式。图 3.14 为电容下极板采样的电路原理图。在采样阶段，电容下极板采样输入电压，上极板接共模电压 V_{CM} 。采样阶段结束后，上下极板连接的开关都断开，使得电容处于悬空状态。之后下极板接 V_{CM} ，使得上极板的电压翻转为采样电压。




图 3.14 下极板采样 DAC

为了进一步减少翻转功耗，所设计 DAC 阵列采用了将最高位电容拆分的优化方法^[35]。图 3.15 为最终设计的 DAC 阵列的电路原理图。该优化方法的原理为在循环比较翻转电平的时候利用电容上原有的电荷来减少电容充电时的能量损耗。




图 3.15 DAC 阵列电路原理图

如图 3.16 所示为一个进行循环比较时的 2bit 的 DAC 阵列。当采样电平为 V_{IN} 时，根据电荷守恒原理，经过第一次翻转的 C_2 充电后电压 V_X 为 $\frac{-V_{IN}+V_{ref}}{2}$ 。

在接下来的低比特翻转时如果高比特不变则翻转功耗为 $\frac{C_0 V_{ref}^2}{4}$ ，如果高位要重新翻

转为低电平则功耗为 $\frac{5C_0V_{ref}^2E}{4}$ 。可以看出高位电平由高翻转到低的功耗较大。




图 3.16 传统循环比较电平翻转

如果将最高位拆分到次高位(如图 3.17 所示, C_2 被拆分为 $C_{2,1}$, $C_{2,0}$), 则在将高位翻转回低电平且把低位翻转为高电平时, 只需要将 $C_{2,1}$ 翻转。相应的翻转功耗将会降为 $\frac{C_0V_{ref}^2}{4}$ 。因此通过将最高位拆分为剩余的各个比特位的电容大小, 可以将整体翻转功耗降低至原本功耗的 63%左右。




图 3.17 优化的循环比较电平翻转

3.5.4 比较器设计

比较器是进行两个模拟电平比较, 并输出比较结果的电路。它决定了 ADC 的转换精度和转换速度, 是 ADC 进行量化的核心模块。比较器的设计按其中的放大器可以分为开环比较器和可再生比较器。开环比较器应用运算放大器, 无需进行频率补偿即可获得很大带宽, 响应速度也较快, 但其静态功耗较高。可再生比较器也叫做双稳态电路或者锁存器, 它利用正反馈实现信号的比较。一般可再生

比较器有两种工作状态：在第一种状态下，正反馈被关闭同时输入端进行信号检测；在第二种状态下，正反馈开启，进行正常的比较。因为在正反馈关闭时，几乎没有静态功耗，所以可再生比较器较适合用于有低功耗需求的应用。因此本论文采用的比较器为功耗更低的可再生比较器。

如图 3.18 所示。输入为 $V+$ 和 $V-$ ，输出为 $OUT+$ 和 $OUT-$ ，控制信号为 CLK 。在比较器不工作时， CLK 为低电平，此时左侧预放大级的 P 沟道金属氧化物半导体(Positive channel Metal Oxide Semiconductor, PMOS)管开启将控制右侧正反馈锁存的 VP ， VN 控制信号拉至高电平。由于 $!CLK$ 为高电平，右侧尾部的 N 沟道金属氧化物半导体(Negative channel Metal Oxide Semiconductor, NMOS)开启并将 $OUT-$ ， $OUT+$ 都拉为低电平。在比较器工作时， CLK 置为高电平，预放大级的 PMOS 管关断， VP ， VN 的电压随着电荷流失而逐渐降低。由于 $V+$ ， $V-$ 的电压不同， VP ， VN 的下降速度不同。而右侧尾端 NMOS 已经关闭使得 PMOS 管先打开的一侧的输出先被拉高，被拉高的输出通过正反馈将另一侧的尾端 NMOS 打开，使另一端的输出保持在了低电平。




图 3.18 动态比较器电路

关于控制比较器工作的时钟信号，论文采用自激励延时的方式进行实现。其判断输出是否有效的控制逻辑为 $!(OUT- \oplus OUT+)$ ，并通过延时模块给 DAC

阵列翻转时的电荷重分配留下足够的时间。具体的时钟生成模块如图 3.19 所示。当比较器输出有效后, CLK 会在延时之后输出一个低电平来关断比较器。当比较器输出无效时(同时 DAC 阵列在进行下一比特的翻转), 经过延时后 CLK 给出高电平对翻转后的电平进行比较。




图 3.19 时钟信号生成模块

3.6 存内计算核性能指标

评价存内计算核的性能指标主要有量化位数, 有效位数(Effective Number of Bits, ENOB), 计算速度以及计算能效。

量化位数即存内计算核能够实现的运算位数, 如本论文设计的 8bit 输入, 8bit 输出的存内计算核。显然, 能够实现的量化位数越高, 精度就会越高, 但设计难度也会增加。

有效位数为存内计算核的动态性能, 其计算方式类似于 ADC 的有效位数。固定存储阵列的权重值以及输入的字线数后, 再输入正弦波数字码序列进行计算, 对得到的输出进行动态性能分析, 计算有效位数。


计算速度即为存内计算核完成一次完整的乘累加计算的周期的倒数。而计算能效则为单位时间单位功耗下的操作数, 其常用单位为太操作数每秒每瓦(Tera Operations Per Second/Watt, TOPS/W), 计算能效反映了存内计算核的能量效率。

3.7 存内计算核仿真实验


该小节的硬件电路仿真采用 virtuoso 的数模混合仿真, 并加入随机噪声来模拟实际的频率噪声及 RRAM 的分布特性。

3.7.1 功能验证

本论文首先验证了积分功能的时序正确性。图 3.20(a)展示了积分器的一次积分过程，其中 V_c 为积分电压。在 384ns 时积分电压被重置为 1V，在 393ns 开始进行积分。经过 20ns，积分阶段结束，电压 V_c 下降到 754.2mV。然后在 415ns 进入电荷重分配阶段。另外，本文随机选取了多组不同的输入，权重和输入字线数量的组合验证了存内计算核的功能正确性。图 3.20(b)所示为输入 8'b10111010，权重 8'b11101100 时存内计算核的积分计算结果。输入序列从最低位到最高位逐位被送入积分电路。经过 8 个周期的积分和电荷重分配，输出电压为 831.6mV，最后 ADC 将其转换为数字输出(8'b10101011)。理论输出电压和理论数字结果分别为 831.5mV 和 8'b10101011。从仿真结果看，该存内计算核的设计实现了正确的计算时序并得到了精度足够的计算结果。



(a)



(b)

图 3.20(a)单 bit 输入的积分阶段及电荷重分配阶段的瞬态仿真(b)存内计算核的乘累加计算的瞬态仿真

图 3.21 为 1R1T 单元的阻值读取功能。首先，积分电压被重置为 1V，并在 190ns 时开始进入积分阶段。因为只有一个 1R1T 单元在工作，所以积分电流很小，需要的积分时间就需要相应增加。经过 210ns 的积分后进入采样阶段(即电荷重分配阶段)。最终得到的输出电压为 0.994V。再经过 ADC 将其转化为数字输出。经仿真验证，设计实现了正常的阻值测量功能。




图 3.21 1R1T 单元的阻值读取功能仿真图

3.7.2 性能仿真

表 3.1 MBRAI 与本论文所提出的存内计算核性能比较为本论文所提出的存内计算核和 MBRAI 的动态性能比较。本论文所提出的存内计算核的计算速度，无杂散动态范围 (Spurious-free Dynamic Range, SFDR)，信纳比 (Signal-to-Noise Dynamic Ratio, SNDR)，ENOB 分别为 1.85M/s，59.13dB，46.13dB 和 7.37bits。这些指标都和使用运放稳压的 MBRAI 相接近。

表 3.2 给出了本论文设计的存内计算核与 MBRAI 的功耗比较。本论文的被动稳压电路功耗为 1.11uW，而 MBRAI 的运放稳压电路功耗高达 0.22mW，这使得本论文设计的存内计算核在 256*256 的尺寸的功耗仅为 3.61mW，相对于 MBRAI 的 199.68mW 减少了 98.2%。由上述两表可以看出，使用被动稳压电路在大大降低功耗的同时也能保证较好的动态性能。

表 3.1 MBRAI 与本论文所提出的存内计算核性能比较

	MBRAI ^[23]	Proposed
供电电压	1.1V	1V
计算速度	1.85M/s	1.85M/s
SFDR	67.42dB	59.13dB
SNDR	45.48dB	46.13dB
ENOB	7.26bit	7.37bit

表 3.2 MBRAI 与本论文所提出的存内计算核的功耗比较

MBRAI ^[23]		Proposed	
工艺	45nm	工艺	45nm
供电电压	1.1V	供电电压	1V
系统时钟频率	16.7MHz	系统时钟频率	16.7MHz
积分稳压运放	0.22mW	被动稳压电路	1.11uW
计算核功耗 (256*256)	199.68mW	计算核功耗 (256*256)	3.61mW

表 3.3 为所提出方案与其它存内计算核设计方案的计算能效比较。仿真结果显示，本方案在 2bit 输入 2bit 权重模式，4bit 输入 4bit 权重模式和 8bit 输入 8bit 权重模式的计算能效分别达到了 1106.02TOPS/W，410.60TOPS/W 和 67.26TOPS/W。MBRAI 在 1bit 输入 3bit 权重模式，2bit 输入 3bit 权重模式和 8bit 输入 8bit 权重模式的计算能效为 155.52TOPS/W，77.6TOPS/W 和 1.22TOPS/W。

与 MBRAI 相比, 计算能效有了极大提高。尽管文献[39]在 4bit 输入 4bit 权重模式下也取得了较低的功耗, 该存内计算核的吞吐量会受到输入时间编码的限制。另外, 文献[39]的功耗会随着输入数值的增大而增加, 因此在实际电路中的功耗会更高。文献[41]以 RRAM 的模拟电阻值来存储权重, 并在 4M 和 2M 的突触阵列中达到了 66.5TOPS/W 和 20.7TOPS/W。然而, 该方案的权重映射误差会因为难以精确控制的 RRAM 阻值而大大增加最终导致计算精度受限。文献[42]通过设计 2T2R 阵列和可调分辨率的 ADC 在 1bit 输入三元权重模式下达到了峰值为 78.4 TOPS/W 的计算能效。然而该方案的输出也是时间编码, 这导致电路的计算速度受到了量化位数的限制。SINWP 在 3bit 输入 1bit 权重模式和 3bit 输入 2bit 权重模式中分别达到了 53.17 TOPS/W 和 21.9 TOPS/W 的计算能效比。然而, RC 放电回路的非线性问题以及随着量化位数指数增长的功耗限制了该方案在较高量化位数时的性能。尽管文献[40]在 2it 输入 1bit 权重模式, 4bit 输入 2bit 权重模式和 4bit 输入 4bit 权重模式下达到了 121.38 TOPS/W, 45.52 TOPS/W, 28.93 TOPS/W 的计算能效, 该方案采用的比例电流镜的功耗同样会在较高量化 bit 位数的模式中变得较高。综上, 相较于其他的存内计算核, 本论文所提出的存内计算核达到了更好的计算能效。

表 3.3 存内计算核计算能效比较

存内计算核设计	工艺	交叉阵列尺寸	权重/输入量化位数	吞吐量 (GMACS)	功耗(mW)	计算能效 (TOPS/W)
ISSCC 2020 ^[39]	7nm	4kb	4/4	186.2	1.06	351
SINWP ^[15]	55nm	256*512	3/1	--	--	53.17
			3/2	--	--	21.9
MBRAI ^[23]	45nm	256*256	3/1	3048	19.6	155.52
			3/2	2080	26.8	77.6
			8/8	242.8	199.68	1.22
ISSCC 2020 ^[40]	22nm	512*512	2/1	330	15.8	121.38
			4/2	660	9.9	45.52
			4/4	--	--	28.93
VLSI ^[41]	180nm	2M	模拟/1	330	15.8	20.7
	40nm	4M	模拟/1	660	9.9	66.5
ISSCC 2020 ^[42]	130nm	4kb	1/三元	--	--	78.4

本论文方案	45nm	256*256	2/2	2184.4	1.975	1106.2
			4/4	1092.2	2.66	410.60
			8/8	242.8	3.61	67.26

表 3.4 为神经网络在存内计算核实现上的精度评估比较。从图中可以看出，所提出的存内计算电路在 LeNet 和 AlexNet 上都能获得与运放实现稳压的 MBRAI 相接近的精度。尽管二进制存内计算方案在小规模的神经网络上能达到较好的性能，但由于仅有 1bit 的量化位数，其在大规模的神经网络上的精度损失较大。

表 3.4 神经网络推断的精度比较

网络	数据集	操作数	存算结构	系统频率 (HZ)	数据位数	Top1 错误率
LeNet	MNIST	0.42M	BNN+ADCs ^[22]	100M	1	1.40%
			MBRAI	25M	8	0.97%
			本论文	16.7M	8	0.90%
AlexNet	ILSVRC 2012	720M	BNN+ADCs	100M	1	73.90%
			MBRAI	25M	8	44.16%
			本论文	16.7M	8	43.60%

图 3.22 为 1T1R 积分电路，1R1T 积分电路及带 T_0 的 1R1T 积分电路的积分线性度比较。差分非线性度(Differential Nonlinearity, DNL)和积分非线性度(Integral Nonlinearity, INL)被用于对线性度的比较。1T1R 积分电路的 INL/DNL 为(-1.66~0.89)/(-2.19~1.95) LSB, 1R1T 积分电路的 INL/DNL 为(-0.63~0.95)/(-1.24~1.35) LSB, 带 T_0 的 1R1T 积分电路的 INL/DNL 为(-0.40~0.60)/(-0.79~0.87) LSB, 因此 1R1T 的存储单元结构和 T_0 管的增加使得电路积分的线性度得到了显著提升。




图 3.22 (a)1T1R 积分电路, (b)1R1T 积分电路及(c)带 T_0 的 1R1T 积分电路的积分线性度比较

图 3.23(a)和(b)用阶梯码测试的方法给出了所提积分乘法器的计算结果相对于输入, 权重的线性度评估。积分乘法器关于输入和权重的线性度以 INL/DNL 评估, 分别为 $(-0.51 \sim 0.36)/(-0.35 \sim 0.28)$ LSB, $(-0.60 \sim 0.001)/(-0.14 \sim 0.17)$ LSB。图 3.23 (c)和(d)比较了有被动稳压电路和没有被动稳压电路的条件下, 积分乘法器的计算结果关于输入字线数量的线性度。INL/DNL 在有稳压电路和没有稳压电路的条件下分别为 $(2.01 \sim -0.38)/(-0.03 \sim 0.05)$ LSB 和 $(-12.7 \sim 4.26)/(-0.2 \sim 0.62)$ LSB。由该结果

可知，被动稳压电路可以较好地不同负载时为 1R1T 存储单元提供一个相对稳定的漏端读取电压，使得积分乘法器关于输入字线数量的线性度得到显著的提升。




图 3.23 用阶梯码测试的方法得到的积分乘法器的计算结果相对于(a)输入值，(b)权重，(c)有被动稳压电路时的输入字线数和(d)没有被动稳压电路时的输入字线数的线性度评估。

表 3.5 为所设计存内计算核的 PVT 仿真结果。实验仿真了 ff, ss 两个工艺角, 0.9V, 1.1V 两个个电源电压以及 -40℃, 80℃ 两个温度条件组合得到的 8 个测试点以及一个 tt 工艺角, 27℃, 1V 电压的标准点, 并用 ENOB 来表示电路的计算性能。从表中结果可以看出, 本论文所设计的存内计算核的 ENOB 在各种 PVT 条件下都大于 7, 展现出了较好的鲁棒性。

表 3.5 存内计算核 ENOB 的 PVT 仿真

工艺	ff				ss				tt
温度(℃)	-40		80		-40		80		27
电压(V)	0.9	1.1	0.9	1.1	0.9	1.1	0.9	1.1	1
有效位数(bit)	7.36	7.3	7.25	7.1	7.35	7.27	7.05	7.03	7.37

图 3.24 为本论文提出的无源积分乘法器和 MBRAI 的有源积分乘法器通过蒙特卡洛仿真得到的积分误差的分布。可以看出本论文提出的无源积分器达到了和 MBRAI 相似的积分精度。




图 3.24 MBRAI 的有源积分器与本文方案的无源积分器积分电压误差比较, 左侧为 MBRAI 的结果, 右侧为无源积分器

图 3.25 为由九个不同的输入, 权重值和输入字线数的组合各跑 1400 次蒙特卡洛仿真得到的乘累加运算的模拟电平误差分布。可以看出本论文的方案在积分结果较小时有着比较小的误差, 但是在积分结果较大时误差也会随之增大, 这是

由于每一位线的权重的积分过程都是等价的，而高位的误差对结果影响更大。因此，有必要使用伪二进制量化以及位线权重映射算法来减小误差，这一算法将会在后续章节中介绍。




图 3.25 关于不同输入，权重，输入字线数组合进行计算的模拟电压误差的蒙特卡洛仿真结果

3.8 本章小结

在本章中，对所设计的基于 RRAM 的低功耗存内计算核进行了详细介绍，对其线性度，动态性能，计算能效，鲁棒性等进行仿真实验，并与其他存内计算核设计进行了比较分析，结果显示本论文所设计的存内计算核有着更好的计算能效，并具有足够的稳定性。

第4章 映射算法设计及仿真

4.1 引言

因为神经网络的权值被量化为 n 位而不是连续值，所以在映射到存内计算系统时会产生量化误差，从而影响神经网络推断的准确性。并且由于 RRAM 的电阻分布的存在，量化性能会进一步地恶化。因此，本章将先讨论器件非一致性对量化位数的影响，并提出一种减少其影响的伪二进制量化和位线权重映射方法。

4.2 权重映射误差分析

现有的研究显示，8bit 的量化位数在许多模型中已经可以达到比较好的效果 [36][37][38]。然而在实际的硬件电路中，由于 RRAM 器件的阻值分布问题，量化误差会大大增加。所以有必要先对量化方法以及器件非一致性带来的相应的误差进行分析。

量化是压缩神经网络，加快计算速度的重要方法。在众多的量化方法中均匀量化是最为基础的一种。典型的均匀量化可以被表达为如下公式：

$$Q(x) = \Delta \cdot \left\lfloor \frac{x}{\Delta} + \frac{1}{2} \right\rfloor \quad (4.1)$$

其中 Δ 为量化间隔， x 为被量化的数。当量化间距远小于信号摆幅的时候，可知其均方误差即量化噪声功率为 $\frac{\Delta^2}{12}$ ，计算过程如下：

$$QE = \int_0^{\frac{\Delta}{2}} \frac{x^2}{\frac{\Delta}{2}} dx = \frac{\Delta^2}{12} \quad (4.2)$$

被量化数据的最大值(w_{max})和最小值(w_{min})以及量化位数 n 共同决定了量化间隔，其关系式如下：

$$\Delta \times 2^n = (w_{max} - w_{min}) \quad (4.3)$$

而将实际的阻值分布特性加入非线性量化公式后可以得到如下表达式：

$$\sum_{i=1}^{2^n} \Delta_i = (w_{max} - w_{min}) \quad (4.4)$$

其中 Δ_i 即为变化的量化间隔。假设阻值分布是一个正态分布：

$$f(x | \mu, \sigma^2) = \frac{1}{\sqrt{2\pi\sigma^2}} e^{-\frac{(x-\mu)^2}{2\sigma^2}} \quad (4.5)$$

其中 μ 为数学期望， σ 为标准差，则量化误差的概率密度函数(Probability Density Function, PDF)是一个有一个自由度的非中心卡方分布。那么量化误差的平均值可以表示为：

$$\mu = k + \frac{\lambda}{12} = 1 + \frac{\mu^2}{12} = 1 + \frac{\Delta^2}{12} = 1 + \frac{(w_{max}-w_{min})^2}{12 \times 2^{2n}} \quad (4.6)$$

方差可以表示为

$$\sigma^2 = 2(k + 2\lambda) = 2 + 4\mu^2 = 2 + 4\Delta^2 = 2 + \frac{(w_{max}-w_{min})^2}{2^{2(n-1)}} \quad (4.7)$$

由此我们可以看出，量化误差因为阻值分布的特点显著增加。而因为量化误差带来的计算误差会在神经网络中累积，导致神经网络的准确率大大下降。

4.3 伪二进制量化及位线权重映射算法设计

4.3.1 伪二进制量化

针对 RRAM 的阻值分布特性使得其标准化后的低阻态值并不是精确的数字 1 这一问题，本论文提出了一个每一位的权重和普通二进制码相同的伪二进制量化，其主要区别为伪二进制码的值还和存储单元的电阻相关。量化后的实际数值和伪二进制码的关系为：

$$\hat{w} = r_{n-1} \times 2^{n-1} + r_{n-2} \times 2^{n-2} + \dots + r_0 \times 2^0 \quad (4.8)$$

其中， r_i 为第 i 位的标准化电阻值(均值为 1)。对于高阻态，因为电阻远大于低阻态，其标准化后接近于 0，所以本文忽略了 RRAM 在高阻态时的阻值不确定性的影响。权重量化的过程从 MSB 到 LSB 逐比特完成，具体公式如下：

$$q = \begin{cases} 1 & [(r_i \times 2^{i-1} - w_{res} > 0.5) \vee (r_i \leq 0.5) \vee (r_i \times 2^{i-1} > 2 \times w_{res})] \\ 0 & \text{otherwise} \end{cases} \quad (4.9)$$

其中 r_i 是第 i bit 的标准化存储单元阻值， w_{res} 是部分 bit 量化后剩余的需要量化的数值。 $r_i \leq 0.5$ 用于淘汰低阻态下阻值过大的器件。 $r_i \times 2^{i-1} - w_{res} > 0.5$ 用于确定剩余数值是否大于当前 bit 的量化数值。 $r_i \times 2^{i-1} > 2 \times w_{res}$ 用于最小化 LSB 的量化误差。因为存储器阻值分布特性， $|r_0 \times m_0 - w_{res}|$ 可能比 w_{res} 大，此时该存储器单元应当被置为高电阻从而减小量化误差。

4.3.2 位线权重映射算法

初始的存储序列可能不是最小化量化误差的最佳序列。假设要量化的值为 13.4，四个存储单元的标准化阻值依次为 1.05, 1.1, 1.125, 0.93。传统的二进制线性量化的误差为 0.4(4'b1101)。将电阻状态设置为低, 低, 高, 低, 根据实际的存储单元, 量化误差被减小到了 -0.33。而且如果我们交换第三个和第一个电阻, 即电阻序列变为 1.125, 1.1, 1.05, 0.93, 并将四个阻值状态置为低, 低, 高, 高, 量化误差将会减小到 0。这说明存储单元的顺序对于最小化量化误差非常重要。

尽管可以使用遍历算法搜索所有序列得到最优解, 但因为其计算复杂度为 $O(n!)$, 搜索时间较长并且在同位线上的 RRAM 单元始终要在序列的同一位置, 这一方法实际难以实现。本文提出了一种贪婪映射算法来实现序列的选择。假设需要权重数组大小为 $R \times 1$, RRAM 阵列 $R \times C$, 其中 C 表示将权重量化为 C bits, 对应的损失函数表达式为:

$$loss = \max_{j \in R} \left(w_{i-1, j} - \hat{w}_{i, j} \right) \sum_{j=1}^{j=R} \left(w_{i-1, j} - \hat{w}_{i, j} \right)^2 \quad (4.10)$$

其中 $w_{i-1, j}$ 为第 j 个权重部分量化后的剩余数值, $w_{i-1, j}$ 为伪二进制量化方法量化的第 j 行第 i 位的值。这个位线的选择从最高位开始, 遍历所有剩余的位线并选择损失最小的位线作为当前位的位线。关于该算法的伪代码介绍如下。

伪二进制量化及位线权重映射算法

Input: M 是最初的 RRAM 阵列标准化后的低阻态阻值, 其大小为 $C \times R$, 其中 C 为位线数量, R 为字线数量。

Output: M^* 是位线顺序优化后的 RRAM 阵列。

function WEIGHTMAPPING(M)

$M^* = M;$

for $i = 0 \rightarrow C-1$ **do**

for $j = i \rightarrow C-1$ **do**

```

    使用伪二进制量化法计算  $M^*$  中第  $j$  列位线映射损失函数  $L$ ;
    If  $L < L_{\min}$  then
         $L_{\min} = L$ ;
         $L_{\text{select}} = j$ ;
    end if
end for
temp =  $M^*[i]$ ;
 $M^*[i] = M^*[L_{\text{select}}]$ ;
 $M^*[L_{\text{select}}] = \text{temp}$ ;
end for
Return  $M^*$ 
end function

```

为了应用该算法，电路设计中也加入了 $n^* \text{MUX}n$ 单元进行 RRAM 阵列的位线和积分器的连接的选择。当将权重映射到存储阵列时，所有 RRAM 首先被置低阻态，并读取其标准化阻值。在用该算法确定位线的连接后将那些存储值为 0 的 RRAM 置为高阻态从而完成映射。通过使用该算法，映射优化的计算复杂度从 $O(n!)$ 减小到了 $O(n)$ 。

4.4 伪二进制量化及位线权重映射算法仿真实验

本论文通过 **caffe** 平台对所提出的算法进行效果测试，在仿真实验时仅考虑了 RRAM 器件的阻值分布特性和电路的随机噪声的影响。为了给神经网络的权重加上 RRAM 阻值的分布特性，需要先用存内计算核的阻值读取功能得到 1R1T 存储单元的电阻值分布。本论文简化了这一过程，先使用定值电阻代替 RRAM 进行 1400 次读取 1R1T 单元电阻的蒙特卡洛仿真，从而得到除 RRAM 器件外的电路的随机分布特性，再通过给得到的随机分布加上一个标准正态分布来近似模拟使用 RRAM 器件时 1R1T 单元阻值的分布特性。归一化的 1R1T 阻值分布特性如图 4.1 所示，其中标准正态分布的标准差为 0.2。




图 4.1 归一化的 1R1T 阻值分布特性

图 4.2 为输入，权重值以及输入字线数分别为 180，75 和 128 时，均匀量化和所提出量化方法的计算结果误差的蒙特卡洛仿真比较。若采用普通的映射方法，其平均值和标准差分别为 0.124LSB 和 1.744LSB。而若采用伪二进制量化及位线权重映射算法，其平均值和标准差可以减小到 0.013LSB 和 0.104LSB。由此可以看出所提出的权重映射算法对于提升映射精度有着显著的效果。




图 4.2 权重值以及输入字线数分别为 180，75 和 128 时乘累加结果计算误差的蒙特卡洛仿真结果

为了验证伪二进制量化及位线权重映射在神经网络级的精度提升效果, 本文对三种不同的量化及映射方法进行了实验比较。第一种映射方法是标准二进制量化以及映射方法即均匀量化权重至 8bit 后根据不同 bit 位的值去设置对应位的电阻为高阻态或者低阻态。第二种方法为仅使用本论文所提出的伪二进制量化。第三种为使用伪二进制量化及位线权重映射的方法。图 4.3 展示了三种方法在不同量化位数以及不同阻值分布标准差下量化误差比率(所有权重量化误差之和/所有权重的绝对值之和)以及 top-1 准确率损失的比较。结果显示, 方法三在 AlexNet 以及 VGG16 上均取得了更小的映射误差以及更低的准确率损失。例如, 图中 8bit 量化位数以及 0.2 标准差的阻值分布的情况下, 方法一和方法三在 AlexNet 上的准确率损失分别为 2.97%和 0.51%, 在 VGG16 上的准确率损失分别为 2.7%和 0.39%。同时, 从图中可以看出阻值的不确定性越大, 所提的量化映射方法的优化效果越明显。




图 4.3 映射方法 A: 使用伪二进制量化及位线权重映射的方法, B: 仅使用伪二进制量化, C: 标准二进制量化以及映射方法的精确度比较(a)左边两张图为在 AlexNet (ILSVRC 2012 数据集)上的不同量化位数时的量化误差比率, 以及 top1 准确率损失, 右边两张则为在 AlexNet (ILSVRC 2012 数据集)上的不同阻值分布标准差下的比较。(b)左边两张图为在 VGG16(ILSVRC 2012 数据集)上的不同量化位数时的量化误差比率, 以及 top1 准确率损失, 右边两张则为在 VGG16 (ILSVRC 2012 数据集)上的不同阻值分布标准差下的比较。

4.5 本章小结

因为 RRAM 器件非一致性的问题，本论文所设计的存内计算核在映射权重时掺入了较大的映射误差。为此，本章提出了伪二进制量化和位线权重映射算法来利用非一致性减少量化映射误差。实验结果显示，该优化算法明显降低了 RRAM 器件特性带来的量化误差，且对缓解神经网络映射后准确率下降的问题有着很大的作用。

第5章 总结与展望

5.1 论文工作总结

本篇论文探讨了冯诺依曼结构在处理数据密集型应用时的局限性，并分析了存内计算以及新型非易失性存储器在解决“内存墙”问题上的可能性，总结了现有的基于新型非易失性存储器的存内计算核在计算精度以及计算功耗方面存在的问题，并提出了新的低功耗存内计算核电路设计。具体工作为：

- (1)通过交换 1T1R 存储单元中的 RRAM 和 MOS 管得到新的存储单元结构(1R1T 结构)，让 RRAM 单元的读取电压主要由 MOS 的栅极电压和阈值电压决定。
- (2)在位线上增加了电容电压隔离晶体管来隔离电容电压和 1R1T 结构中 MOS 管的漏极电压从而最小化 1R1T 结构的积分电流(饱和电流)在积分过程中受到的沟道长度调制效应的影响，使积分电流更加稳定。
- (3)通过设计一个被动稳压电路来保证电容电压隔离晶体管的源电压在不同负载下的稳定性。
- (4)提出了通过利用 RRAM 的不确定性来减小量化误差的伪二进制量化及位线权重映射方法，从而提高了量化映射精度及电路可靠性。
- (5)实验方面，本论文验证了电路的功能正确性，比较了所提出的存内计算核与其他存内计算核的功耗，能量效率，神经网络精度方面的性能。在 8bit 输入 8bit 权重的模式下，该设计达到了 1.85 M/s 的计算速度，3.61 mW 的功耗，以及 67.26 TOPS/W 的计算能效，相较于其他存内计算核有着明显优势。另外，本论文仿真了电路的线性度并用蒙特卡洛仿真及 PVT 仿真验证了电路的鲁棒性，提取了电路的分布特性，并通过 caffe 平台将器件不一致性加入到神经网络权重中来验证所提出的量化映射算法。在 8bit 模式下，普通的量化映射及本论文所提出的伪二进制量化及位线权重映射方法在 AlexNet 上的精度损失分别为 2.97%和 0.51%，在 VGG16 上的精度损失分别为 2.70%和 0.39%，说明论文中提出的量化映射方法对于减小量化误差和准确率损失有着较大作用。

由于时间有限，对于所设计的存内计算核的仿真停留在前端仿真，未能使用

该存内计算核设计 NoC 架构，并部署神经网络模型进行芯片级验证。同时，由于 RRAM 的工艺尚未成熟，难以进行流片验证。后续可以用已经成熟的 flash 存储器来进行该存内计算核设计的流片验证。

5.2 研究方向展望

存内计算在未来落地的关键在于新型非易失性存储器件的发展。目前基于忆阻器件的存内计算依然存在一些挑战。首先是忆阻器件的一致性问题。忆阻器件的器件特性在不同的循环、不同的器件之间存在波动，从而在模拟计算或者布尔计算中产生较大的误差，甚至可能导致电路功能的崩溃。其次忆阻器件在调制好电阻值后依旧可能发生阻值漂移，这也会导致矩阵乘法运算结果不准确。另外，处理大数据要求存内计算单元阵列规模足够大，为此需要设计有较高集成密度的存储阵列，但若是单纯减小忆阻单元的面积则会导致一致性变差，且互连线电阻对计算结果的影响也会增加。这些问题目前仍有待解决。

但因为基于忆阻器件的存内计算天然就能解决冯诺依曼结构带来的内存墙问题，在未来依旧有着很好的发展前景。目前越来越多的关于存内计算的方案被提出，虽然相较于现场可编程门阵列(Field Programmable Gate Array, FPGA)、GPU 等方案还不成熟，但其落地方向已经越来越明确。

物联网以及终端推理将是存内计算的主要应用场景。物联网的智能终端对功耗方面有较高的要求，而涉及的任务相对单一，通用性要求不高，这与存内计算功耗低，计算功能简单的特点相契合。因此有理由相信，存内计算将会在万物互联的时代中扮演关键角色。

参考文献

- [1] Chang K C, Chiang M H. Design of Data Reduction Approach for AIoT on Embedded Edge Node[C]// 2019 IEEE 8th Global Conference on Consumer Electronics (GCCE). IEEE, 2019.
- [2] H. Pham, M. Nguyen, C. Sun. Aiot solution survey and comparison in machine learning on low-cost microcontroller[C] // International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS). IEEE, 2019.
- [3] Silver D, Schrittwieser J, Simonyan K, et al. Mastering the game of Go without human knowledge[J]. Nature, 2017, 550(7676):354-359.
- [4] Paul S, Chatterjee S, Mukhopadhyay S, et al. Nanoscale reconfigurable computing using non-volatile 2-D STTRAM array[C]// Nanotechnology, 2009. IEEE-NANO 2009. 9th IEEE Conference on. IEEE, 2009.
- [5] Halawani Y, Mohammad B, Al-Qutayri M, et al. A Re-configurable Memristor Array Structure for In-Memory Computing Applications[C]// 2018 30th International Conference on Microelectronics (ICM). 2018.
- [6] Jang J W, Park S, Burr G W, et al. Optimization of Conductance Change in $\text{Pr}_{1-x}\text{Ca}_x\text{MnO}_3$ -Based Synaptic Devices for Neuromorphic Systems[J]. IEEE Electron Device Letters, 2015, 36(5):457-459.
- [7] Sidler S, Boybat I, Shelby R M, et al. Large-scale neural networks implemented with Non-Volatile Memory as the synaptic weight element: Impact of conductance response[C]// ESSDERC 2016 - 46th European Solid-State Device Research Conference. IEEE, 2016:440-443.
- [8] Wong H S P. Metal–Oxide RRAM[J]. Proceedings of the IEEE, 2012, 100(6):1951-1970.
- [9] Huang, Kejie, Ha, et al. A Low Active Leakage and High Reliability Phase Change Memory (PCM) Based Non-Volatile FPGA Storage Element[J]. IEEE Transactions on Circuits & Systems Part I Regular Papers, 2014.
- [10] Burr G W, Shelby R M, Nolfo C D, et al. Experimental demonstration and tolerancing of a large-scale neural network (165,000 synapses), using phase-change memory as the synaptic weight element[C]// 2014 IEEE International Electron Devices Meeting. IEEE, 2015.
- [11] 毛海宇,舒继武,李飞,刘喆.内存计算研究进展[J].中国科学:信息科学,2021,51(02):173-205.
- [12] Akopyan F, Sawada J, Cassidy A, et al. TrueNorth: Design and Tool Flow of a 65 mW 1 Million Neuron Programmable Neurosynaptic Chip[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2015, 34(10):1537-1557.
- [13] Li S, D Niu, Malladi K T, et al. DRISA: a DRAM-based Reconfigurable In-Situ

- Accelerator[C]// the 50th Annual IEEE/ACM International Symposium. ACM, 2017.
- [14] Miao H, Strachan J P, Li Z, et al. Dot-product engine for neuromorphic computing: programming 1T1M crossbar to accelerate matrix-vector multiplication.[J]. IEEE, 2016.
- [15] Xue C X, Chen W H, Liu J S, et al. 24.1 A 1Mb Multibit ReRAM Computing-In-Memory Macro with 14.6ns Parallel MAC Computing Time for CNN Based AI Edge Processors[C]// 2019 IEEE International Solid- State Circuits Conference - (ISSCC). IEEE, 2019.
- [16] Xue C X, Huang T Y, Liu J S, et al. 15.4 A 22nm 2Mb ReRAM Compute-in-Memory Macro with 121-28TOPS/W for Multibit MAC Computing for Tiny AI Edge Devices[C]// 2020 IEEE International Solid- State Circuits Conference - (ISSCC). IEEE, 2020.
- [17] Shafiee A, Nag A, Muralimanohar N, et al. ISAAC: A Convolutional Neural Network Accelerator with In-Situ Analog Arithmetic in Crossbars[C]// AcM/IEEE International Symposium on Computer Architecture. IEEE Computer Society, 2016.
- [18] Alibart F, Gao L, Hoskins B D, et al. High-Precision Tuning of State for Memristive Devices by Adaptable Variation-Tolerant Algorithm[J]. Nanotechnology, 2011, 23(7):075201.
- [19] Degraeve R, Fantini A, Raghavan N, et al. Causes and consequences of the stochastic aspect of filamentary RRAM[J]. Microelectronic Engineering, 2015, 147(NOV.1):171-175.
- [20] Courbariaux M, Hubara I, Soudry D, et al. Binarized Neural Networks: Training Deep Neural Networks with Weights and Activations Constrained to +1 or -1[J]. 2016.
- [21] Rastegari M, Ordonez V, Redmon J, et al. XNOR-Net: ImageNet Classification Using Binary Convolutional Neural Networks[C]// European Conference on Computer Vision. Springer, Cham, 2016.
- [22] Tang T, Xia L, Li B, et al. Binary convolutional neural network on RRAM[C]// Design Automation Conference. IEEE, 2017.
- [23] Zhang S, Huang K, Shen H. A Robust 8-Bit Non-Volatile Computing-in-Memory Core for Low-Power Parallel MAC Operations[J]. Circuits and Systems I: Regular Papers, IEEE Transactions on, 2020, PP(99):1-14.
- [24] H Garcia, Duenas S, Ossorio O G, et al. Current Pulses to Control the Conductance in RRAM Devices[J]. IEEE Journal of the Electron Devices Society, 2020, PP(99):1-1.
- [25] Yu S. Resistive Random Access Memory (RRAM)[J]. Morgan & Claypool, 2016.
- [26] Zhang Y, Huang K, Xiao R, et al. An 8-bit In Resistive Memory Computing Core with Regulated Passive Neuron and Bit Line Weight Mapping[J]. 2020.
- [27] Jiang Z, Yi W, Yu S, et al. A Compact Model for Metal–Oxide Resistive Random Access Memory With Experiment Verification[J]. IEEE Transactions on Electron Devices, 2016, 63(5):1884-1892.
- [28] Huang Y J, Lee S C. Graphene/h-BN Heterostructures for Vertical Architecture of RRAM

- Design[J]. Rep, 2017, 7(1):9679.
- [29] Yu S, Chen P Y, Cao Y, et al. Scaling-up resistive synaptic arrays for neuro-inspired architecture: Challenges and prospect[C]// Electron Devices Meeting. IEEE, 2016.
- [30] Peng Y, Wu H, Gao B, et al. The effect of variation on neuromorphic network based on 1T1R memristor array[C]// Non-volatile Memory Technology Symposium. IEEE, 2016.
- [31] Bandyopadhyay S, Dutta S, Mallick A, et al. Arbitrary Waveform Generation Using Memristive Cross Bar Array. IEEE, 2014:113-116.
- [32] 黄玲. 一种12位1MSps全差分SAR ADC的研究与设计[D].北方工业大学,2014.
- [33] Wang Z, Zhao W, Wang K, et al. Ferroelectric Tunnel Memristor-based Neuromorphic Network with 1T1R Crossbar Architecture[C]// 2014 International Joint Conference on Neural Networks (IJCNN). IEEE, 2014.
- [34] Tai H Y, Hu Y S, Chen H W, et al. 11.2 A 0.85fJ/conversion-step 10b 200kS/s subranging SAR ADC in 40nm CMOS[C]// 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). IEEE, 2014.
- [35] Yip M, Chandrakasan A P. A resolution-reconfigurable 5-to-10b 0.4-to-1V power scalable SAR ADC[C]// 2011 IEEE International Solid-State Circuits Conference. IEEE, 2011.
- [36] Zhao W, Ma T, X Gong, et al. A Review of Recent Advances of Binary Neural Networks for Edge Computing[J]. 2020.
- [37] Jacob B, Kligys S, Chen B, et al. Quantization and Training of Neural Networks for Efficient Integer-Arithmetic-Only Inference[J]. 2017.
- [38] Chang Y, Wu X, Zhang S, et al. Ternary Weighted Networks with Equal Quantization Levels[C]// 2019 25th Asia-Pacific Conference on Communications (APCC). 2019.
- [39] Dong Q, Sinangil M E, Erbagci B, et al. 15.3 A 351TOPS/W and 372.4GOPS Compute-in-Memory SRAM Macro in 7nm FinFET CMOS for Machine-Learning Applications[C]// 2020 IEEE International Solid- State Circuits Conference - (ISSCC). IEEE, 2020.
- [40] Xue C X, Huang T Y, Liu J S, et al. 15.4 A 22nm 2Mb ReRAM Compute-in-Memory Macro with 121-28TOPS/W for Multibit MAC Computing for Tiny AI Edge Devices[C]// 2020 IEEE International Solid- State Circuits Conference - (ISSCC). IEEE, 2020.
- [41] A 4M Synapses integrated Analog ReRAM based 66.5 TOPS/W Neural-Network Processor with Cell Current Controlled Writing and Flexible Network Architecture[C]// 2018 IEEE Symposium on VLSI Technology. IEEE, 2018.
- [42] Liu Q, Gao B, Yao P, et al. 33.2 A Fully Integrated Analog ReRAM Based 78.4TOPS/W Compute-In-Memory Chip with Fully Parallel MAC Computing[C]// 2020 IEEE International Solid- State Circuits Conference - (ISSCC). IEEE, 2020.
- [43] Zhang Dongping, Jayasena Nuwan, Lyashevsky Alexander, et al. TOP-PIM: throughput-

- oriented programmable processing in memory. [C] // Proc of the 23rd ACM Int Symp on High Performance Parallel and Distributed Computing. New York: ACM, 2014: 85-98.
- [44] Hsieh K, Ebrahimi E, Kim G , et al. Transparent Offloading and Mapping (TOM): Enabling Programmer-Transparent Near-Data Processing in GPU Systems[J]. Computer architecture news, 2016, 44(3):204-216.
- [45] Nair R, Antao S, Bertolli C, et al. Active Memory Cube: A processing-in-memory architecture for exascale systems[J]. Ibm Journal of Research & Development, 2015, 59(2/3):17:1-17:14.
- [46] Design Guidelines of RRAM based Neural-Processing-Unit: A Joint Device-Circuit-Algorithm Analysis[C]// ACM/IEEE Design Automation Conference. Institute of Microelectronics, Tsinghua University, Beijing, China;Georgia Institute of Technology, Atlanta, GA, USA;Institute of Microelectronics, Tsinghua University, Beijing, China;Institute of Microelectronics, Tsinghua University, Beijing, China;Insti, 2019.

攻读硕士学位期间主要的研究成果

黄科杰，章烨炜，沈海斌，一种被动稳压电路实现的高线性度神经形态计算电路。（发明专利，申请号：202110072046.4）