

分类号: TN406

单位代码: 10335

密 级: 公开

学 号: 21860254

浙江大学

硕士专业学位论文



中文论文题目: **55/50 nm ETOX NOR 型闪存的可靠性研究**

英文论文题目: **Reliability Research of 55/50 nm ETOX NOR Flash**

申请人姓名: 沈阳

指导教师: 赵毅

合作导师: 王奇伟

专业学位类别: 工程硕士

专业学位领域: 集成电路工程

所在学院: 信息与电子工程学院

论文提交日期 2021.1.11

55/50 nm ETOX NOR 型闪存的可靠性研究



论文作者签名: 沈阳

指导教师签名: 赵毅

论文评阅人 1: 隐名评阅

评阅人 2: 隐名评阅

评阅人 3: 隐名评阅

评阅人 4: _____

评阅人 5: _____

答辩委员会主席: 董树荣 教授 浙江大学

委员 1: 赵亮 教授 浙江大学

委员 2: 赵沛 副教授 浙江大学

委员 3: 何世坤 高级 浙江驰拓科技有限公司

委员 4: _____

委员 5: _____

答辩日期: 2021.3.14

致谢

首先，感谢我的学校导师赵毅教授，一直以来赵老师以勤奋认真的工作作风，循循善诱的治学理念，立足于半导体行业发展的视野激励着我不断进取，探索未知。特别感谢赵老师推荐我去上海华力微电子有限公司参加专业实践训练，使我能够接触产业前沿，提升专业素养，同时在本论文撰写中，赵老师也给予我悉心的指导和宝贵的建议，再次向赵老师表示由衷的感谢。另外也非常感谢同一课题组的管芙蓉老师，李贡社老师对我科研和日常生活的关心和帮助，感谢李忠贤老师和赵亮老师对我科研学习的关心和指导。

感谢上海华力微电子有限公司各位领导和同事对我专业实践的大力支持。感谢我的企业导师王奇伟博士，感谢王老师对我专业学术上的指导以及工作学习上的关心和照顾。感谢 NOR Flash 项目组邹荣、田伟思、官郭沁、张金霜、梁建芳对我工作学习上的耐心指点让我可以尽快适应岗位，学习工程师的基本素养，感谢田志博士对我专业学习上的宝贵意见，另外也非常感谢领导和同事陈昊瑜、杨作东、舒宇飞、李娟娟、杨振兴、李妍、陆雯对我工作学习上的支持和帮助。特别感谢王奇伟、邹荣和田伟思给予本文的宝贵建议。

感谢实验室师兄郑泽杰带领我做工艺实验和器件测试，让我对科研得窥门径。感谢师兄兼好友苏铭吉在实验室一起学习科研，生活中互相分享兴趣爱好。感谢师姐张燕燕、曲益明、魏娜、张捷、蔡芷媚在学习生活中为我排忧解难、打气鼓励。特别感谢师兄兼好友应迪在学校和企业实习期间的交流和陪伴，帮助和分享。也很庆幸可以和实验室的其他小伙伴高世凡、丁雅茹、陈正阳、丁响、刘济荣、张泽宇、丛煜、杨帆一起学习生活，感谢性格迥异却都乐观善良的你们让我在实验室的学习生活绚丽多彩，充实快乐。

感谢我的室友夏宇杰、欧阳煜东和张宇锋，我不会忘记那个萦绕吉他声、口琴声与歌声的夏日雨夜，感谢你们让我鼓起勇气学会了吉他，祝未来的人生旅途一帆风顺，歌声常伴。

最后感谢我的父母和姐姐一直以来对我的支持、鼓励和包容，让我在研究生期间对人生和家庭有了不一样的看法，加速奔向我想要的未来。

再次衷心感谢帮助过我的老师、同事和同学们，我会带着你们给我的人生礼物继续前进，再接再厉！祝愿你们幸福健康，万事如意！

摘要

NOR 型闪存具有读取速度快、与 CMOS 集成工艺兼容等优点而被广泛应用于各种领域，更多应用环境迫切需要更大容量更小尺寸的 NOR 型闪存，然而由于特征尺寸的不断缩小，浮栅器件逐渐濒临物理尺寸极限，这对存储器的工艺以及其可靠性都提出了更大的挑战。本文基于量产平台开展了 55/50 nm ETOX NOR 型闪存的可靠性和干扰特性研究及其工艺优化。

针对 NOR 型闪存耐擦写特性的研究，通过 TCAD 模拟仿真和流片测试表明，沟道电流密度与耐擦写特性呈现负相关性，源漏击穿电压(BVDS)与耐擦写特性呈现正相关性；而最终选取的离子注入工艺条件还需满足最低操作速度的要求，利用晶圆可接受测试(WAT)测试结果 I_d 与 BVDS 研究了耐擦写特性与器件擦写速度的关系；最终通过同时调节源极和漏极的离子注入条件，得到的流片测试结果满足耐擦写次数大于 100k 和擦写时间小于 500 ms 的要求。

针对 NOR 型闪存数据保持能力的研究，发现通过增大控制栅极关键尺寸(CD)可以增大浮栅电容耦合率，减轻由于电荷泄露而导致的 V_{th} 飘移的影响，进而改善存储器的数据保持能力，最终保持特性测试 V_{th} 飘移量从 0.7 V 降低到了 0.4 V，满足常温下十年的保持时间要求。

针对 NOR 型闪存干扰特性的研究，经过大量器件测试及流片数据分析，发现通过增加 NiPt 沉积厚度可以减小了 NiSi 管道现象，改善了 NiSi 管道现象对沟道电场的影响，减小了由于漏极干扰而造成的写入单元的 V_{th} 飘移，提高了存储器的抗漏极干扰能力。

本文对先进节点 ETOX NOR 型闪存进行可靠性研究及工艺参数优化，且该研究成果已应用在 NOR 型闪存的实际量产中。同时，该成果对浮栅器件在更低纳米级节点下的可靠性优化具有重要意义，具有较高的产业价值。

关键词：NOR 型闪存、工艺优化、可靠性、干扰特性

Abstract

NOR-type flash memory has the advantages of fast reading speed and compatibility with CMOS integration process and is widely used in various fields. More application environments urgently require NOR-type flash memory with larger capacity and smaller size. However, due to the continuous shrinking of feature size, Floating gate devices are gradually approaching the physical size limit, which poses greater challenges to the process and reliability of the memory. In this paper, the reliability and disturb characteristics of 50/55 nm ETOX NOR flash memory and its process optimization are carried out based on the mass production platform.

According to the research on the endurance characteristics of NOR flash memory, through TCAD simulation and tape-out test, the channel current density and endurance characteristics are negatively correlated, and the source-drain breakdown voltage (BVDS) and endurance characteristics are positive, and the final selected ion implantation process conditions still need to meet the minimum operating speed requirements, using the wafer acceptance test (WAT) test results I_d and BVDS to study the relationship between the endurance characteristics and the device erasing speed; Finally, by adjusting the ion implantation conditions of the source and drain at the same time, the tape-out test results obtained meet the requirements of endurance times greater than 100k and erasing time less than 500 ms.

According to the research on the data retention capability of NOR flash memory, it is found that increasing the critical size of the control gate (CD) can increase the floating gate capacitance coupling ratio, reduce the impact of V_{th} shift due to charge leakage, and then improve the memory's data retention capability, The final retention characteristic test V_{th} shift is reduced from 0.7 V to 0.4 V, which meets the ten-year retention time requirement at room temperature.

According to the research on the disturb characteristics of NOR flash memory, after a large number of device tests and tape-out data analysis, it is found that increasing the thickness of NiPt can reduce the NiSi pipe phenomenon, optimize the influence of the NiSi pipe phenomenon on the channel electric field, and reduce the V_{th} shift of the programmed cell due to drain disturb, and improve the memory's anti-drain interference ability.

In this paper, the reliability research and process parameter optimization of advanced node ETOX NOR flash memory are carried out, and the research results have been applied in the actual mass production of NOR flash memory. At the same time, this achievement is of great significance to the reliability optimization of floating gate devices at lower nanometer nodes, and has high industrial value.

Keywords: NOR flash memory, Process optimization, Reliability, Disturb

缩略语词意中英文对照表

ETOX	Erase Through Oxide	通过氧化层擦写
BVDS	Breakdown Voltage with Source-Drain	源漏击穿电压
WAT	Wafer Accepted Test	晶圆可接受性测试
CD	Critical Dimension	关键尺寸
RAM	Random-Access Memory	随机访问存储器
SRAM	Static Random Access Memory	静态随机访问存储器
DRAM	Dynamic Random Access Memory	动态随机访问存储器
NVM	Non-Volatile Memory	非易失性存储器
EPROM	Erasable Programmable Read-Only Memory	可擦除可编程只读存储器
EEPROM	Electrically Erasable Programmable Read-Only Memory	电可擦除可编程只读存储器
RRAM	Resistive Random Access Memory	阻变存储器
MRAM	Magnetoresistive Random Access Memory	磁性随机存储器
FeRAM	Ferroelectric Random Access Memory	铁电随机存储器
PCRAM	Phase Change Random Access Memory	相变随机存储器
TWS	Ture-Wireless-Stereo	真无线耳机
XIP	Execute In Place	片内执行
HRS	High Resistive Status	高阻态
LRS	Low Resistive Status	低阻态
SEM	Scanning Electron Microscope	扫描电子显微镜
MLC	Multi -Level Cell	多存储水平单元
FG	Floating Gate	悬浮栅极
CG	Control Gate	控制栅极
TEM	Transmission Electron Microscope	透射电子显微镜
EDS	Energy Dispersive Spectroscopy	能量色散光谱仪

TCAD	Technology Computer Aided Design	半导体工艺模拟和器件模拟工具
CHEI	Channel Hot-Electron Injection	沟道热电子注入
BBT	Band-to-Band Tunneling	能带间隧穿
SILC	Stress-Induced Leakage Current	应力诱导泄漏电流
LDD	Light Doped Drain	轻掺杂漏极
DRB	Data Retention Bake	温度加速数据保持特性测试
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor	金属氧化物半导体场效应晶体管
CR	Coupling Ratio	电容耦合率
ADI	After Developing Inspection	显影后检查
AEI	After Etch Inspection	刻蚀后检查

目 次

致谢	I
摘要	II
缩略语词意中英文对照表	IV
目 次	VI
第一章 绪论	1
1.1 研究背景	1
1.1.1 存储器体系结构	1
1.1.2 非易失性存储器	3
1.1.3 新型非易失性存储器	4
1.1.4 NOR 型闪存存储存储器发展及其研究现状	7
1.2 ETOX NOR 型闪存工作机理	11
1.2.1 ETOX NOR 型闪存结构	11
1.2.2 ETOX NOR 型闪存基本操作方式及其原理	12
1.3 ETOX NOR 型闪存的可靠性	17
1.3.1 耐擦写能力	20
1.3.2 数据保持能力	22
1.4 ETOX NOR 型闪存的阵列干扰	24
1.4.1 读取干扰	25
1.4.2 写入/编程干扰	27
1.4.3 擦除干扰	30
1.5 ETOX NOR 型闪存制造工艺	30
1.6 本文研究内容和意义	32
1.7 本文的主要内容与组织结构	32
第二章 50 nm ETOX NOR 型闪存耐擦写能力的研究	34
2.1 TCAD 模拟仿真研究	36
2.1.1 TCAD 仿真漏极离子注入能量对沟道电流的影响	37
2.1.2 TCAD 仿真漏极掺杂对沟道电流的影响	39

2.1.3 TCAD 仿真源极掺杂对沟道电流的影响	41
2.2 实际流片研究	43
2.2.1 漏极掺杂对沟道电流的影响	43
2.2.2 源极掺杂对沟道电流的影响	43
2.3 耐擦写特性与器件操作速度的关系研究	50
2.4 本章小结	52
第三章 55 nm ETOX NOR 型闪存数据保持能力和干扰特性研究	53
3.1 55 nm ETOX NOR 型闪存数据保持能力研究	53
3.1.1 影响 V_{th} 飘移的因素	53
3.1.2 控制栅极长度对数据保持能力的影响	55
3.2 55 nm ETOX NOR 型闪存干扰特性研究	59
3.2.1 影响漏极干扰的因素	60
3.2.2 NiSi 管道现象对漏极干扰的研究	61
3.3 本章小结	68
第四章 总结与展望	69
4.1 主要工作及创新点	69
4.2 未来工作展望	70
参考文献	72
作者简介	77

第一章 绪论

1.1 研究背景

存储器，即是用来存储数据或者程序的元件。不管是 1947 年晶体管的发明还是 1958 年集成电路的出现，亦或者基于冯洛伊曼架构的计算机体系不断发展，都为现代数字信息时代奠定了基础。而存储器作为冯洛伊曼架构运算器、控制器、存储器、输入设备、输出设备五个部分当中的重要组成部分，从第一台计算机的出现开始，也随之不断发展进化。特别是近些年来物联网、人工智能、云计算、可穿戴电子设备、汽车电子等新兴产业的出现，不仅对数据的处理、传输有着更高的要求，也对数据的存储有着更大的挑战。尤其是智能手机和消费电子市场的不断拓展，半导体存储器推动着集成电路市场不断增长，成为重要的增长引擎。而这些信息数字领域都对先进存储器有着明确且清晰的要求，即拥有更高的存储密度、足够大的存储窗口、更低的运行功耗、更快的操作速度、更长的数据保持时间（Data Retention）、更强的耐擦写（Endurance）能力、更强的抗干扰（Disturb）能力。

1.1.1 存储器体系结构

存储器主要分为光学存储器(如 DCD、CD 等)、磁性存储器（如磁带、软盘等）、半导体存储器等。因为集成电路半导体产业长期以来都按照“Moore 定律”不断发展(虽然近几年面临失效^[1])，使得集成电路在同等成本的条件下，集成密度不断提高，对于存储器而言，即是相同价格条件下存储密度不断提高，而成本不断降低。所以普遍认为与集成电路工艺兼容的半导体存储器最具发展潜力。

如图 1.1 所示，当代半导体存储器体系为了满足不同的存储需求，适应计算机存算体系结构，从上到下依次为寄存器（CPU register memory）、高速缓存（Caches）、主存（Main Memory）、闪存（型闪存）、离线存储（Off-Line Storage）。其中寄存器级为 CPU 内部组成单元，是 CPU 运算时取指令和数据最快的地方，可以用于暂存指令、数据和地址。高速缓存的速度介于寄存器与主存之间，是主存与 CPU 数据交互的中间缓冲地带，它与主存都是由 RAM（Random-Access Memory，随机访问存储器）组成的，不同的是高速缓存是由 SRAM（Static Random Access Memory，静态随机访问存储器）组成的，而主存是由 DRAM（Dynamic Random Access Memory，动态随机访问存储器）组成的。SRAM 只要存储器保

持通电，里面存储的数据就可以保持不变，典型的六管双稳态结构也可以在有干扰的情况下，快速恢复到稳定值，虽然速度最快但是其单位字节成本也是最高的，一般来说只用于 CPU 一级或者二级缓存。而 DRAM 每个单元是由一个电容和一个控制访问晶体管组成的，每一位存储就是对应一个电容充电。利用电容内部存储电荷的多少来代表这一位是“0”还是“1”。但是由于电容本身存在漏电现象，当有干扰存在时，可能会导致数据丢失，故需要不断的给它周期性的充电刷新。由于 DRAM 的结构简单易于集成，所以 DRAM 器件密度很高，但其速度本质取决于电容充放电周期，故存储速度较 SRAM 慢，另外由于 DRAM 需要不断刷新，所以其待机功耗很大。SRAM 与 DRAM 在断电之后都会丢失数据，我们也称这种掉电之后数据即丢失的存储器为易失性存储器(Volatile Memory)。




图 1.1 半导体存储器体系架构^[2]

相较于掉电之后数据即丢失的易失性存储器，与之对应的就是非易失性存储器(Non-Volatile Memory, NVM)，即掉电之后数据仍然不会立刻丢失的存储器，如图 1.2 为按照存储器掉电之后数据是否立即丢失来划分的存储器类别。闪存即是非易失性存储器中非常重要的一种，它的存储速度相较于 RAM 来说很慢，但是能廉价的提供巨大的存储容量。由于其非易失性、单比特极低的成本，被广泛的作为各种数据资料的存储介质。

随着集成电路的发展，基于冯洛伊曼架构的计算机体系的极限处理速度越来越受数据存储速度的限制，很多学者都在寻求突破现有架构的限制，而作为其中关键一环的存储器尤其是科学家研究的重点，科学家希望有一种存储器既满足快速的要求同时具有低成本、非易失等优点。具有更大存储空间、更低的运行功耗、更快的擦写、读取速度、更长的数据保持时间、更强的耐擦写能力、更强的抗干扰能力集于一身的存储器永远是研究的目标。

目前的存储器市场中，SRAM、DRAM、闪存仍然是主流的半导体存储器，而其中闪存由于其存储密度高、成本低、可靠性高等特点，占据着绝大多数的非易失性存储器市场，在整个半导体存储器市场中也具有举足轻重的地位。




图 1.2 按照易失性划分的存储器类别


1.1.2 非易失性存储器

非易失性半导体存储器由于其掉电以后数据和程序也不会立即丢失的特点，已成为我们的日常生活中不可或缺的一部分。如图 1.2，与传统 CMOS 技术兼容的非易失性存储器主要有最初的 EPROM(Erasable Programmable Read-Only Memory，可擦除可编程只读存储器)、在 EPROM 基础上发展起来的 EEPROM(Electrically Erasable Programmable Read-Only Memory，电可擦除可编程只读存储器)、NOR 型闪存和 NAND 型闪存以及多种新型非易失性存储器如 RRAM (Resistive Random Access Memory，阻变存储器)和 FeRAM (Ferroelectric Random Access Memory,铁电随机存储器)，此外新型非易失性存储器也有 MRAM (Magnetoresistive Random Access Memory，磁性随机存储器)和 PCRAM(Phase Change Random Access Memory)，相变随机存储器)等。EPROM 和 EEPROM 曾经占据非易失性存储器市场的大部分份额，但是随着技术的发展，在 1984 年，东芝公司 Fujio Masuoka 提出了基于 EEPROM 的快速闪存存储器这一概念^[3]。1988 年 Intel 首先基于这一概念开发出 NOR 型闪存技术，之后东芝公司于 1989 年发表了 NAND 型闪存结构^[4]，浮栅器件经过三十多年的快速发展取得了巨大的成功。目前市场上绝大多数非易失性存储器均为浮栅结构，即 EEPROM、NOR 型闪存和 NAND 型闪存。由于这三者独有的特点，也

决定了他们适合使用的场景，EEPROM 常常被用于需要每一位数据灵活存储的情况，NAND 型闪存具有容量大，改写速度快等优点，适合应用于大容量嵌入式的数据存储如数码相机、MP3 随身听、随身 U 盘等。NOR 型闪存由于其可直接运行里面的程序，不必把代码读入系统 RAM 中，可以减少 SRAM 的容量从而减少成本，主要被用于存储程序和代码，而近些年由于移动终端领域（汽车电子、智能手机）市场的不断扩大，特别是以 TWS（True-Wireless-Stereo）无线蓝牙耳机为代表的可穿戴设备、手机屏幕显示的 AMOLED 和 TDDI 市场的爆发，对外挂程序存储芯片的需求不断增加，也进而推动了先进 NOR 型闪存市场的快速增长。在未来，随着物联网设备市场的扩大，传统的处理器芯片+DRAM+NAND 型闪存的方案无法满足物联网设备低成本的网络连接与计算能力，采用 NOR 型闪存代替 DRAM+NAND 型闪存是目前主流的物联网方案。NOR 型闪存的特点是芯片内执行（Execute In Place, XIP），因为存储在 NOR 型闪存中的代码可以在需要时被随机访问，而数据可以在同一设备中可靠地存储和检索。这种内存体系结构以最低的组件数提供着最大的功能，可以同时满足存储与运行内存的要求。综上所述，在未来 NOR 型闪存仍然具有巨大的市场空间，并会被应用在更广泛的领域之中。

1.1.3 新型非易失性存储器

从十九世纪 60 年代以来直到二十世纪初，半导体集成电路的发展都遵循着著名的 Moore 定律即硅芯片集成的晶体管数目，每过 18 个月就会翻一倍。微电子器件尺寸都按比例不断缩小，它带动了整个集成电路向微缩化的方向发展，但是由于浮栅器件本身的结构限制，浮栅存储器相较于传统逻辑器件更快的面临微缩节点的挑战。目前，基于前一节介绍的市场对存储器的需求，业界对非易失性半导体存储器研发趋势主要是集中在两个方面，一方面是继续研发和改进主流已实现成熟量产化的闪存存储技术，尽可能的向更小节点推进，提高存储器的存储密度与速度；另一方面是研发应用新机理、新材料和新结构的全新存储技术。基于现实应用场景，理想的新一代存储器应该有足够大的存储密度、足够快的擦写读取速度（~ns）、足够低的操作电压（~V）、足够好的耐擦写特性（>100k 次）、足够长的保持时间（>10 年）。目前新型存储器中只能满足其中的一种或者几种特性，这些新型存储器有阻变存储器 RRAM、磁性存储器 MRAM、相变存储器 PCRAM 和铁电存储器 FeRAM。一般认为在阵列整合中前三种是电阻式而铁电存储器为电容式^[5]。

图 1.3 新型非易失性存储器^{[5][6]}

(a)阻变存储器

阻变存储器其典型结构为金属底电极-电介质氧化物阻变层-金属顶电极如图 1.3 所示。在外电场的激励作用下，器件的电阻值会发生改变，其电阻值在电场撤销之后仍能够保持。计算机是通过二进制“0”和“1”来存储处理信息，因此信息的存储也需要两个状态。同样的，RRAM 至少需要有两个状态分别代表“0”和“1”，这样才能够存储信息。RRAM 的两个不同的状态是通过位于上下两个电极之间的电介质的电阻大小来表征的。一个是高电阻值或者叫低电流的状态高阻态（High Resistive Status, HRS），以及另一个较低电阻值或者叫高电流状态低阻态（Low Resistive Status, LRS），两个阻态的电值分别是 HRS 和 LRS。对于一个刚制备出来的 RRAM 器件而言，一般情况下都需要经过一个初始化较大的电压激励过程，这个过程被称为 **Forming**，使得阻变存储器第一次从初始的高阻态转变到低阻态，而处于低阻态的阻变存储器在被施加一定电压激励后从低阻态转变到高阻态的过程称之为 **Reset**。在 **Reset** 操作后变为高阻态的阻变存储器通过施加电压激励转变到低阻态的过程（不同于第一次高阻到低阻的 **Forming**）称之为 **Set** 操作。另外一般会通过 1T1R（一个晶体管和一个 RRAM 组合）的结构来作为 RRAM 阵列的控制方式。虽然阻变存储器具有与传统 CMOS 工艺兼容、膜层结构简单、存储窗口大、存储密度高、擦写速度快等优点^[7-9]。目前国内多家厂商都在研究 RRAM 量产的可能性，中芯国际在 2017 年已有风险样片推出。尽管如此，阻变存储器由于其膜层工艺较难控制，实际与 CMOS 兼容过程中 **Forming** 电压和控制晶体管限流难以满足低功耗要求，所以距离真正的量产还有一段距离，需要进一步的研究开发。

(b)磁性存储器

电阻随器件磁性状态的变化称为磁阻，根据磁流变模型各层的磁矩，可以测得与磁流

变模型相对应的电阻。磁性存储器 **MRAM** 就是一种利用这种磁阻原理制作的非易失性存储器，它是利用磁电荷而非电荷来达到存储数据的目的，其结构如图 1.3 所示。基于巨磁阻（GMR）效应的应用，其自 20 世纪 90 年代初以来一直被用于硬盘驱动器记录头。当多层 GMR 堆叠的某些层在相同方向上被磁化时，另一层将表现为低电阻。当它们以相反方向磁化时，膜层电阻会很高。这种磁化可以通过导线周围的场（Toggle Mode MRAM）产生，也可以通过使正向或反向电流通穿过位单元（Spin-Tunnel Torque MRAM）来实现，进而实现数据的写入和擦除。**MRAM** 根据基本工作原理进行分类主要有各向异性 **MRAM**、自旋阀 **MRAM**、伪自旋阀 **MRAM**、磁隧道结(MTJ) **MRAM** 和霍尔效应 **MRAM**。**MRAM** 具有高密度、高耐久性、高速擦写优点。但是，**MRAM** 不如 **SRAM** 快，比型闪存密度小，比 **DRAM** 昂贵，且与 **CMOS** 工艺兼容性较差^{[10]~[12]}。近年来，**MRAM** 已获得大量投资，在不断推进其量产化的过程中也产生了很多变体包括垂直 **STT**、过程自旋扭矩、旋转轨道扭矩（**SOT**）等，但是由于其膜层制备和工艺兼容方面仍有问题需解决，离大批量出货还有一定距离。

(c)相变存储器

PCRAM 也被称为相变存储器(**PCM**)或 **PRAM**。它是基于记忆电阻技术利用能从非晶态转变为晶态和从晶态转变为非晶态的硫系化合物材料，因此该器件被命名为相变存储器。

如图 1.3 所示，在两个电极之间夹有一层硫族化物。而这种硫族化物每个相的电阻水平是不同的，非晶态的电阻高，而晶态电阻低。通过外围电路检测两种状态的电阻差异，就可以确定二进制中的“0”或“1”^[13]。而这种硫族化物的相变是由于电阻加热器的加热，导致电流通过电极和电阻加热器注入硫系层从而引发相变。即使电源被移除，该相变状态仍然保持不变，进而保持非易失性。

PRAM 具有快速的读取、写入和擦除的性能以及良好的可伸缩性。较有可能替代传统的闪存，但是与此同时，相变存储器也存在很多量产阶段的问题，如较差数据的保持能力、较高的操作电流^[14]等。

虽然近几年上述新型存储器都在不断地发展并取得令人惊喜的突破，特别是 **FeRAM** 和 **MRAM** 在未来有望替代传统型闪存产品。但是目前他们距离大批量产品化量产仍有一段距离。

(d)铁电存储器

FeRAM 使用铁电薄膜作为电容来存储数据，在无外部电源接入的情况下其中的数

据可以保持 10 年^[15]。FeRAM 的存储器单元与 DRAM 存储器单元结构相似,典型的 FeRAM 结构包含一个晶体管和一个电容器,电容器为铁电材料,如图 1.3 所示^[6]。

近年来,由于在非易失性铁电存储器(FeRAM)的开发中利用层状异质结构集成技术以及 Hf 基氧化物铁电性的发现,铁电存储器取得了重大进展。Hf 基氧化物在膜厚可扩展性、CMOS 兼容性和低电压操作等方面比传统的 FE 钙钛矿(如 $\text{Pb}(\text{Zr,Ti})\text{O}_3$, $\text{SrBi}_2\text{Ta}_2\text{O}_9$ 等)具有很大的优势^{[16]~[18]}。

虽然目前铁电存储器由于 Hf 基氧化物的出现呈现出较好的工艺兼容性,但是目前关于 Hf 基氧化物的一个主要问题是,由于 Hf 基氧化物膜中的亚稳态正交相位(O 相)的性质,它们具有相对较低的铁电性和较差的耐久性,距离和现有工艺兼容而达到量产仍需要进一步研究。

1.1.4 NOR 型闪存存储器发展及其研究现状

NOR 型闪存都是从 EPROM 结构进化而来的^[9]。EPROM 作为浮栅晶体管的一种,其栅极和漏极都必须施加较高的偏置,以产生足够的沟道热电子注入到漏极附近的浮栅之中完成写入操作。而 EPROM 的擦除是利用紫外线激发浮栅电子以获得足够的能量克服硅-二氧化硅势垒使得电子脱离浮栅实现擦除,所以需要在封装的过程中加入一个用于紫外线照射的石英窗口,这会使得 EPROM 封装成本昂贵。研究人员为了得到不利用紫外线就可以进行擦除的非易失性存储器,开发了利用电擦除的结构,但是为了可以进行电擦除,首先需要让栅氧化层厚度从 25 纳米左右减小到 10 纳米左右,使得 F-N 电子隧穿能够发生。其次,利用源漏的分级注入提高源结击穿电压,从而可以对结施加 10V 以上的擦除电压。NOR 型闪存存储器利用电子的擦除,使得它在电擦除之后可以直接重新写入程序而不必像 EPROM 一样必须要在紫外线条件下才能实现擦除操作,这也意味着擦除时间可以从原来按天计缩小到按秒计。第一个大容量 ETOX (Erase Through Oxide) NOR 型闪存是由 Intel^[9]于 1988 年公开的。这一大量容存储器首先被应用于存储个人电脑的 BIOS 系统唤醒启动程序。而在手机生产的最后一步,由于 NOR 型闪存能够及时加载最新的程序代码,并且在程序错误的情况下也可以通过不拆解手机修复,伴随着手机程序变得越来越复杂,NOR 型闪存也被用来存储电话号码、日历和其他信息,之后 NOR 型闪存作为手机的标准内存开启了业务腾飞的时代。

由于 NOR 型闪存的特点,可以说 NOR 型闪存是为了存储程序代码而不断发展的^[19]。每个存储器单元的漏极触点连接到位线,通过这种连接方式可以直接读取存储器晶体管,

从而满足程序执行所必需的快速读取性能。为了降低 NOR 型闪存的成本，NAND 闪存(图 1.4)于 1989 年被发明^[19]。在 NAND 闪存中，NAND 型闪存单元由 16 个或 32 个存储器单元串联起来，而这些存储器单元通过末端两个选定的晶体管连接到位线和源线。由于各单元的接触面积约占单元面积的 30%，这种串行浮栅器件的方法可以得到更小的模块面积，提高数据存储密度，从而降低单位比特存储的成本。在 NOR 型闪存中，基本单元是一个存储晶体管，而对于 NAND 型闪存存储，基本单元是 16 个存储器和 2 个选择转换器。但是因为串行晶体管的读取电流较低，所以这种方法牺牲的是 NOR 结构快速读取的性能。故一般在应用中 NOR 型闪存常用于存储程序代码存储而 NAND 型闪存常用于大量数据存储。




图 1.4 NOR 和 NAND 闪存的原理截面图和电路图^[10]

在发展的过程中，NOR 型闪存也随着 Moore 定律不断微缩化，如图 1.5 为英特尔十代存储器的 SEM (Scanning Electron Microscope, 扫描电子显微镜) 照片,由图可知单位存储单元的大小从 1986 的 $36\mu\text{m}^2$ 缩小到到 2006 年的 $0.0457\mu\text{m}^2$, 这代表了一个单元面积在 20 年间缩小了 788 倍。此外,由于所有 65 nm NOR 型闪存产品是基于 MLC(Multi -Level Cell, 多存储水平单元)技术,每个存储单元可存储 2 比特^[19]。所以单位比特的有效的单元尺寸为 $0.0228\mu\text{m}^2$ 。这意味着 NOR 型闪存在 10 代产品内有效存储单元大小减少了 1579 倍^[19]。




图 1.5 intel 十代 NOR 型闪存的 SEM 剖面图^[10]

自闪存被提出以来，其器件结构也经历了不断演变，主流的结构为两种，一种是电荷俘获型（Charge Trap Memory），一种是浮栅存储型（Floating Gate Memory）。

(a) 电荷俘获型存储器

电荷俘获型存储器于 1967 年被提出^[21]，最初的结构与传统 MOS(Metal Oxide Silicon)类似，在栅极与隧穿氧化层之间插入了一层氮化硅作为电荷俘获层 MNOS (Metal-Nitride-Oxide-Silicon)，如图 1.6 所示。一开始的栅极材料是金属电极 Al，虽然 Al 的导电性、延展性及工艺兼容性都较好，但是由于铝材料本身的耐热性等问题，多晶硅被引入作为栅电极材料，其结构为 SNOS (Silicon Nitride Oxide Silicon)。虽然多晶硅具有很好的耐高温特性、电阻率可调并且存储器操作电压较小等优点，但在进行存储器操作的过程中，由于电荷俘获区与多晶硅直接接触，多晶硅中的空穴会在操作期间注入到氮化硅中，导致俘获层电荷被干扰，极大的影响存储器的可靠性。之后学者又在 SNOS 结构的基础上，在栅极多晶硅与氮化硅之间插入了一层隔离氧化层从而避免了上述问题，开发出了 SONOS (Silicon Oxide Nitride Oxide Silicon) 膜层结构的电荷俘获型存储器。SONOS 结构现在也是一种主流的电荷俘获型存储器结构，相对于浮栅存储型它有着更强的电荷存储能力。同时，由于浮栅存储型采用多晶硅存储电荷，要保证浮栅相对控制栅有较高的电容耦合系数，而 SONOS 器件不存在电容耦合机制，对氮化硅层无厚度限制，另外电荷俘获型的存储单元间距可以做的更小、隧道氧化层老化磨碎速度更慢即耐久性更好，所以其工艺及小型化（叠层高度要小）比浮栅型具有一定优势^[22]，在转向更高存储密度的 3D 闪存存储器的时候，三星、东芝等厂商采用的是此种结构。




图 1.6 电荷俘获型存储器结构图

(b) 浮栅存储型存储器

浮栅型存储器是于 1967 年被首次提出，其结构与传统的 MOS 结构晶体管类似，而与电荷俘获型存储器不同的是，其存储电荷的区域是在一层悬浮栅极（Floating Gate, FG）中，简化结构如图 1.7 所示。浮栅型存储器有两个叠层栅极是其独有的特点，其悬浮栅极位于隧穿氧化层与电荷阻挡层之间，在现有工艺节点中，浮栅与控制栅极（Control Gate, CG）一般为多晶硅材料，隧穿氧化层为一层高质量极薄的氧化硅，而电荷阻挡层伴随着浮栅器件的发展，现如今一般为低温生长的高质量 ONO（Oxide-Nitride-Oxide）层，同时为了更好的存储电荷，在浮栅两侧也会用绝缘材料包围浮栅抑制电荷泄露。浮栅存储器是利用强偏置电场将电子注入到浮栅多晶硅之中，由于高质量阻挡隔离层的存在，使得存储的电荷可以保存很长的一段时间，从而实现非易失性存储器的非易失功能。由于浮栅型存储器存在更高的绝缘层势垒，其相对与电荷俘获型来说，理论上具有更好的数据保持特性^{[23][24]}。虽然这种结构相较于电荷存储型堆垛结构更为复杂，再转向更高密度的 3D 闪存存储器时，也有英特尔/美光等厂商选择此种结构。而对于 NOR 型闪存来说，相较于 NAND 型闪存的大容量存储应用，NOR 型闪存的耐擦写特性要求并没有 NAND 型闪存那么高，其主要的应用场景也决定了 NOR 型闪存更适合使用浮栅存储型这种结构。本课题的研究也是基于此种浮栅型存储器。ETOX(Erase Through Oxide) NOR 型闪存是本课题研究的存储类型，ETOX 的首字母缩写强调了闪存存储器从紫外线擦除到电擦除的过渡。

近年来，NOR 型闪存随着各类消费电子市场的爆发，展现出惊人的市场潜力，使得市场对 NOR 型闪存需求不断扩大，也推动 NOR 型闪存不断微缩化，这同时对大操作电压的浮栅器件的可靠性提出了更高要求。NOR 型闪存主要厂商有华邦、旺宏、兆易创新、Cypress、美光等，一直以来，65nm NOR 型闪存是业界的通用技术，各厂商也相继推出了

更先进节点的 NOR 型闪存产品，国内厂商武汉新芯于 2020 年初推出 50nm 浮栅式工艺代码型（SPI）闪存。合肥恒烁也于 2020 年 4 月推出了面向物联网应用的 50nm 128M NOR 型闪存。上海华力微电子有限公司也于 2020 年初推出了国内首个 50nm 节点 256M 大容量 ETOX NOR 型闪存，达到世界先进水平。




图 1.7 浮栅存储型存储器结构图

1.2 ETOX NOR 型闪存工作机制

随着大数据、物联网技术的涌现，以数据为核心的新一轮革命创新正在酝酿，而存储器作为存储数据的核心元器件，其关键地位不断巩固。非易失性存储器由于其掉电之后数据仍能存储很长一段时间，被广泛的应用于越来越多的领域之中。NOR 型闪存作为非易失性存储器的一种和 NAND 型闪存占据绝大部分的非易失性存储器市场。ETOX NOR 型闪存基于数据的存储，其基本工作方式有写入/编程、擦除与读取，下面将首先介绍 ETOX NOR 型闪存结构，然后分别介绍这三种工作模式及相应机理，最后介绍 ETOX NOR 型闪存的可靠性及其阵列干扰。

1.2.1 ETOX NOR 型闪存结构

ETOX NOR 型闪存是浮栅存储型存储器的典型代表。由于相同情况下，NMOS 具有比 PMOS 更高的沟道电流，其操作速度也更快，故常用 P 型阱作为 NOR 型闪存的有源区。图 1.8 为其主要结构的示意图，如图所示，ETOX NOR 型闪存自下而上为 P 型衬底硅片，二氧化硅隧穿层，多晶硅浮栅层、ONO 电荷阻挡层、多晶硅栅极。




图 1.8 ETOX NOR 型闪存结构示意图

1.2.2 ETOX NOR 型闪存基本操作方式及其原理

(a) 读取

对于计算机语言来说，最基本的信息记录信息的手段为二进制，即“0”态与“1”态，而这些信息通过调节单元的阈值电压可以被存贮在存储器之中。读取就是通过电信号感应出存储在单元中的信息的操作，具体的读取原理为单元阈值电压的改变可以引起沟道电流改变，这样就可以与参考电流进行对比，沟道电流与参考电流的大小关系也就产生了两种状态，决定了存储其中的数据为“0”态或者“1”态。而阈值电压可以通过改变存储在 FG 中的电荷数量进行调节，进而可以改变存储其中的信息。




图 1.9 擦除与写入状态下的 I-V 特性曲线^[18]

如图 1.9 所示，低阈值电压的单元是被擦除的单元，其读出的电流为高电流即为“通路”，记为“1”态，而高阈值电压的单元是被写入过的单元，其读出的电流为低电流即为

“断路”，记为“0”态。存储器需要一个尽可能大的电流差,即存储窗口(Memory Window, MW),别用于区分不同的擦除和写入的状态,这有利于读取操作完成的更快并且提升器件的抗噪声能力,为了达到这种目的,需要尽可能提升器件的跨导 G_m , 获得更小的亚阈值摆幅 SS , 基于这个因素, 要求 CG 与 FG 的耦合程度尽可能的大, 并且保证 ONO 介质隔离层尽可能的薄, 但是同时也不能让存储于 FG 中的电荷泄露损失。

(b) 写入/编程

写入是将电子置入 FG 之中的操作, 其 V_{th} 变化如图 1.10 所示。相较于 NAND 型闪存利用 F-N 隧穿效应进行写入编程不同的是, 对于大多数的 ETOX NOR 型闪存单元来说, 这一操作可以通过沟道热电子注入 (Channel Hot-Electron Injection, CHEI) 效应来完成。热电子注入效应是指沟道中的电子获得比费米能级大多个 kT 以上的能量之后, 其会脱离热平衡状态, 当其超过氧化层势垒 (约为 3.2 eV) 之后, 注入到氧化层之中的效应^[25]。对于一般的 MOSFET 而言, 热载流子注入效应会使器件阈值电压飘移和跨导减小, 不利于器件的可靠性, 但对于 ETOX NOR 型闪存来说, 可以利用此效应将电子注入到浮栅之中, 完成写入操作。当一个大的 V_{gs} ($\sim 10\text{ V}$) 和一个适当的 V_{ds} ($\sim 5\text{ V}$) 施加到单元上时, 如图 1.11 所示, 这样的偏置可以使得源漏之间有足够偏压, MOS 晶体管沟道中流动的载流子被沟道漏极一侧沟道夹断点附近的强电场“加热”, 获得能量, 其能量随着电场移动迅速增大, 并且在沟道漏极附近多次撞击电离, 从而产生大量热少数载流子和热多数载流子。一些少数载流子通过这种方式获得足够的能量使得它们可以越过 SiO_2 能量势垒, 若外界栅-衬底的垂直方向施加一个牵引电场的话, 这些热少数载流子便会注入到浮栅之中, 产生沟道热载流子注入栅级的电流^[25,26], 完成写入操作。如图 1.12 为 N 通道晶体管的情况下所对应的能带图。




图 1.10 写入操作时 V_{th} 变化示意图




图 1.11 写入操作时施加的电压示意图




图 1.12 沟道热电子注入效应能带示意图

电荷俘获型闪存存储器大多也是通过这种效应实现器件的写入的。这种写入方式尽管不是非常有效率，并且可能会引起阈值电压、跨导、饱和电流发生偏移，并带来隧穿氧化层损伤，但是这种方式可以在 1 us 之内完成写入操作，具有快速写入的优势。

(c) 擦除

擦除操作是将写入过程中置入 FG 中的电子移出，其 V_{th} 变化如图 1.13 所示。对于 EPROM 器件来说，将电荷从多晶硅浮栅中移除是通过 UV 光来实现的，因为 UV 光具有足够的能量使电子克服从浮栅到体硅衬底的能量势垒。而对于 ETOX NOR 型闪存来说，擦除操作是通过电子从 FG 到源区的 F-N 隧穿效应来完成的。F-N 隧穿是指当外部施加的电场足够大的时候（通常大于 5 MV/cm ），电子或者空穴在电场的作用下通过介质层势垒的现象，它实际上是一种场助电子隧穿机制^[27]。当一个大电压施加在多晶硅-SiO₂-硅结构上时，其能带结构的形状如图 1.14 所示。由于高电场的作用，电子在硅导带内的运动为一

个三角形的能量势垒，此能量势垒的宽度取决于所施加的外部电场，而势垒的高度由电极材料和 SiO₂ 的能带结构所决定。




图 1.13 擦除操作 V_{th} 变化示意图




图 1.14 F-N 隧穿能带示意图

一般可以通过将 CG 接地并且将一个电压 ($\sim 11\text{ V}$) 施加在源极，同时将漏极悬空；或者将一个大的负电压施加在栅极上 ($\sim 10\text{ V}$)，同时让源极电压达到 4 V 左右。也可以通过给衬底施加一个正电压，栅极施加一个负电压来完成。根据各极不同的电压关系可以将擦除操作分为以下三种情况：第一种是正向源极擦除，第二种是负向源极擦除，第三种是沟道直接擦除^[19]。沟道直接擦除相较于其他两种，由于其无需在源极进行过多改良以匹配高的偏置电压，所以更具有单元缩放潜力。




图 1.15 借助源极进行擦除施加的电压示意图

图 1.15 是负向栅极擦除和正向栅极擦除的电压偏置条件。相较于正向栅极擦除来说，负向栅极擦除的优点是只需要更低的源极电压就可以完成擦除操作，这会有利于源极电压用 4 V 低电压代替 11 V 高电压，减小缩放过程中源漏工程的压力，有助于提升器件的可靠性及缩放潜力。




图 1.16 沟道直接擦除施加的电压示意图

沟道直接擦除技术是将正向电压施加在闪存单元的衬底端上，同时 S/D 接入相同电平或者悬空，这种技术的其中一个关键优点在于减少了 BBT（Band-to-Band Tunneling，能带间隧穿）电流^[28]从而极大减少了擦除操作期间所需功耗，由于源漏电压在这种操作方式中也不需要特殊处理，这种操作方式也有利于器件微缩，但这种擦除方式需要额外增加一个

阱，这会增加工艺的复杂程度并且增加工艺成本。

图 1.16 是通过 NOR 型闪存沟道直接擦除方式下的电压偏置条件，这种擦除方式要求隧穿氧化层足够薄。如图所示，在栅极施加一个负向偏置，并且在 P 型衬底阱上施加一个正向偏置，从而在浮栅与 P 型衬底阱之间建立一个足够高的高电场，使电子通过沟道 F-N 直接隧穿效应从 FG 移动到 well，图 1.17 为直接隧穿能带示意图。




图 1.17 F-N 直接隧穿能带示意图

1.3 ETOX NOR 型闪存的可靠性

可靠性是指一个系统或者器件的功能在一段时间或者特定条件下仍能保持的性质。对于 ETOX NOR 型闪存来说，其业界器件级的可靠性主要由两个方面来衡量，耐擦写特性和数据保持特性，而阵列的可靠性主要由于干扰特性来衡量。虽然其工艺与传统 CMOS 工艺兼容，使用一些相同的基本材料（金属连线、硅、二氧化硅、介质层等）和加工步骤（光刻、刻蚀、淀积、研磨、掺杂等），也会具有一些共通的现象如氧化层击穿和热电子损伤，同时也符合故障及时拟合率和浴缸曲线^[29]的描述。但是由于 ETOX NOR 型闪存不论是功能亦或是结构都与其他类型的芯片有很大的不同，相较于逻辑器件其并不能一味的减弱热载流子注入效应和 F-N 隧穿效应，而作为非易失性存储器也必须具备足够久的数据保持时间，也正是这些不同使得 ETOX NOR 型闪存具有独有的可靠性特征。

与其他器件相比，最显而易见的差别在于其器件结构本身。作为一个存储器，其必须具备存储数据并且数据可以被写入、读取、擦除的功能。而它的非易失性特点在于其被介质层包裹的浮动栅极，这也是其可靠性研究的关键。而这一结构及其功能也就导致了 ETOX NOR 型闪存可靠性最特别之处：它的功能依赖于沟道热电子注入效应和 F-N 隧穿

效应来实现,使得它无法单纯的像其他器件一样尽量避免这些有损器件可靠性的效应,因而这也使器件要受到比其他 CMOS 电路高得多的电场,而这些效应反过来会对器件的可靠性及其外围控制电路的设计提出更高的要求。而上述引起集成电路器件可靠性问题的机制很大程度上依赖于物质固有属性如 3.2 eV 的 Si-SiO₂ 势垒,而不是诸如器件沟道的长度或宽度的表层参数,也正是这些原因阻碍了闪存存储器无法像 CMOS 逻辑电路一样进行单元尺寸和工作电压的微缩。例如当逻辑电路的栅极氧化层从 20 nm 减薄至 3 nm 时,同阶段发展的闪存存储器的隧穿氧化层厚度依然保持在 10 nm 左右^[19],并且施加在器件上的工作电压也没有很大的改变。而这些闪存存储器高的工作电压和有限的尺寸微缩特点不仅极大的影响着闪存存储器本身,而且也影响其外围电路的设计如需设计不同的高低电压模块。当逻辑电路通常工作在 2 V 或更低的电压时,闪存存储器的外围电路必须控制 10 V 左右的高工作电压,这也导致了闪存存储器具有阶梯式的不同掺杂浓度的结区和不同厚度的栅极氧化层,而为了达到更快的工作速度,外围电路还要同时具备不同掺杂浓度和不同栅极氧化层厚度的低电压晶体管 and 高速晶体管^[31]。

表 1.1 ETOX NOR 型闪存技术节点的关键创新^[10]

Technology node	Key innovation
1.5 μm	Established flash
1.0 μm	Isolation rounding reduction for improved cell gate alignment
0.8 μm	Recessed LOCOS(LOCAl isolation of Silicon)
0.6 μm	Self Aligned Source Scaled array field oxide
0.4 μm	Negative gate erase Intel StrataFlash TM memory
0.25 μm	Trench isolation
0.18 μm	Self Aligned floating gate, Unlanded contacts Multiple periphery gate oxides
0.13 μm	Channel erase, Dual trench, Dual gate spacer
90 nm	Copper interconnect
65 nm	StrataFlash TM only products
45 nm	Self aligned contact

在发展过程中，NOR 型闪存也随着 Moore 定律不断微缩化，上表 1.1 列出了 NOR 型闪存在每个技术节点的关键创新。其中的一个重大挑战是擦除之后阈值电压分布的控制，在标准 EPROM 工艺中，多晶硅浮栅绝缘层采用的是利用高温氧化生长而成的高质量氧化物，而这种高温多晶硅氧化物将会在擦除之后带来巨大的阈值电压分布。ETOX NOR 型开发中的第一个关键创新是使用了低温多晶硅氧化技术和 ONO(Oxide-Nitride-Oxide)多晶硅绝缘夹层。

在 ETOX NOR 型闪存开发过程中，也有许多可靠性的挑战，其中一个是不稳定的擦除。在擦除后的阈值电压分布中，缺陷会显示为尾部比特，导致分布变差。问题的根源在于跨通道或氧化物的高电场产生的热空穴，这些热空穴被困在硅与二氧化硅的界面附近。陷入陷阱的热空穴增加了擦除存储单元的隧道概率，从而使阈值电压低于正常单元，当热空穴被注入的电子中和后，隧穿恢复正常，从而在下一个周期提供正常的擦除阈值。为了减轻不稳定的擦除现象，在擦除验证期间需要识别尾位，并使用软编程（较低的编程电压）将尾位移至正态分布^[10]。

现如今随着技术节点的不断推进，就其本身浮栅结构而言，由于其纵向结构受限于物质固有属性，很难做出重大突破，而沟道变短使得其沟道电流不断增大，伴随而来的是隧穿氧化层损伤不断加剧，那么如何平衡其器件损伤带来的可靠性和器件性能之间的关系是现如今 NOR 型闪存存储器发展的关键问题。

对于 ETOX NOR 型闪存来说，其存储数据的功能本质在于“存储”可变的阈值电压即浮栅之中存储的电荷，那么相应的在存储器件操作过程像擦除、写入、读取期间尽量避免不想要的电荷损失对于存储器的可靠性来说是非常重要的。而且一些效应如热电子损伤和介质层击穿也与其他集成电路一样会存在于闪存存储器的操作之中，也会影响着器件的性能如读写的速度。其主要的两个可靠性参数是耐擦写能力（Endurance）和数据保持特性（Data Retention）。耐擦写能力是指，存储器在反复的写入和擦除循环中仍然可以保持一定大小的存储窗口即写入与擦除的阈值电压之比。通常情况下，业界要求闪存存储器要具备常温下 10 万次的可擦写次数后仍具有可分辨的阈值窗口。而数据保持能力是指在特定的环境条件下，经过一段时间之后，非易失性存储器仍能保持数据读取出来的结果不改变的能力，对于 ETOX NOR 型闪存来说就是存储于浮栅介质中的电荷在一定条件下，经过一段时间后电荷的丢失不影响读取电流关于“1”态与“0”态的判断，即仍能保持一定的阈值电压窗口。通常情况下，业界要求非易失性存储器在常温条件下存储数据保持 10 年

的时间而不发生读取错误。

1.3.1 耐擦写能力

耐擦写能力也叫做耐久性，是表征 NOR 型闪存可靠性的关键参数，耐擦写能力也就是器件在反复的擦写循环之后仍具有一定的存储窗口能保持正常的存储功能，那么擦除与写入引起的器件失效就格外需要研究。目前对于 ETOX NOR 型闪存来说，其擦除与写入主要依靠 F-N 隧穿和沟道热电子注入这两种方式。电荷可以通过这两种方式在浮栅之中完成流入与流出，而这两种方式都会给器件带来可靠性相关的问题。对于 F-N 隧穿来说，其隧穿效应依赖于外部施加在氧化层上的高电场，这个高电场会导致氧化层产生陷阱^[31]并产生应力诱导泄露电流（Stress-Induced Leakage Current, SILC）^[32,33]。而对于在写入时利用的热电子注入效应来说，由于热电子会使氧化层退化并且导致电子陷阱、界面态的产生，而这反过来也会抑制存储器写入时的速度。另外由于 ETOX NOR 型闪存擦除方式虽然根据偏置电压条件的不同有三种情况，但是若是利用在源极施加偏置进行擦除操作会导致 BBT 隧穿电流的产生并且产生热空穴注入，会加剧氧化层的退化^[19]。图 1.18 是典型的闪存存储器经过擦写循环之后的存储窗口趋势图。写入与擦除的阈值电压窗口的缩小是由不同原因所导致的，写入阈值电压 V_{tp} 窗口减小是由于靠近漏区氧化层中的电子陷阱，这些电子陷阱的存在会抑制热电子注入效应，减弱热电子注入效率，这些注入的热电子也会引起器件跨导退化。而擦除电压 V_{te} 窗口减小是由于在源栅交叠区 F-N 隧穿产生的电子陷阱，这些电子陷阱会使 F-N 电流减小从而引起 V_{te} 窗口减小。




图 1.18 耐擦写特性退化示意图

随着技术节点的不断推进，沟道长度的不断缩短使得沟道电场不断变强，在这种情况

下很容易产生热载流子。不管是对于 MOSFET 器件还是闪存存储器来说，热载流子诱导器件退化已经成为了影响器件可靠性最关键的问题之一^[34,35]。在先进节点的 CMOS 逻辑电路中已广泛采用 LDD (Light Doped Drain, 轻掺杂漏极) 工艺来抑制沟道横向电场，这种工艺可以有效的控制热载流子注入和相应的器件退化。然而对于 ETOX NOR 型闪存来说，其写入的工作机制就是建立在热载流子注入效应的基础上的，一般来说为了满足更快的写入速度和效率，通常采取高浓度的漏极掺杂，但是同时也要考虑到在保持高性能的同时，减小热载流子注入引起的器件性能及可靠性退化。

在重复的进行写入与擦除操作之后，主要引起器件退化的原因是电子陷阱和靠近漏极的氧化层界面态，如图 1.19 所示^[36]。由于靠近漏极区氧化层中电子陷阱的存在，晶体管的 V_{th} 会飘高，这时只需要少量的电子电荷存储在浮栅之中就可以被认为是写入了的状态（高阈值电压 V_{tp} ），故存储器判定的 V_{tp} 会变低，导致存储器的阈值电压窗口变小，最终直至器件失效。




图 1.19 沟道热电子注入带来的氧化层陷阱与界面态机制^[36]

Yamada 等^[37]利用电荷泵、跨导和耐擦写特性的相关测量来研究界面态和氧化层损伤是如何导致存储器写入操作速度变慢的。他们发现注入到浮栅中的电子减小的主要原因在于氧化层与漏极交叠区域的界面陷阱而非在氧化层中的电荷陷阱。在写入操作的最初阶段，当 $V_{fg} \approx V_d$ 的时候，界面陷阱就会在交叠区域产生，这些界面态将会被电子填满，而这会在之后反复的擦写循环之中阻碍电子注入到 FG 中，当带负电的浮栅的 V_{fg} 接近 $V_d/2$ 时，界面陷阱和氧化层陷阱的产生会导致跨导退化及沟道电流减小。图 1.20 显示了浮栅器件在擦写 10^5 次前后的写入特性。




图 1.20 在 100k 擦写循环前后的写入特性图^[37]

1.3.2 数据保持能力

数据保持能力是指在特定的存储条件下非易失性存储器仍然能在一段时间后保持数据正确的能力。对于 ETOX NOR 型闪存来说，存储的数据即是可调控的阈值电压，而影响阈值电压最主要的因素就是存储在被氧化层包裹的浮栅之中的电荷，这层氧化层具有足够高的势垒高度以存储电荷抑制电荷泄露。图 1.21 是典型的闪存存储器经过擦写循环之后的存储窗口趋势图。

由于业界要求闪存存储器在常温条件下需要有 10 年的数据保持时间，如果按照在常温下的常规测试手段是无法满足生产和测试的需要的。其实电荷损失的本质在于电荷的能量改变，所以业界也常用 DRB（data retention bake,温度加速数据保持特性测试）来表征存储器的数据保持能力，利用在高温下的统一无差别存储条件，使电荷获得更多能量，适当加速存储在浮栅之中的电荷损失^[37]。




图 1.21 数据保持能力退化示意图

通常运用这种方法,数据保持的失效模型是未知的,一般会先通过实验测试来寻找正确的活化能模型与器件失效的关系,在不同的温度条件下对器件进行烘烤测试,并将电荷损失率或俘获率绘制成与温度相关的函数^[38],如图 1.22 所示。





图 1.22 电荷损失率或俘获率与温度的关系^[37]

存储浮栅之中的电荷泄露有很多因素,例如本征电荷损失、氧化层缺陷、阻挡层 ONO 层缺陷等,其中比较重要的一个因素是由于 F-N 施加的强电场导致的 SILC 电流,这会使隧穿氧化层更易于导电从而引起电荷泄露^[39],如图 1.23 所示。除了上述由于电荷泄露引起的数据丢失的原因之外,存储数据本身还是由测量的阈值电压漂移量来决定,所以还有其他可以引起阈值电压改变的因素也可能会影响数据的存储。



- Data retention is degraded by P/E cycling.
- Two modes: Detrap and SILC

Detrap; trapped from bulk of tunnel-ox $\rightarrow V_t$ shift

Interface $\rightarrow$ S-factor (subthreshold slope) recovering

SILC; trap-assisted tunneling leakage from FG

图 1.23 擦写循环引起的数据保持能力退化^[39]

1.4 ETOX NOR 型闪存的阵列干扰

干扰（disturb）可以被定义为存储在未被选中单元中的数据由于外界条件改变，发生了无意识变化导致数据发生错误的行为。在通常情况下，由于阵列中的单元共用字线（Word line）和位线（Bit line），所以阵列中的干扰是很难避免的。如下图 1.24 所示，通过选中它工作所需的字线和位线的方式来选中单元 X，虽然是单元 X 是目标单元，但是在选中的字线或者位线上的单元，也会被施加相应的电压，例如在对单元 X 进行写入操作是， V_{g1} 被施加上了 10 V 的高电压，那么此电压也会被施加到单元 A 与单元 B 上，不仅是 A 和 B，而且在同一根 V_{g1} 位线上的单元都会受到 10 V 的电应力。而在存储器的正常工作过程中，写入、擦除和读取操作是要不断反复进行的，这些擦写循环会带来氧化层质量退化，不仅使得其器件本身可靠性降低，并且会使得存储器更易受到外界干扰。为此必须将存储器的状态及其有可能面临的干扰进一步细分，以定位各种干扰问题，从而采取有效的防范措施。




图 1.24 当单元 X 被选中时的阵列示意图及各线偏置电压^[19]

根据区块(块擦除单位)间是否存在干扰进行划分，主要有块内干扰与块间干扰两种。块间干扰就是在对一个选中区块中的单元进行操作的时候干扰到了另外一个未被选中区块里单元的状态，而块内干扰就是对一个选中区块中的单元进行操作的时候干扰到了同一

个区块中未被选中的单元。一般来说，若是区块间没有电压信号，那么块间干扰的问题也就不会存在，但由于提升单位面积存储比特数和成本的需要，存储密度往往变大，块间干扰的影响也变得越来越重要，不过这种块间干扰仍然可以通过合适的阵列结构来处理。下面将重点分析块内干扰的各种情况。

1.4.1 读取干扰

有上述关于干扰的定义可知，读取干扰就是在对目标单元进行读取操作时，使目标单元或其他非目标单元格中存储的数据发生了改变。这是因为在对单元进行读取时，读取电压也会被加到整条行或列之中，如下图 1.25 所示是 NOR 型闪存阵列的某一部分。当对中间单元进行读取操作时，需要对正在读取的单元施加约 1V 的位线电压和 5V 的字线电压。除了这个单元本身会受到栅极 5V 和漏极 1V 的电压应力以外。与此单元共用同一位线的所有单元阵列，它们的栅极电压保持为 0 但是都受到漏极 1V 电压的影响；而与该单元共用同一字线的所有单元阵列，它们都受到栅极 5V 电压的影响。若是被读取的单元是已被擦除的，当栅极被施加 5V 电压，虽然漏极被施加的电压只有 1V，但是由于热载流子注入效应，仍然存在有少量的电荷被注入栅极的可能性，这种弱写入有可能会影响存储其中的电荷^[40-42]。一般来说，对单元读取干扰必须满足 10 年不变的可靠性要求。




图 1.25 对中间单元读操作的阵列示意图

要推算读取干扰寿命，一般可以采用在较高的漏极电压和 $V_g=5\text{ V}$ 的条件下，对器件施加较高的电应力以加速其测试结果^[43]，通过较高的漏极电压和器件单元阈值电压漂移来推算其最终寿命^[44]，图 1.26 为读取干扰单元寿命推算图。如果可接受的读干扰阈值移位是 $\Delta V_{th}=0.5\text{ V}$ 。为了使读取干扰的寿命大于 10 年，读取期间所施加的漏极电压必须小于

(1/0.62) V, 为 1.6 V。而读取期间的位线电压为 1V, 小于 1.6V, 则其读取干扰寿命满足 10 年的可靠性要求。




图 1.26 读取干扰单元寿命推算图^[44]

另外, 由于与被读取单元共享同一字线的其他单元会被施加 5V 的栅极电压, 这一结构也会带来相关读取干扰的问题。通常情况下读取干扰施加的低电场不足以引起电荷流入或离开浮栅, 但是经过写入或擦除的单元, 其薄氧化物暴露在高电场和高水平电荷注入之后, 会使其氧化层退化, 在低电场下就可能会通过 SILC 的方式产生泄露电流。而这种漏电对于现代高密度 (共用同一字线的存储器阵列典型值为 1024) 的存储器阵列来说, 影响无疑是非常大的。Brand 等人在中描述了一种典型的阵列测试方法^[41], 阵列读取干扰故障率由特定阵列 V_{th} 的飘移值的累积概率来获得, 失效判据为 $\Delta V_{th}=0.5V$ 。失效时间与应力温度、应力电压和循环次数之间的经验关系式如下:

$$t_m = t_0 \exp\left(\frac{-0.42}{kT}\right) \exp\left(\frac{\frac{3.6}{kT} - 65}{V}\right) (cyc\#)^{-0.30} \quad (1-1)$$

从上式可以得知, 有几个因素决定阵列读取干扰故障率。首先是循环擦写的次数, 此外还有应力时间、施加的电压大小和温度等。循环擦写次数决定了产生泄露电荷的概率, 应力时间决定了泄露电荷是否能够到达器件失效的节点。对于大多数闪存存储器来说, 闪存读取时应力时间小于 $1 \mu s$, 这是非常短的, 所有闪存因读取干扰而导致的故障率是很低的, 而且一般在实际应用中, 同一单元不可能连续读 10 年, 所以读取干扰不是主要的干扰问题。

1.4.2 写入/编程干扰

编程干扰是在对目标单元进行编程操作时，使其他非目标单元格中存储的数据发生了改变。下图为 NOR 型闪存阵列中截取的一块区域，如图 1.27 所示，为了对中间单元进行编程，需要对所选位线施加约 6V 的漏极电压，对所选字线施加约 10V 的栅极电压，利用沟道热电子注入效应完成写入操作。




图 1.27 对中间单元写操作的阵列示意图

与读取干扰一样，所有共用这条选中位线的单元都会受到漏极电压应力，而栅极电压保持为零。这种干扰情况被称为漏极干扰（Drain Disturb）。一方面，对于已经编程的单元来说，可能会由于浮栅与漏极之间的 F-N 隧道效应，导致浮栅中的电荷损失，使得原本存储的数据丢失导致信息错误，如图 1.28 所示。在不同漏极电压下的漏极干扰 V_{th} 与时间的关系图如图 1.29 所示^[44]。




图 1.28 漏极干扰机理示意图




图 1.29 在不同漏极电压下的漏极干扰 V_{th} 与时间的关系图^[44]

另外一方面，对于已经被擦除的单元来说，可能会由于沟道热电子注入而导致 V_{th} 存储窗口缩小。




图 1.30 栅极干扰（对于写入单元）干扰机理示意图




图 1.31 不同栅极电压下的栅极干扰（写入单元） V_{th} 与时间的关系图^[44]

除了在共用位线的情况，还有共用字线的情况需要讨论。在编程过程中，所有共用这条选中位线的单元都会受到约为 11 V 栅极电压，这种干扰被称为栅极干扰（Gate Disturb）。由于此时施加在栅极的电压很大，所以存在两种可能的干扰现象。第一，电子可以通过多晶硅-ONO 介电层从浮栅到达控制栅栅极（CG），从而导致编程完成单元的电荷损失，机理如图 1.30 所示。第二，电子可以通过隧穿氧化物从沟道到达浮栅，从而使被擦除的单元获得电荷，造成数据丢失或者 V_{th} 飘移，如图 1.32。




图 1.32 栅极干扰（对于擦除单元）干扰机理示意图

并且如果在擦除操作时在隧穿氧化层引入了空穴，那么依靠隧穿氧化层的栅极干扰会使器件失效时间减少，缩短器件寿命，如图 1.31 为不同栅极电压的栅极干扰（写入单元）下 V_{th} 与时间的关系图，图 1.33 不同漏极电压的漏极干扰（擦除单元）下 V_{th} 与时间的关系图。




图 1.33 不同漏极电压下的漏极干扰（擦除单元） V_{th} 与时间的关系图^[44]

1.4.3 擦除干扰

擦除干扰是在对目标单元进行擦除操作时，使其他非目标单元格中存储的数据发生了改变。因为闪存存储器一般是按照区块（block）为擦除的最小单位，因此同一区块内没有擦除干扰。而在实际的闪速存储器操作中，被选中擦除的区块与未被选中的区块间擦除电压高度隔离，不同区块间彼此非常独立，一般不会发生干扰，所以这种类型的干扰没有编程干扰那么严重。

1.5 ETOX NOR 型闪存制造工艺

ETOX NOR 型闪存的制造工艺一大优点是与传统 CMOS 工艺兼容，它可以在原有 CMOS 工艺上而不引入其他新型材料的情况下完成制造。本文研究的 NOR 型闪存采用的是基于 50/55 nm ETOX NOR 型闪存工艺流程开发的。如图 1.34 为兼容 CMOS 流程的主要工艺步骤。




图 1.34 ETOX NOR 型闪存主要工艺步骤

- (1)硅片前处理,通过化学试剂清洗,表面平坦化等手段对硅片表面进行预处理;之后通过光刻和刻蚀手段对特定位置进行位置标定,从而定义有源区;然后通过热氧化生长及化学气相沉积隔离层完成浅沟槽隔离;最后通过离子注入的方式对 NOR 闪存单元进行定量掺杂形成阱区。
- (2)通过热氧化的方式形成高质量的隧穿氧化层;之后淀积一定厚度的多晶硅,再进行离子注入调控浮栅多晶硅阻值最后通过化学机械研磨得到目标厚度的多晶硅浮栅。
- (3)通过化学气相沉积的方式依次形成氧化层、氮化硅层、氧化层的 ONO 层;之后运用与浮栅形成方式相似的工艺形成多晶硅控制栅极;最后进行栅极堆垛结构刻蚀。
- (4)对漏极进行多次离子注入以形成掺杂浓度梯度分布以完成浅掺杂漏极制作。
- (5)通过化学气相沉积的方式形成介质隔离层以包裹栅极堆垛结构;之后对源漏进行多次离子注入以得到纵向掺杂浓度梯度分布,完成源漏工程。
- (6)通过先化学气相沉积再研磨平坦化的方式将底层结构与上层连线相隔离;之后通过光刻、刻蚀的方式将源漏极裸露进行源漏极金属化,并用物理气相沉积的方式生长层间金属;然后通过反复的层间介质生长、光刻、刻蚀和金属沉积形成所需的多层金属连线;最后在符合设计规则的前提下形成最终的金属 PAD 以便于封装测试。

1.6 本文研究内容和意义

NOR 型闪存作为非易失性半导体存储器中最具有代表性的一种。由于其独特的特性一直占据着特殊的市场地位，近年来随着移动终端市场的爆发式增长，移动通信、消费电子、数据终端的快速兴起，NOR 型闪存也迎来了新的发展机遇，推动 NOR 型闪存继续微缩化是市场与存储器发展的必然需求，虽然新型存储器如 RRAM、MRAM、FeRAM 在某些参数上各自具有独特的优势，并且具有突破传统存储器性能及可靠性的潜力，但大多数产品仍在测试量产的阶段上，距离实际大批量量产流片还需要很多工作要做，此时传统结构的尺寸微缩仍然是提升性能和集成度的有效方法。但是随着先进节点的微缩，尤其对于浮栅结构的 ETOX NOR 型闪存来说，其工艺开发过程中会面临结构逼近物理固有限制，器件性能与可靠性矛盾等更多的问题，而作为非易失性存储器来说，在先进节点下的可靠性问题也将是研究的重点。

本文基于 55、50nm ETOX NOR 型闪存工艺平台，通过对 ETOX NOR 型闪存进行各种晶圆级电学特性测试，并且进行了耐擦写特性、数据保持特性、干扰特性等可靠性相关的测试，利用 TEM(Transmission Electron Microscope，透射电子显微镜)、EDS(Energy Dispersive Spectroscopy，能量色散光谱仪)等材料标准分析工具，分析了在纳米级 ETOX NOR 型闪存节点微缩化过程中引起的可靠性问题，并通过 TCAD (Technology Computer Aided Design) 软件仿真优化可靠性的条件，在原有流程上改进了工艺，实现了产品可靠性的提升，从而推动先进节点 ETOX NOR 型闪存产品的量产化进程，对浮栅型闪存存储器的进一步微缩化也有重要意义。

1.7 本文的主要内容与组织结构

本论文主要基于量产工艺平台，研究了 NOR 型闪存存在微缩化过程中面临的可靠性问题及其相关的工艺开发，具体结构如下：

第一章，主要介绍本论文的研究背景，首先介绍了存储器体系架构及存储器的分类，之后简要介绍了各种非易失性存储器并对量产化现状做出说明，回顾了 NOR 型闪存技术的发展历史，介绍了电荷俘获型和浮栅存储型两种主要的闪存存储器结构，比较了两种结构的区别及现在的研究情况，而后引出本文主要研究 ETOX NOR 型闪存，然后阐述了先进节点 NOR 型闪存的可靠性发展需求；然后主要介绍了 ETOX NOR 型闪存，先介绍了

ETOX NOR 型闪存其特殊的浮栅结构，这也是 ETOX NOR 型闪存实现非易失性存储器存储的关键部分；之后详细介绍了 ETOX NOR 型闪存的工作机理，包括沟道热电子注入效应实现的写入操作，F-N 隧穿效应实现的擦除操作，利用高低电流区分“0”态与“1”态的读取操作；描述了 ETOX NOR 型闪存的可靠性参数，主要包括耐擦写特性和数据保持能力，并且对影响存储器这两种可靠性参数的因素做了简要阐述；之后简要描述了 ETOX NOR 型闪存的干扰特性发生原因，主要是由于阵列之中的单元共用字线和位线所引起的，详细的介绍了阵列内各种干扰类型及其产生机理，根据存储器进行的不同操作，干扰分为读取干扰、编程干扰和擦除干扰，作为主要干扰类型的编程干扰根据施加电压的电极分为栅极干扰和漏极干扰，而读取干扰和擦除干扰并不是主要的干扰类型；简单的介绍了 ETOX NOR 型闪存存在先进节点与 CMOS 工艺兼容的制作步骤；最后说明本文的研究内容及意义。

第二章，介绍了对 ETOX NOR 型闪存耐擦写特性研究，首先介绍了先进节点下影响耐擦写特性的机制；之后通过 TCAD 仿真模拟对引起耐擦写特性退化的因素进行了仿真分析；然后利用晶圆级电性测试和耐擦写特性测试研究了不同离子注入条件的源漏极对 ETOX NOR 型闪存耐擦写特性的影响；最后对器件耐擦写特性与器件性能之间的关系进行讨论。

第三章，介绍了对 ETOX NOR 型闪存数据保持能力和干扰特性的研究，首先针对数据保持特性，探究影响 V_{th} 飘移的因素，介绍了保持特性的判断依据；通过对晶圆级电性测试结果和保持特性测试结果的分析，研究了不同控制栅极的尺寸对 ETOX NOR 型闪存数据保持特性的影响；然后针对干扰特性，介绍了影响漏极干扰的因素，而其中漏极工程起到了重要作用，之后介绍了漏极金属化对漏极干扰的影响，通过对晶圆级电性测试结果和干扰特性测试结果的分析以及各种材料表征手段，研究了 NiSi 管道现象对漏极干扰特性的影响。

第四章，对本论文的研究工作进行总结与未来工作展望。

第二章 50 nm ETOX NOR 型闪存耐擦写能力的研究

随着集成电路不断朝微缩化的方向发展,存储器也面临着微缩化带来的独有问题,对于纳米级别的 ETOX NOR 型闪存来说,其沟道长度决定了其非常容易产生热电子,而这意味着基于沟道热电子注入效应来完成写入操作的 ETOX NOR 型闪存可以更容易的达到更高的性能,同时在第二章可靠性一节中讨论了由于其隧穿氧化层厚度存在其固有物理极限,存储器的工作电压仍然很大,对于先进节点的 ETOX NOR 型闪存来说,其可靠性问题尤为突出,如何同时满足性能与可靠性的要求成为了目前产业研究的重点。但是在擦写循环期间,沟道电流及电场的变化对存储器耐擦写特性的影响尚不明确,并且器件的性能及其可靠性的综合性研究有进一步提高的空间,本节主要针对上述问题做深入研究。

基于 ETOX NOR 型闪存结构可知,其热电子注入模型与 MOSFET 类似,其注入电流 I_{gate} 可以按照如下表达式描述^[25]:

$$I_{gate} = I_{ds} \int_0^L P_{\Phi_b} P(E_{ox}) \frac{dx}{\lambda_r} \quad (2-1)$$

L : 沟道长度。

λ_r : 散射平均自由程。

P_{Φ_b} : 电子在电场中获得足够克服 Si-SiO₂ 势垒能量的概率。

$P(E_{ox})$: 是热电子无障碍到达势垒峰的概率,此概率完全由电场 E_{ox} 决定的。

此外由于 P_{Φ_b} 随着 E_x 呈指数型增长,在晶体管饱和区,沟道电场 E_x 几乎随着距离源极的距离呈指数变化,在漏极处达到峰值,所以上式也被近似为:

$$I_{gate} \approx I_{ds} \frac{\Delta L}{\lambda_r} [P_{\Phi_b} P(E_{ox})]_{max} \quad (2-2)$$

其中 ΔL 为在漏极 CHEI 发生区域的长度。

由上述分析可知下述对于 ETOX NOR 型闪存注入电流 I_{gate} 定性分析: I_{gate} 正比于 I_{ds} 、碰撞电离率和电荷收集效率,其中碰撞电离率与横向电场强度有关,横向电场强度越大,其碰撞电离率越高,获得足够能量的概率越大, I_g 电流越大,写入效率越大,写入速度也越快。而电荷收集效率与垂直电场强度有关,垂直电场强度越大,其电荷收集效率越高, I_g 电流越大,写入效率越大,性能越好。

对于现代先进节点的 ETOX NOR 型闪存来说,其垂直电场由于其固有物理限制几乎不变,所以通过控制横向沟道电流及其电场来控制器件性能及可靠性变得尤其重要。现代

集成电路制造工艺通常都采用 LDD 结构^[45]来抑制沟道热载流子效应, LDD 结构是在沟道末端和原有漏区之间引入了轻掺杂漏区, 这种结构可以有效的降低沟道与源区结合部位的水平方向的掺杂浓度梯度, 起着浓度缓冲的作用^[46], 而这种结构的优势在于显著地降低了沟道与源、漏区结合部位的电场强度, 并且将电场强度的峰值位置从漏极移向沟道末端, 从而有效的抑制热载流子的横向迁移, 进而减弱了热载流子效应对栅极氧化层的损伤^[47], 此外由于 N⁺区为浅结, 这种结构也有助于减弱短沟道效应。

在实际产业化生产过程中, 由于成本及其他因素的考量, 要在控制制造成本的基础上实现沟道电流电场的控制, 基于现代工艺集成电路制造的复杂性及关联性, 有很多方式可以达到这一要求, 但是最为直接和有效的方式就是改变掺杂浓度, 这也是在原有工艺流程上调整的综合性考虑, 而掺杂浓度可以从下面几个方面考虑:

- 1、源极区掺杂浓度条件
- 2、漏极区掺杂浓度条件
- 3、沟道有源区的轻掺杂调节

为了实现沟道电流电场的控制, 显然源漏极的掺杂浓度改变更可以在不改变原有阈值电压等参数及后续测试的条件下完成这一目的。从改变源极区掺杂浓度考虑, 其浓度条件的改变可以直接引起沟道电流的变化, 但是对于发生在靠近漏区的热载流子注入效应的电场较漏极不明显。而从改变漏极区掺杂浓度考虑, 由于热载流子注入发生的区域靠近漏极, 所以其掺杂浓度的改变会直接影响沟道电场的分布。当然除了源极与漏极都会影响沟道电流及其电场, 沟道有源区的轻掺杂调节也会直接影响沟道电流的大小, 但是由于其改变了有源区的费米能级, 导致阈值电压偏移, 带来实际工业产品联动的参数调节问题, 通常只会作为补充调节。本章从 ETOX NOR 型闪存的源极及漏极的掺杂条件入手, 首先通过 TCAD 模拟 ETOX NOR 型闪存的电场及其电流分布, 找出掺杂浓度影响沟道电流的各种参数, 然后通过在实际流片中分别调节源极和漏极的掺杂浓度, 之后比较模拟结果与实际流片结果, 研究了源极和漏极掺杂浓度对沟道电流电场的影响。之后结合后续 NOR 型闪存擦写速度测试, 通过 WAT (Wafer Accepted Test, 晶圆可接受测试) 数据中的 I_d 与 BVDS (Breakdown Voltage with Source-Drain, 源漏击穿电压) 对 NOR 型闪存的性能与擦写特性进行综合分析, 进而对先进节点的 ETOX NOR 型闪存的耐擦写能力进行研究。

2.1 TCAD 模拟仿真研究

在通过 TCAD 软件仿真模拟之前,先简要介绍一下现代集成电路制造掺杂工艺,掺杂工艺主要有两种,一种是应用于早期的热扩散工艺,还有一种是离子注入工艺。自 20 世纪 60 年代开始发展起来的离子注入技术是微电子工艺中定域、定量掺杂的一种重要方法。第一台商用离子注入机于 1973 年面世,在 40 多年的时间里已被集成电路工艺广泛采用,成为超大规模集成电路的标准掺杂工艺。在集成电路制造中的隔离工序中防止寄生沟道用的沟道截断、调整阈值电压用的沟道掺杂、CMOS 阱的形成及源漏区域的形成等主要工序都采用离子注入法进行掺杂,特别是浅结制作主要用离子注入技术来实现,从而使集成电路的生产进入超大规模直至甚大规模时代,相较于扩散工艺离子注入主要的优点为是可以精确控制注入到硅中的掺杂原子数目,注入剂量在 $10^{12}\sim 10^{18}\text{cm}^{-2}$ 的较宽范围内,同一平面内的杂质均匀性和重复性可精确控制在 $\pm 1\%$ 内。相比之下,在高浓度扩散时,同一平面内的杂质均匀性最好也只能控制在 5%~10%水平,而低浓度扩散时,均匀性更差。

TCAD 是可以仿真模拟半导体工艺及其器件的模拟辅助工具,随着工艺节点的不断微缩,产品趋于多样化定制化,不管是基于产品开发或是控制成本的角度都需要实现软件平台端的仿真模拟。TCAD 被目前用于各种集成电路如 CMOS、存储器、功率器件、高频器件的研发过程中。TCAD 工艺仿真的主要功能是对半导体制造中关键步骤的模拟,这些关键的半导体工艺包括离子注入、刻蚀、淀积、氧化和光刻等,而它的器件仿真功能一般用于二维或三维模式下半导体器件的电学、热学、光学特性以及相关的直流、交流和时域响应分析等。TCAD 的模拟仿真基于物理的计算以及各种工艺模型和器件模型理论如各种物理机制、有限元分析、偏微分方程等,相当于是在软件平台端实现理论性的工艺实验和器件制造实验,通过这种平台端的模拟仿真实验可以极大的缩短工艺和器件的开发周期并且降低实际生产工艺的制造成本及测试成本,并且也有利于提高对半导体工艺、器件和电路的理论水平,进而提高设计能力,加快产品迭代及新型器件的产生。在实际的工艺开发中,也常用于精确调节优化半导体器件结构及工艺,达到速度、量产、漏电和可靠性的最佳结合。

由于 ETOX NOR 型闪存的写入机制为沟道热载流子注入效应,从上述表达式可以直接看出,注入电流 I_g 与沟道电流 I_d 直接相关,热电子碰撞获得能量的概率与沟道电场直接相关,所以沟道电流及电场极大的影响 ETOX NOR 型闪存的写入过程。由上述影响沟道

电场及电流的因素及相应的工艺条件控制,下面将会分别模拟仿真源极和漏极的离子注入条件进行探索性实验,为改善 ETOX NOR 型闪存耐擦写性提供实验依据。

2.1.1 TCAD 仿真漏极离子注入能量对沟道电流的影响

本实验将漏极离子注入能量为 15 keV、15 keV、12 keV、10 keV 而剂量均为 $5.5E14$ 的 ETOX NOR 型闪存分为 i、a、b、c。其中 i 为高工艺节点耐擦写特性良好的漏极离子注入条件,作为参照条件,a 作为基准条件 (baseline),b、c 两组为对照实验 (split),然后对这四组样本进行仿真模拟,模拟出其沟道电流密度及沟道电流相关参数。

下图 2.1 为漏极采用不同离子注入能量的 TCAD 仿真模拟结果和沟道电流密度仿真图。




图 2.1 不同漏极离子注入能量的 TCAD 电流密度仿真模拟图




图 2.2 不同漏极离子注入能量的沟道电流密度仿真模拟图

由图 2.2 可知当随着节点微缩之后，沟道的电流密度明显升高，这也与理论相吻合。在相同的工艺节点，仅改变离子注入能量的情况下，a 到 c 的离子注入能量不断减小，其中 a 的能量最大，c 的注入能量最小，从沟道电流密度仿真模拟图可以看到，随着注入能量的不断减小，其靠近漏极位置的电流密度最大值也不断减小，而靠近源极位置的电流密度几乎没有发生改变。




图 2.3 不同漏极离子注入能量与 BVDS 的关系趋势图

图 2.3 为 i、a、b、c 利用 TCAD 模拟出来的 BVDS 值与离子注入能量的关系图。BVDS 是源漏的击穿电压，是栅极和源极短路的情况下，漏极和源极不发生雪崩击穿时，所能施加的最大的额定电压，是与沟道漏电流和沟道电场密切相关的参数，一般认为 BVDS 越大沟道漏电流越小，而其沟道电场可以近似认为越小，而相对应的其耐擦写能力可能越好。由图可知相较于高工艺节点的高 BVDS 值（参考 BVDS）来说，相同注入能量的 BVDS 值减小了 38%，而在同一工艺节点下，随着离子注入能量的减小，BVDS 明显的升高了，但是仍然达不到低点节点参考的 BVDS。所以需要考虑同时调整剂量和能量的角度一起增大 BVDS 的值。

2.1.2 TCAD 仿真漏极掺杂对沟道电流的影响

本实验将通过同时控制漏极离子注入能量及剂量的方式进行仿真模拟，离子注入条件（能量、剂量）分别为 i（15keV、5.5E14），a（15keV、5.5E14），b（10keV、4.5E14），c（10keV、3.5E14）。其中 i 为高工艺节点耐擦写特性良好的漏极离子注入条件，作为参照条件，a 作为基准条件（baseline），b、c 两组为对照实验（split），然后对这四组样本进行仿真模拟，模拟出其沟道电流密度及沟道相关参数。




图 2.4 不同漏极离子注入条件的沟道电流密度仿真模拟图

图 2.5 为漏极采用不同离子注入条件（能量、剂量）的 TCAD 仿真模拟结果。图 2.4 为沟道电流密度仿真图，由图可知，在相同的工艺节点，在改变离子注入剂量而不改变能量的情况下，b 的离子注入剂量大于 c，而 a 的能量与剂量都最大，从沟道电流密度仿真

模拟图可以看到，随着注入能量和剂量的不断减小，其靠近漏极位置的电流密度最大值也不断减小，而靠近源极位置的电流密度几乎没有发生改变。下表 2.1 为样品 i、a、b、c 利用 TCAD 模拟出来的 BVDS 与离子注入能量及剂量的条件表。由表可知随着离子注入能量和注入剂量的减小，BVDS 明显的升高了，虽然还达不到参考的 BVDS（5.05 V），但已经极为接近。下面将从改变源极注入条件来调节沟道电流密度及电场分布。




图 2.5 不同漏极离子注入条件的 TCAD 电流密度仿真模拟图

表 2.1 不同漏极离子注入条件的 BVDS

Sample(Drain)	Implant Energy (keV)	Implant Dose(E14)	BVDC(V)
i	15	5.5	5.05
a	15	5.5	3.65
b	10	4.5	4.38
c	10	3.5	4.72

2.1.3 TCAD 仿真源极掺杂对沟道电流的影响

由上述实验可以看出离子注入条件剂量比能量更加影响 BVDS, 本实验将通过控制源极剂量的方式进行仿真模拟, 离子注入条件剂量分别为 i ($7E14$), a ($6E14$), b ($5E14$), c ($4E14$), 而注入能量都为 $20keV$ 。其中 i 为低节点耐擦写特性良好的源极离子注入条件, 作为参照条件, a 作为基准条件 (baseline), b、c 两组为对照实验 (split), 然后对这四组样本进行仿真模拟, 模拟出其沟道电流密度及沟道电流相关参数。




图 2.6 不同源极离子注入条件的 TCAD 电流密度仿真模拟图

图 2.6 为源极采用不同离子注入条件 (剂量) 的 TCAD 仿真模拟结果和沟道电流密度仿真图。

由图 2.7 可知, 在相同的工艺节点, 在改变源极离子注入剂量而不改变能量的情况下, a 的注入剂量最大而 c 的注入剂量最小, 从沟道电流密度仿真模拟图可以看到, 随着注入剂量的不断减小, 其靠近源极位置的电流密度最大值也不断减小, 而靠近漏极位置的电流密度也发生了一些改变。




图 2.7 不同源极离子注入条件的电流密度模拟结果

图 2.8 为 i、a、b、c 利用 TCAD 模拟出来的 BVDS 值与离子注入剂量的关系图。由图可知随着离子注入能量的减小，BVDS 明显的升高了，但是相较于参考的 BVDS（5.05 V）还是有一定差距。




图 2.8 不同源极离子注入条件的 BVDS

通过利用 TCAD 仿真手段，由上述模拟仿真实验可知，源漏极的离子注入条件都可以影响沟道里的电流密度分布，注入的剂量比注入的能量更加影响电流密度，而源漏极的离子注入条件改变可以明显的影响靠近源漏极附近的电流密度峰值，并且随着注入离子浓度的减小和注入离子能量的减小，源漏击穿电压 BVDS 逐渐增大。此仿真结果可以为后续实际流片优化存储器耐擦写特性做出模拟仿真参考。

2.2 实际流片研究

通过上述 TCAD 模拟仿真,可以得到通过改变源极和漏极的离子注入条件可以改变沟道电流密度的分布,并且其分布分别影响对应片区的电流密度,由于 ETOX NOR 型闪存的写入依靠沟道热载流子注入效应,所以漏区的电流密度改变对写入的影响较大,相对应的源区的电流密度对擦除的影响较大。在此基础上,可以参照上述趋势拟定流片条件,分别进行实际流片实验,并通过分析 WAT 流片测试数据来进行比较分析。

2.2.1 漏极掺杂对沟道电流的影响

本实验将通过同时控制漏极离子注入能量及剂量的方式进行实际流片,离子注入条件(能量、剂量)分别为 a (12keV、2E14), b (10keV、2E14), c (8keV、2E14)。其中 a 作为基准条件(baseline), b、c 两组为对照实验(split),然后对这三组样本线上流片之后进行 WAT 结果测试。为了避免单一 bit 对参数趋势变化的影响,此 WAT 测试结果都取中位数值。

下图 2.9 为漏极采用不同离子注入能量条件与 BVDS、特征沟道电流、沟道截止电流的关系图。




图 2.9 漏极采用不同离子注入条件与 BVDS、 I_d 、 I_{off} 的关系图

由图 2.9 可知随着漏极掺杂变轻,其源漏击穿电压 BVDS 变大,而沟道截止电流变小,器件在工作时的沟道特征电流也变小。此结果与 TCAD 仿真模拟结果趋势是一致的。

2.2.2 源极掺杂对沟道电流的影响

本实验将通过控制源极离子注入剂量的方式进行线上流片,离子注入条件剂量分别为 a (2.8E14), b (2.5E14), c (2.2E14)。其中 a 作为基准条件(baseline), b、c 两组为对照实验(split),然后对这三组样本线上流片之后进行 WAT 结果测试。为了避免单比特对参数趋势变化的影响,此 WAT 测试结果都取中位数值。此外此实验样本 a 的漏极注入条件

与 2.2.1 中样品 a 条件相同。

下图 2.10 为源极采用不同离子注入剂量与 BVDS、特征沟道电流、沟道截止电流的关系图。




图 2.10 源极采用不同离子注入条件与 BVDS、 I_d 和 I_{off} 的关系图

由上图 2.10 可知随着源极掺杂变轻，其源漏击穿电压 BVDS 变大，沟道截止电流变小，沟道在工作时的特征电流也变小。这与 TCAD 仿真模拟结果趋势是一致的，下图 2.11、2.12 是 TCAD 模拟与 WAT 测试 BVDS 结果的比较，如图所示，由于 TCAD 模拟与 WAT 的源漏掺杂及其他条件并不完全一致，所以 BVDS 仍具有一定差值，但是可以看到若在单一变量（离子注入能量或剂量）改变的情况下，WAT 的结果与仿真结果趋势完全吻合，达到了 TCAD 模拟的预期效果，验证了 TCAD 仿真模拟对工艺优化具有的指导作用。

通过实际两次实验流片的 WAT 测试结果可知，当控制单一变量时实际的 BVDS 趋势与理论分析相一致，通过控制源漏极的离子注入条件可以使 BVDS 增大，漏电减小，但是会使沟道特征电流减小，而沟道电流是表征擦写速度的重要参数，所以还需要实际的可靠性测试来判断此工艺条件是否同时满足可靠性及性能的要求。




图 2.11 漏极离子注入能量与 BVDS 关系图（WAT 测试与 TCAD 模拟比较）




图 2.12 源极离子注入剂量与 BVDS 关系图（WAT 测试与 TCAD 模拟比较）

下表 2.2 为采用 2.2.1 节和 2.3.2 节实验整合之后的离子注入条件列表（split table），由上述实验可知在列表的靠右或靠下侧，其 BVDS 越大，沟道电场越小，其擦写特性可能越好。

通过对采用源极和漏极条件（表中样品 S9）进行耐擦写特性测试，我们得到样品 S9 在经过 100k 擦写循环以及在 125℃ 条件烘烤 1000h 之后的 V_{th} 飘移量为 1 V（满足窗口大于 0.5 V 的要求）。但是如图 2.13 所示，为样品 S9 的擦写速度测试结果，经过 25k 次的擦写之后，其写入时间已经超过了 500ms，而经过 100k 的擦写之后，其时间更是超过 800ms 接近 900ms，不满足在经过 100k 擦写之后产品擦写时间小于 500ms 操作时间的需求，所以需要同时平衡其性能与可靠性。

可以考虑在保证可靠性的基础上增加其擦写的速度，通过略微加重源漏极掺杂条件以增大其擦写速度。图 2.14、2.15 为采用加重源极和漏极掺杂条件（表 2.2 中样品 S5）调节 BVDS 的擦写速度测试结果及其耐擦写特性测试结果。

表 2.2 不同源漏极离子注入条件

S/D	a（12keV、2E14）	b（10keV、2E14）	c（8keV、2E14）
a（2.8E14）	S1	S2	S3
b（2.5E14）	S4	S5	S6
c（2.2E14）	S7	S8	S9




图 2.13 离子注入条件 S9 的写入速度测试结果




图 2.14 离子注入条件 S5 的写入速度测试结果

从上图 2.13、2.14 可知，S5 样品擦写速度较 S9 更快，大约为 400ms，满足 100k 循环擦写之后擦写时间小于 500ms 的存储擦写速度需要。




图 2.15 离子注入条件为 S5 的耐擦写特性测试结果

图 2.15 为 S5 样品的耐擦写特性测试结果，纵坐标是测试点的数量，横坐标是 V_{th} ，由耐擦写特性的定义可知，当经过擦写循环之后 V_{tp} （写入状态下的阈值电压）和 V_{te} （擦除状态下的阈值电压）的差值越大，说明存储窗口越没有缩小，也就是更耐擦写，反之，当擦写过后其 V_{tp} 和 V_{te} 的值越接近，甚至重叠，说明器件的耐擦写特性越差，面临失效的风险。图 2.15a 是在擦写循环之前的 V_{tp} 和 V_{te} ，其 V_{tp} 的最小值与 V_{te} 的最大值差为 2.7V。

图 2.15b、d 是在 50k 擦写循环之后测得的 V_{tp} 和 V_{te} 值,其中 d 经过了 50k 擦写,置于 125℃ 条件下烘烤 1000h 之后测得的 V_{tp} 和 V_{te} 值(通过这种温度辅助加速测试,可以得知在擦写之后数据的存储能力,这也是业界重要的可靠性测试手段)。图 2.15c、e 是在 100k 擦写循环之后测得的 V_{tp} 和 V_{te} 值,其中 e 经过了 100k 擦写,置于 125℃ 条件下烘烤 1000h 之后测得的 V_{tp} 和 V_{te} 值。

比较图 2.15a、b、c 可知经过多次的循环擦写之后,其存储窗口不断变窄, V_{tp} 和 V_{te} 的差值从原来的 2.7V 下降到擦写 50k 循环之后的 1.7V, 100k 擦写循环之后下降到 1.4V。而经过在 125℃ 烘烤 1000h 之后,50k 擦写循环的 NOR 型闪存,其 V_{tp} 和 V_{te} 的差值从 1.7V 下降到了 0.9V;100k 擦写循环的 NOR 型闪存,其 V_{tp} 和 V_{te} 的差值从 1.4V 下降到了 0.2V。而 0.2V 的存储窗口无法满足存储器的基本存储要求,极易产生数据读错误。虽然 S5 满足了存储器工作速度(<500ms)的要求,但是为满足耐擦写特性要求,所以还需要在此基础上继续选取掺杂浓度介于样品 S5 与样品 S9 之间的工艺条件,以同时满足可靠性及擦写速度要求。

图 2.16 为采用控制源极和漏极条件(表 3.2 中样品 S6)调节 BVDS 的擦写速度测试结果及其耐擦写特性测试结果。




图 2.16 离子注入条件为 S6 的写入速度测试结果

从上图可知, S6 样品擦写速度较 S9 更快, 其擦写速度约为 450ms, 满足擦写时间小于 500ms 的存储器操作速度需要。




图 2.17 离子注入条件 S6 与 S5 的耐擦写特性测试结果比较：(a)样品 S6，100k 擦写；(b)样品 S5，100k 擦写；(c)样品 S6，100k 擦写，125℃，1000h；(d)样品 S5，100k 擦写，125℃，1000h

而上图 2.17 为 S5、S6 样品的耐擦写特性测试结果比较。图 2.17a、c 是样品 S6 在 100k 擦写循环之后测得的 V_{tp} 和 V_{te} 值，其中 c 是经过了 100k 擦写，还置于 125℃ 条件下烘烤 1000h 之后测得的 V_{tp} 和 V_{te} 值。图 2.17b、d 是样品 S5 在 100k 擦写循环之后测得的 V_{tp} 和 V_{te} 值，其中 d 是经过了 100k 擦写，还置于 125℃ 条件下烘烤 1000h 之后测得的 V_{tp} 和 V_{te} 值。

如图 2.17 所示 S5 的初始 V_{tp} 和 V_{te} 差值为 2.7V，S6 的初始 V_{tp} 和 V_{te} 差值为 3V。比较图 2.17a、b 可知经过 100k 次的循环擦写之后，S5、S6 的存储窗口都不断变窄，S5 的 V_{th} 窗口减小了 1.2V，而 S6 减小了 0.2V，存储窗口减小幅度小于 S5。而经过在 125℃ 条件下烘烤 1000h 之后，S5 的 V_{tp} 和 V_{te} 的差值窗口从 1.4V 下降到了 0.2V（小于 0.5V）， V_{th} 飘移量为 1.2V，无法满足可靠性要求；S6 的 V_{tp} 和 V_{te} 的差值从 2.8V 降到了 1.7V。虽然其在烘烤过程中存在存储窗口缩小，但最终仍然具有 1.7V 的 V_{tp} 与 V_{te} 的差值，具备可区分的存储窗口 ($>0.5V$)，满足存储器耐擦写特性要求。

2.3 耐擦写特性与器件操作速度的关系研究

由表 2.2 中 S5、S6 和 S9 的离子注入条件可知，其掺杂浓度逐级递减，S9 最轻而 S5 最重，结合上述 WAT 测试结果表明随着掺杂浓度减弱， I_d 逐渐减小，而 BVDS 逐渐增大，如下图 2.18 所示。若参考耐擦写特性测试结果，以 100k 擦写循环之后再经过 125°C1000h 测得的 V_{th} 飘移量作为耐擦写特性的表征量， V_{th} 飘移量越大认为其耐擦写特性越差。以 100k 擦写循环之后再经过 125°C1000h 测得的擦写时间为速度（性能）的表征量，擦写时间越大则器件速度越慢，性能越差。可得到如下图 2.19 所示的减轻离子注入浓度对擦写时间和 V_{th} 飘移关系趋势图。如图所示，随着掺杂浓度减弱， V_{th} 飘移量逐渐减小，耐擦写特性越好，而擦写时间 T 逐渐增大，速度越慢。

通过上述分析，结合公式 2.2，我们可知器件耐擦写特性与器件速度受到沟道电流和沟道电场的影响，假设沟道电流越大而沟道电场越小，则器件的综合性能也越好。但是单纯从晶圆 WAT 测试角度很难直接定义沟道电场，所以我们通过 WAT 测试中的 BVDS 来侧面描述沟道电场，在其他工艺条件和器件结构不变的情况下，沟道串通电压 BVDS 越大则认为施加在沟道两端的沟道电场越小，以帮助我们可以直接从 WAT 测试结果判断器件可靠性与性能的综合优化方向，这对无法直接测试可靠性的芯片制造厂无疑是非常重要的，可以帮助加速技术路线的迭代以压缩研发周期。






图 2.18 减轻源漏掺杂对 I_d 和 BVDS 的影响趋势图

图 2.19 减轻源漏掺杂对擦写时间和 V_{th} 飘移的影响趋势图

如下图 2.20 所示左轴为 I_d 与 BVDS 的乘积，其与沟道电流 I_d 和沟道电场 E 之比正相关，而右轴为 $1/V_{th}$ 飘移量与 $1/T$ 的乘积，代表着耐擦写特性与器件性能的综合指标。如图 2.20 所示，随着掺杂浓度减弱， I_d 与 BVDS 的乘积 (I/E) 呈现先上升后下降的趋势，而耐擦写特性与器件性能的综合指标也呈现先上升后下降的趋势，两者趋势相吻合，可以认为减弱掺杂浓度的过程是一个可靠性与器件性能平衡的过程，且存在一个最佳条件使得器件耐擦写特性与器件性能综合情况最优。通过上述综合分析，我们可以得到沟道电流越大而沟道电场越小，则器件的综合性能也越好，这也与实际的流片测试结果相吻合，证明了该模型趋势的正确性。

图 2.20 减轻源漏掺杂对 I_d 与 BVDS 的乘积和耐擦写特性与速度乘积的关系趋势图

2.4 本章小结

本章介绍了 ETOX NOR 型闪存可靠性的相关研究，特别是在先进节点微缩化带来的特殊问题，通过分析工艺节点的微缩给器件耐擦写特性带来的影响，利用栅极电流模型得知虽然随着节点缩小，其沟道电流变大，对于器件性能有利但是有可能造成可靠性退化；之后通过 TCAD 仿真分析源漏离子注入条件对沟道电流、电流密度及 BVDS 的影响，拟定流片实验方案；通过控制源漏离子注入条件为单一变量进行流片并对结果进行 WAT 测试和耐擦写特性测试，总结了源漏离子注入条件和耐擦写特性及擦写速度之间的关系，研究发现，虽然降低源漏掺杂浓度可以提升闪存的耐擦写特性，但是会导致其操作速度变慢，所以需要同时考虑其可靠性及器件性能，平衡这两者的关系，最后得到的结果满足了 100k 擦写之后小于 500ms 的速度与存储窗口要求；通过对耐擦写特性与器件速度关系的分析讨论，得到减弱掺杂浓度的过程中存在一个最优条件使得器件耐擦写特性与器件性能综合情况最优，最后通过可以用 WAT 测试直接得到 I_d 与 BVDS 的乘积来代表 I/E，用来描述器件耐擦写特性与器件性能的综合情况，对压缩芯片制造厂的研发周期有重要意义，也提供了 NOR 型闪存器件优化的趋势思路。

第三章 55 nm ETOX NOR 型闪存数据保持能力和干扰特性研究

3.1 55 nm ETOX NOR 型闪存数据保持能力研究

随着集成电路不断朝微缩化的方向发展，由于沟道不断变短，其面临源漏击穿电压不断降低并且沟道漏电流不断增大的问题，而存储器也面临着不断微缩化带来的独有问题，对于纳米级别的 ETOX NOR 型闪存来说，由于其栅极施加的电压受到浮栅中存储电荷产生的电场影响而不直接作用于沟道，这意味着栅极作用于沟道的能力更受限制，对于浮栅器件来说即是外部施加的控制栅极电压对于浮栅及沟道电流的能力减弱，沟道漏电的增大对存储器写入和擦除状态的判定也会带来相关问题，而这种对浮栅电荷和沟道控制能力的减弱将会放大存储在浮栅中的电荷丢失，可能会造成数据保持能力测试结果变差。由于先进节点的 ETOX NOR 型闪存的沟道控制能力对数据保持能力的影响尚不明确，并且小尺寸器件的数据保持能力研究有进一步提高的空间，本节主要针对上述问题做深入研究。

3.1.1 影响 V_{th} 飘移的因素

图 3.1 为擦除状态与写入状态的 I_d - V_{CG} 关系曲线，对比擦除状态与写入状态，由于电荷被存储于浮栅器件之中，其会通过产生反向电场的方式来影响器件的 V_{th} ，也就是写入状态的 V_{th} 将会比擦除状态的 V_{th} 大，而存储在浮栅之中的电荷丢失就是下图中的写入状态转移特性曲线向左飘移 (shift) 的过程， V_{th} 的飘移本质虽然是存储在浮栅中的电荷随着外部环境不断丢失的过程，但是由于电荷和沟道控制能力的减弱会放大这一现象。




图 3.1 写入与擦除之后的 I-V 特性曲线

如下图 3.2 所示, 一般认为实际作用于栅极沟道的 V_{FG} 是 V_{CG} 乘以电容耦合率 CR (Coupling Ratio), 其电容耦合率一般可以通过以下公式计算。当外部电压不变时, 要想提高其电容耦合率, 可以通过增加 C_{ONO} 或者减小 C_{tun} 来达到, 但是基于现有先进集成电路工艺和浮栅器件的擦除操作机制, 为了更快的擦除速度, 需要达到更高的隧穿电流, 因此隧穿氧化层必须保持足够薄以产生足够高的电场, 从而满足性能要求, 另外一方面也可以考虑通过提高 C_{ONO} 增加其耦合率的方式来改善其沟道控制能力。




图 3.2 浮栅存储器电容耦合结构示意图

$$V_{FG} = V_{CG} * CR \quad (3-1)$$

$$CR = \frac{C_{ONO}}{C_{ONO} + C_{tun}} = 1 - \frac{C_{tun}}{C_{ONO} + C_{tun}} \quad (3-2)$$

耦合率的提升对器件电学特性的影响如图 3.3 I_d - V_{FG} 关系示意图所示。图中 A before 为耦合率提升之前的特性曲线（设其 V_{FG} 为 V_{FG2} ），A after 为对应于 b 的浮栅中失去电荷量为 Q 的偏移曲线；B before 为耦合率提升之后的特性曲线（设其 V_{FG} 为 V_{FG1} 耦合率由耦合率提升, 可知 $V_{FG1} > V_{FG2}$ ），B after 为对应于 d 的浮栅中失去电荷量为 Q 的偏移曲线，如图 3.3 所示，在相同的 V_{read} 电压下，耦合率提升前的 ΔI_{DA} ($I_{DA1} - I_{DA2}$) 大于耦合率提升后的 ΔI_{DB} ($I_{DB1} - I_{DB2}$)，即相同的存储在浮栅之中的电荷损失，耦合率低的比耦合率高的 ΔI_D 偏移量更大，从测量 ΔV_{th} 的角度来看，即是耦合率提升之后， V_{th} 的飘移量减小。虽然下图 V_{read} 取值较特殊，但是由于 V_{th} 的飘移方式和 I_d - V_g 曲线模型确定，故下图得出的结论具有普适性，即电容耦合率的增加对电荷泄露导致的 ΔV_{th} 的飘移有减弱作用。

通过上述分析我们可以知道，随着存储器不断微缩，其存储器数据保持能力的好坏若依据测试结果 ΔV_{th} 的飘移量来看，并不完全取决于包裹浮栅多晶硅的绝缘层质量，也与沟道控制能力及其漏电大小密切相关。而通过上述分析可知，可以通过增大 C_{ONO} 来实现耦合率的提升。




图 3.3 不同电容耦合率及各自浮栅损失电荷量为 Q 的特性曲线

根据平行板电容器的公式可知,要想增大 C_{ONO} ,可以通过增大有效面积、减小极间距离来实现,由于ONO膜层在现有膜层制备工艺上已经非常薄,若再进行减薄工程可能会引起陷阱增多,导致存储于浮栅之中的电荷更易泄露,反而不利于浮栅器件中的电荷存储,所以通过增加控制栅极的面积增加其 C_{ONO} 和电容耦合率是较为理想的方式。本文从ETOX NOR型闪存的控制栅极长度进而提高其有效电容面积入手,研究了控制栅极长度的变化对纳米级ETOX NOR型闪存 V_{th} 飘移的影响,进而对ETOX NOR型闪存的数据保持能力进行研究。

3.1.2 控制栅极长度对数据保持能力的影响

通过上述对影响 V_{th} 飘移因素的分析,提高电容耦合率进而提高沟道控制能力对存储器的数据保持能力有重要影响,特别是在工艺节点不断减小的情况下。而通过分析 C_{ONO} 组成,可以得到通过改变控制栅极的长度进而提高其有效电容面积是一个有效增加其电容耦合率的方式,因为对于现代集成电路工艺来说,其尺寸主要由光刻与刻蚀来定义,而控制栅极的面积取决于其栅极长度,因此可以方便的改变其栅极长度来增大或者减小其有效耦合面积。

本实验利用光刻及刻蚀工艺调控CG的CD(Critical Dimension)距离,从晶圆右侧开始调控CG-CD不断增大,并且利用线上SEM等量测手段监控及后续的TEM切片进行其物理材料参数的测量,综合流片后续的WAT数据和数据保持能力测试结果来进行综合性分析。

流片过程中在显影之后对 CG-CD 进行 ADI（After Developing Inspection，显影后检查）测量，测量结果如下图 3.4 所示。其中横纵坐标分别对应着实际晶圆上的相对位置。

CG ADI	-5	-4	-3	-2	-1	0	1	2	3	4	5
5											
4											
3		145.76	141.31	136.88	132.72	129.65	126.89	124.20	120.81	117.57	
2											
1			141.81	136.78	134.29	130.95	126.46	123.81	121.57	118.27	114.21
0											
-1	150.62	146.55	140.78	135.84	131.99	130.33	126.80	124.26	121.38	119.76	115.85
-2											
-3		146.37	142.57	138.34	134.29	129.00	127.65	124.21	121.58	117.48	
-4											
-5											
Mean	150.6	146.2	141.6	137.0	133.3	130.0	127.0	124.1	121.3	118.3	115.0

图 3.4 CG CD 在显影之后的晶圆量测图




图 3.5 CG CD 在显影之后的 SEM 图(ADI): (a)小 CG-CD (b)大 CG-CD

如图 3.4 所示，其从右到左 CG ADI CD 不断变大，图 3.5 是硅片在显影之后的 SEM 俯视图，图 a 为 CD 较小的 SEM 图片，而 b 为增大 CD 之后的 SEM 图片。

流片过程中在刻蚀之后对 CG-CD 进行 AEI（After Etch Inspection，刻蚀后检查）测量，测量结果如下图 3.6 所示。其中横纵坐标分别对应着实际晶圆上的相对位置。

如图 3.6 所示，在晶圆上，从右到左方向的 CG AEI CD 不断变大，但是相较于 CG AEI CD 来说，最大的 CG-CD 与最小 CG-CD 的差值变小，导致 CD 梯度变小，这是由于刻蚀工艺所导致的。图 3.7 是硅片在刻蚀之后的 SEM 俯视图，图 3.7a 为 CD 较小的 SEM 图

片，而图 3.7b 为增大 CD 之后的 SEM 图片。

CG AEI	-5	-4	-3	-2	-1	0	1	2	3	4	5
5											
4				139.09	139.75	136.87	135.26				
3											
2	150.85	149.13	143.28	139.28	137.22	135.07	134.42	129.40	127.05	125.60	
1											
0	149.37	148.38	144.34	139.84	136.13	132.67	130.27	127.64	126.39	126.15	
-1											
-2	149.28	147.59	142.10	138.49	136.06	133.80	129.47	129.02	128.20	125.73	
-3											
-4				140.33	137.80	135.13	132.28				
-5											
Mean	149.8	148.4	143.2	139.4	137.4	134.7	132.3	128.7	127.2	125.8	

图 3.6 CG CD 在刻蚀之后的晶圆量测图




图 3.7 CG CD 在刻蚀之后的 SEM 图(AEI): (a)小 CG-CD(b)大 CG-CD

图 3.8 为 WAT 测试结果 I_{OFF} 与 CG AEI CD 的关系图，由图可知随着 CG CD 的不断增大其沟道漏电流不断减小，这与理论推导相符合。




图 3.8 不同 CG CD 与 I_{OFF} 的关系图

之后对上述硅片进行可靠性测试得到如下检测图,如图 3.9 所示,最左侧 CD 最大的紫色区域为器件失效区,右侧 CD 最小红色斑点为未通过数据存储测试的失效区,中间靠左绿色区域是通过数据存储测量的合格区。可以看到随着靠左则 CG CD 的不断增大,越来越多的区域变得合格,合格的概率不断升高,但是最左侧由于工艺设计规则的限制,其器件已失效,故在现有的节点工艺情况下,需要考虑设计规则的限制,只能用此方法对器件数据保持特性进行微调。




图 3.9 不同 CG CD 的晶圆检测图




图 3.10 CG CD 增大前后的数据保持特性测试 V_{th} 对比图

上图 3.10 为实际数据保持能力测试结果,a 为 CG CD 增大之前的保持特性测试结果,其 V_{th} 的飘移量大约为 0.7V, b 为 CG CD 增大之后的保持特性测试结果,其 V_{th} 的飘移量

大约为 0.4V（小于 0.5V），满足在常温下保持 10 年的保持特性要求。图 3.11 为经过相同测试环境下的不同 CD 的 V_{th} 漂移量与 CG AEI CD 的关系，如图所示，在其他条件不变的情况下，随着 CD 的不断增大，其数据保持特性测试之后的 V_{th} 漂移量越来越小，进一步证明了上述 CD 的增大可以改善存储器的数据保持能力。




图 3.11 不同 CG CD 在数据保持特性测试之后的 V_{th} 漂移量关系

3.2 55 nm ETOX NOR 型闪存干扰特性研究

由 1.4 节对 NOR 型闪存干扰的介绍可知，NOR 型闪存的干扰类型分为读取干扰、编程干扰和擦除干扰三种，而编程干扰是主要的干扰类型，对阵列操作的影响极大。图 3.12 为阵列的编程干扰（漏极干扰与栅极干扰）示意图。栅极干扰主要是基于垂直方向的 F-N 隧穿效应来实现的，是对现有器件垂直方向薄膜堆垛结构固有限制的挑战。而由漏极与浮栅之间发生 F-N 隧穿导致的漏极干扰不仅和隧穿氧化层有关也很大程度上取决于漏极，这对本身就由于微缩化面临挑战的漏极工程无疑而是雪上加霜，所以在微缩化过程中的漏极干扰问题尤为重要。




图 3.12 阵列的编程干扰（漏极干扰与栅极干扰）

3.2.1 影响漏极干扰的因素

由 1.4.2 对漏极干扰的介绍可知，漏极干扰是指共用同一条选中位线的单元都会受到漏极电压应力，而栅极电压保持为零。对于已经编程的单元来说，可能会由于浮栅与漏极之间的 F-N 隧穿效应，导致浮栅中的电荷损失，使得原本存储的数据丢失导致信息错误。Fowler-Nordheim 发射理论在最简单的真空发射情况下的 F-N 隧穿电流密度大小为^[48]：

$$J = (q^3 E^2 / 8\pi h \Phi) \exp[-4(2m)^{1/2} \Phi^{3/2} / 3\hbar q E] \quad (3-3)$$

其中 h 为普朗克常数， q 为电子电荷， E 为电场， Φ 为势垒高度， m 为自由电子质量。由上式可得电场越大、三角势垒高度越小则电流密度越大。下图为不同金属电极发射电流密度与电场的关系，如图 3.13 所示，对于同一种电极金属来说，其发射电流密度随着电场的增强不断增大。

所以漏极与浮栅之间的电场大小极大的影响着漏极干扰所依靠的 F-N 隧穿效应。已有文献报道金属 Co 的硅化物对沟道的侵占导致栅极边缘漏极区电场增强，从而引起的漏极干扰现象^[49]。如图 3.14 所示为 CoSi 侵占沟道的 TCAD 电场模拟结果，模拟结果表明^[49]，由于编程单元中钴的侵占作用，栅极边缘漏极区电场得到增强，如图 3.14 所示，使得漏极干扰的热空穴注入电流增大，同理，对于擦除单元来说，热电子注入电流增加。而这都会加剧漏极干扰现象的不利影响。




图 3.13 不同金属电极发射电流密度与电场的关系[48]




图 3.14 CoSi 侵占沟道的 TCAD 电场模拟结果[49]

3.2.2 NiSi 管道现象对漏极干扰的研究

随着集成电路不断朝微缩化的方向发展，由于沟道不断变短，其面临源漏击穿电压不断降低的风险，而存储器也面临着不断微缩化带来的独有问题，对于纳米级别的 ETOX NOR 型闪存来说，其源漏金属化工程不仅需要满足 CMOS 集成工艺微缩化一样的要求，同时还需要考虑 NOR 型闪存器件在操作时特有的现象。经过 1.4 小节对干扰类别及其机理的简要分析，可以得到阵列内的干扰主要是在进行写入操作期间带来的编程干扰。而编程干扰根据被施加电压的区别分为栅极干扰与漏极干扰。由于漏极干扰产生原因是漏极和

浮栅之间的 F-N 隧穿效应,漏极金属化工程对于漏极干扰就有着重要的影响^[50~52]。由于先进节点的 ETOX NOR 型闪存的极漏金属化工程对漏极干扰的影响尚不明确,漏极金属化工程在闪存存储器的制造背景下有进一步开发的空间,本节主要针对上述问题做深入研究。

我们知道源漏金属化的目的是为了使得金属-半导体之间的接触形成欧姆接触而非肖特基接触,这样的欧姆金半 (Metal-Semiconductor) 接触可以有效的降低接触电阻,减小后续连接引线的阻值,也使得后续引线材料的选取更丰富,从而减小 RC 延迟提高电路性能。

一般常用的金属化产物是 NiSi 和 CoSi,下面以 NiSi 为例介绍其金属化过程。虽然单纯用单质 Ni 与 Si 在高温下反应也可产生 NiSi,但是由于 NiPt 作为反应物生成的 NiSi 稳定性更好,如下图 3.15 所示, a 为金属 Ni 直接与 Si 在 700℃ 反应之后的 SEM 俯视图,图 b 为 NiPt 合金与 Si 在 700℃ 反应之后的 SEM 俯视图,对比图 a 和图 b 可以明显的看出 NiPt 合金作为反应物生成的 NiSi 表面更平滑,而 Ni 单质作为反应物生成的 NiSi 表面更非常粗糙且不稳定。




图 3.15 金属化采用 NiPt 与 Ni 生成的 NiSi 表明 SEM 结果

所以现代集成电路若采用 Ni 作为源漏金属化材料,一般都会选用 NiPt 合金作为其反应物。使用一步快速热退火金属化的简要流程图如下图 3.16 所示,第一步为金属膜层生长,一般通过 PVD(Physical Vapor Deposition,物理气相沉积)工艺来完成;第二步为 RTP (Rapid thermal processing, 快速热退火),该步骤可以使得沉积的金属与硅反应以生成金属硅化物;第三步为选择性刻蚀,去除未被反应的残留金属避免引入额外缺陷。




图 3.16 金属化生成 NiSi 的简要流程图

可以看出在完成漏极金属化生长 NiSi 的过程中,NiPt 的质量尤为关键,一般来说影响最终反应物 NiSi 质量的因素有 NiPt 参数、RTP 时的退火温度和衬底的掺杂类型,RTP 退火温度一般可以通过测量 NiSi 不同退火温度下的阻值,拟合出阻值与温度的关系曲线就可以直接确定。值得关注的是衬底掺杂类型会影响 NiPt 而带来意想不到的缺陷,如下图 3.17 所示,对于 PMOS 晶体管来说, NiSi 可能会使得金属化区域周围产生尖峰(spiking)缺陷,而对于 NMOS 晶体管来说, NiSi 可能会使得金属化区域周围产生管道(piping)缺陷,这些缺陷会极大的影响沟道电场分布及电流密度,而这种缺陷对于 ETOX NOR 型闪存来说,更会带来更严重的问题,即影响其漏极干扰特性。




图 3.17 PMOS 的 Spiking 现象和 NMOS 的 Piping 现象

根据上述分析,可以得到源漏金属化工程对于 ETOX NOR 型闪存的漏极干扰具有很重要的影响,特别是漏极金属化的生成产物 NiSi 有可能产生 NiSi Piping 缺陷从而影响漏极干扰。

本实验通过控制漏极金属化工艺来研究 NiSi 管道现象对漏极干扰的影响,并且利用

TEM 和 EDS 对切片进行物理材料参数的观测, 综合流片后续的 WAT 数据和漏极干扰特性测试结果来进行综合性分析。

漏极干扰是编程干扰的一种, 是指在对目标单元进行写入操作时, 同一位线上的单元同时受到相同漏极电压的影响, 若这些单元处于编程完毕的状态时, 有可能产生的干扰现象。而漏极干扰测试也是对于存储器可靠性的一个重要测试项目, 一般通过对已经完成编程的单元漏极施加一个持续的电压, 而栅极悬空, 若经过一段时间, 其 V_{tp} 的飘移量超过预定产品规格要求, 则认为未通过漏极干扰测试, 下图 3.18 为未通过漏极干扰测试的典型 V_{th} 飘移曲线。可以看到, 写入完成的存储器单元 V_{th} 经过漏极干扰测试之后, 其分布变差, 存在较大的 V_{th} 飘移现象, 最大的 V_{th} 飘移量 (7.6 V 到 6 V) 可以达到 1.6 V, 这是实际存储器阵列难以接受的。




图 3.18 未通过漏极干扰测试的典型 V_{th} 飘移分布曲线

图 3.19 为未通过漏极干扰测试的单元在整体晶圆上的分布图片, 通过这种观测手段, 可以更好的定位流片过程中有问题的存储器单元, 根据问题单元分布和特征采取后续手段进行分析测试。

图 3.20 为上述通过晶圆分布图定位的问题单元 TEM 切片图, 如图 3.20 所示, 图片 a 为漏极的截面图, 可以清楚的看到其金属化之后的生成物 NiSi 颜色与其他材料颜色区别较为明显, 图片 b 为更高分辨率下的漏极金属化截面图, 从图中可以明显的看出其具有

NiSi 管道现象，并且此管道扎向沟道之中。




图 3.19 未通过漏极干扰测试的单元在整体晶圆上的分布图片




图 3.20 漏极金属化截面 TEM 结果

图 3.21 是通过 EDS 结合 TEM 对该区域进行材料成分元素种类和含量的分析图片，如图所示，在漏极金属化区，元素 Ni 不仅在漏极区域有一定的纵向分布，并且在有一段明显的管道插入到沟道之中，对存储器漏极干扰可能有着巨大的影响。




图 3.21 漏极金属化截面 EDS 结果

通过上述分析，可以得到 NiSi 管道现象确实是影响漏极干扰的重要因素，下面将通过改变漏极金属化的工艺来减弱其 NiSi 管道现象的产生。经过实验我们发现增加 NiPt 沉积的厚度可以有效减弱 NiSi 管道现象的产生，这主要是因为薄的 NiPt 更易与衬底缺陷结合产生 piping，如下图 3.22 所示，图 a 为 NiPt 厚度增加之前的 TEM 截面图，其存在有明显的 NiSi 管道现象，图 b 为增加 NiPt 沉积的厚度之后的 TEM 界面图，可以看出 NiSi 管道现象已减弱。




图 3.22 通过 NiPt 加厚减弱 NiSi 管道现象的前后 TEM 对比

而 NiSi 管道现象不仅可以直接通过切片手段观测到,也可以从电学测试上反映得到,因为 NiSi 管道现象使得低阻区域插入了沟道之中,会使得沟道电流和漏电都增大。图 3.23 为在其他条件不变的情况下,在原有 NiPt 厚度 a 上增加 1nm、2nm 之后的流片 WAT 测试结果,如图 3.23 所示,随着 NiPt 加厚,沟道特征电流从未加厚的 30.01 μA 减小到了加厚之后的 26.02 μA ,而沟道截止电流从原来的 1.43pA 减小到了 0.88pA,从电学测试上也说明了 NiSi 现象得到了缓解,和理论分析相一致。




图 3.23 NiPt 厚度增加与沟道特征电流之间的关系




图 3.24 增加 NiPt 沉积的厚度前后的漏极干扰测试对比图

图 3.24 为增加 NiPt 沉积的厚度前后的漏极干扰测试对比图,如图所示,通过增加 NiPt 沉积的厚度,从原来分布中最大的 V_{th} 飘移量 1.6 V (7.6 V 到 6 V) 减小到了 0.8V (7.6 V 到 6.8 V),写入状态下的 V_{tp} 受到的应力影响更小了。究其原因是 NiSi 管道现象会使得浮栅与漏极之间的电场增加,而电场的增加可以增大存储在浮栅之中的电荷发生 F-N 隧穿现

象的概率，从而造成存储在浮栅之中的电荷损失增大，使得 ETOX NOR 型闪存存在写入状态下的 V_{th} 减小，这会直接影响 V_{tp} 的电压分布，进而影响存储器的性能及其可靠性。而减弱 NiSi 管道现象之后，如图 b 所示，其在经过漏极干扰测试之后 V_{tp} 分布仍然较好，在原有基础上提升了抗漏极干扰的能力。

3.3 本章小结

本章介绍了 ETOX NOR 型闪存数据保持能力和干扰特性的相关研究，首先对数据保持能力进行研究，讨论了工艺节点的微缩也会对数据保持特性有重要影响，控制栅极对沟道的控制能力不断减弱，体现在 BVDS 的减小与沟道不易关断上；通过分析影响 V_{th} 的可能因素，利用电容耦合模型得到，电容耦合率也会影响 V_{th} 的飘移量，进而影响到其数据保持特性，其主要的原因在于低耦合率对存储在浮栅之中电荷泄露的放大作用。沿着这个思路，需要提高其器件的电容耦合率来提升数据保持特性。通过线上监控、线下切片量测、WAT 测试和数据存储能力特性测试等手段研究了不同控制栅极 CD 的 NOR 型闪存存在数据保持能力测试之后的阈值电压飘移变化；研究发现，对于先进节点的 ETOX NOR 型闪存，控制栅极 CD 的增大可以增大其电容耦合率，减轻由于电荷泄露而导致的 V_{th} 飘移的影响， V_{th} 飘移量从原来的 0.7 V 减低到了 0.4 V（小于漏极干扰测试最大飘移量 0.5 V），进而改善存储器的数据保持能力，达到了常温下十年或 125℃ 条件下 1000 小时的数据保持时间要求。但是值得注意的是，通过这种方式增大 CG-CD 有可能会违反设计规则，是一种有局限的微调方法。

之后对耐擦写进行研究以 NiSi 为例子介绍了源漏金属化过程及其相关的参数和缺陷现象，包括对于 PMOS 晶体管的尖峰 (spiking) 缺陷和对于 NMOS 晶体管的管道 (piping) 缺陷；通过线上的漏极干扰测试、WAT 流片测试、晶圆 MAP 分析和线下切片量测等手段研究了 NiSi 管道现象对 NOR 型闪存漏极干扰测试之后的阈值电压飘移变化；研究发现，对于 ETOX NOR 型闪存，通过增加 NiPt 沉积的厚度可以减小沟道漏电流并且减弱 NiSi 管道现象，改善了 NiSi 管道现象对沟道电场的影响，减小了由于漏极干扰而造成的写入单元的 V_{th} 飘移，从原来分布中最大的 V_{th} 飘移量 1.6 V 减小到了 0.8 V，满足了漏极干扰测试的要求，进而改善存储器的抗漏极干扰能力。

第四章 总结与展望

4.1 主要工作及创新点

本文基于 50、55nm 先进节点的 ETOX NOR 型闪存，以 100k 的耐擦写次数之后擦写时间小于 500ms 和常温下十年或 125℃ 条件下 1000 小时的数据保持时间为目标进行可靠性研究及其工艺开发。随着工艺节点的不断微缩，ETOX NOR 型闪存由于其自身特殊结构和工作机制面临独有的可靠性问题，本文基于器件级的物理失效模型，围绕耐擦写特性、数据保持特性和干扰特性的提升，利用仿真和线上实际流片测试的方式对上述问题进行深入研究，具体工作内容如下：

(1) 在 55、50nm NOR 型闪存工艺开发平台上成功流片并优化了器件的可靠性及干扰特性，且所做工作都已被应用于实际 NOR 闪存产品量产。

(2) 通过 TCAD 仿真分析源漏离子注入条件对沟道电流密度及 BVDS 的影响，模拟发现通过降低源漏掺杂浓度可以增大 BVDS，减小沟道电流密度。之后通过控制源漏离子注入条件为单一变量进行流片并对结果进行 WAT 测试和耐擦写特性测试，总结了源漏离子注入条件和耐擦写特性及擦写速度之间的关系，研究发现，虽然降低源漏掺杂浓度可以提升闪存的耐擦写特性，但是会导致其擦写速度变慢，所以需要同时考虑其可靠性及器件性能，平衡这两者的关系。而最终结果满足 100k 的循环擦写要求和存储器操作速度小于 500ms 的产品要求。

(3) 通过讨论耐擦写特性和器件速度的关系，得到减弱掺杂浓度的过程中存在一个最佳条件使得器件耐擦写特性与器件性能综合情况最优，利用 WAT 测试直接得到 I_d 与 BVDS 的乘积以代替 I/E 来描述器件耐擦写特性与器件性能的综合情况，模型趋势与实际测试结果相吻合，证明了该模型趋势的正确性。由于可以直接利用 WAT 测试结果作为器件优化方向的趋势判断，这也对压缩芯片制造厂的研发周期有重要意义。但是由于实际流片测试样本仍然不够多，所以该模型仍需要进一步优化。

(4) 通过分析影响 V_{th} 的可能因素，利用电容耦合模型得到，电容耦合率也会影响 V_{th} 的飘移量，进而影响到其数据保持特性，其主要的原因在于低电容耦合率对存储在浮栅之中电荷泄露的放大作用。通过线上监控、线下切片量测、WAT 测试和数据存储能力特性测试等手段研究了不同控制栅极 CD 的 NOR 型闪存在数据保持能力测试之后的阈值电压飘

移变化,研究发现,对于先进节点的 ETOX NOR 型闪存,控制栅极 CD 的增大可以增大其电容耦合率,减轻由于电荷泄露而导致的 V_{th} 飘移的影响, V_{th} 飘移量从原来的 0.7V 减低到了 0.4V (小于漏极干扰测试最大飘移量 0.5V),结果达到了常温下十年或 125℃ 条件下 1000 小时的数据保持时间要求,进而改善存储器的数据保持能力,但是同时值得注意的是此方法也是在先进节点下的微调操作,由实际实验可知大的 CG CD 尺寸可能会违背节点设计规则,使得器件完全失效,这也从侧面反映了浮栅存储器节点进一步微缩的挑战。

(5) 通过线上的漏极干扰测试、晶圆 MAP 分析和线下 TEM、EDS 切片量测等手段研究了 NiSi 管道现象对 NOR 型闪存漏极干扰测试之后的阈值电压飘移变化,研究发现,对于 ETOX NOR 型闪存,通过增加 NiPt 沉积的厚度可以减弱 NiSi 管道现象,减小了沟道漏电并改善了 NiSi 管道现象对沟道电场的影响,减小了由于漏极干扰而造成的写入单元的 V_{th} 飘移,从原来分布中最大的 V_{th} 飘移量 1.6 V 减小到了 0.8V,进而改善存储器的抗漏极干扰能力。

本文通过器件分析和工艺改良对 ETOX NOR 型闪存的可靠性和干扰特性进行了改良优化,此成果对于进一步尺寸微缩和其他先进节点的浮栅存储器可靠性优化也具有借鉴意义,具有较大的商业价值。

4.2 未来工作展望

本文的研究工作对浮栅存储器在低节点情况下的可靠性和浮栅器件进一步微缩化具有重要意义,但是仍然有许多研究需要进一步完善,后续的研究工作还有:

(1) 浮栅存储器性能与可靠性综合模型的建立:一直以来,对于先进 MOS 晶体管的性能模型层出不穷,因为其最为关键的还是性能需求。但是对于浮栅型存储器来说,特别是随着先进节点不断微缩化,由于其特殊的结构和操作机理以及其非易失性的存储功能,除了要考虑性能的因素之外,还需要重点将可靠性纳入综合考量之中,同时平衡浮栅存储器性能与可靠性的关系在进一步微缩节点中至关重要。从本文研究内容可知,对于先进节点的浮栅器件来说,其可靠性问题处于越来越突出的地位,如本文第二章所叙述的耐擦写特性与器件擦写速度模型由于流片样品数量及研发周期限制只能得出一个大致趋势,要建立更完善的器件模型仍需要大量的流片及可靠性测试数据,进而推进浮栅存储器性能与可靠性综合模型的建立。

(2) NiSi 管道现象对漏极干扰的模拟仿真:本文第三章虽然从材料表征和电学特性

测试的角度研究了 NiSi 管道现象对漏极干扰的影响，并通过调整 NiSi 工艺条件改善了器件抗漏极干扰的能力，但是其沟道电场的分布情况是否与 CoSi 一致仍需要后续通过 TCAD 等模拟仿真软件等工作进一步完善证实。

(3) 低节点下浮栅器件数据保持特性的研究：虽然本文第三章通过增加控制栅极长度的方法来改善低工艺节点下的浮栅器件数据保持特性，但是通过实际流片结果也可以看出，随着 CG-CD 的增加，其器件面临设计规则失效的风险，所以这种方式只能被应用于保持特性微调的情况下，而这也从侧面揭示了低节点浮栅器件的数据保持特性面临的挑战。若想要进一步的将浮栅器件微缩化，其低节点下的沟道漏电与数据保持特性的关系仍需要进一步研究。

参考文献

- [1] Waldrop M M. The chips are down for Moore's law[J]. Nature News, 2016,530(7589): 144.
- [2] R. Nair, Evolution of Memory Architecture[J]. Proceedings of the IEEE, 2015, vol. 103, no. 8, 1331-1345.
- [3] Park Y B, Schroder D K. Degradation of thin tunnel gate oxide under constant Fowler-Nordheim current stress for a FLASH EEPROM[J]. IEEE Transactions on Electron Devices, 1998, 45(6): 1361-1368.
- [4] Park S K. Technology scaling challenge and future prospects of DRAM and NAND flash memory[C]. 2015 IEEE International Memory Workshop (IMW). IEEE, 2015: 1-4.
- [5] Yu S, Chen P Y. Emerging memory technologies: Recent trends and prospects[J]. IEEE Solid-State Circuits Magazine, 2016, 8(2): 43-56.
- [6] Takashima D. Overview of FeRAM: Trends and perspectives[C]. 2011 11th Annual Non-Volatile Memory Technology Symposium Proceeding. IEEE, 2011: 1-6.
- [7] Wong H S P . Metal-Oxide RRAM[J]. Proceedings of the IEEE, 2012, 100(6):1951-1970.
- [8] Chen A . A review of emerging non-volatile memory (NVM) technologies and applications[J]. Solid-State Electronics, 2016, 125(nov.15):25-38.
- [9] Fujisaki, Yoshihisa. Current Status of Nonvolatile Semiconductor Memory Technology[J]. Japanese Journal of Applied Physics, 2010, 49(10):0001.
- [10] Lai S K. Brief history of ETOX™ NOR Flash memory[J]. Journal of Nanoscience and Nanotechnology, 2012, 12(10): 7597-7603.
- [11] Bez R, Camerlenghi E, Modelli A, et al. Introduction to Flash memory[J]. Proceedings of the IEEE, 2003, 91(4): 489-502.
- [12] Khvalkovskiy A V, Apalkov D, Watts S, et al. Basic principles of STT-MRAM cell operation in memory arrays[J]. Journal of Physics D: Applied Physics, 2013, 46(7): 074001.
- [13] Lacaze P C, Lacroix J C. Non - Volatile Phase - Change Electronic Memories (PCRAM)[J]. Non - Volatile Memories, 2014: 123-163.
- [14] Raoux S, Shelby R M, Jordan-Sweet J, et al. Phase change materials and their application to random access memory technology[J]. Microelectronic Engineering, 2008, 85(12): 2330-2333.

- [15] Mikolajick T, Dehm C, Hartner W, et al. FeRAM technology for high density applications[J]. Microelectronics Reliability, 2001, 41(7): 947-950.
- [16] Yan W , Fei H , Yuan H , et al. Proton Radiation Effects on Y-doped HfO₂-based Ferroelectric Memory[J]. IEEE Electron Device Letters, 2018, 39(6):823-826.
- [17] Grenouillet L , Francois T , Coignus J , et al. Performance assessment of BEOL-integrated HfO₂ -based ferroelectric capacitors for FeRAM memory arrays[C] 2020 IEEE Silicon Nanoelectronics Workshop (SNW). IEEE, 2020.
- [18] Kobayashi M. Technology Breakthrough by Ferroelectric HfO₂ for Low Power Logic and Memory Applications[J]. ECS Transactions, 2018, 86(2): 21.
- [19] Brewer J. Nonvolatile memory technologies with emphasis on Flash[J]. IEEE the Institute of Electronics and Electronics Engineers, Inc, 2008, 2008: 2-5.
- [20] Cai Y, Haratsch E F, Mutlu O, et al. Threshold voltage distribution in MLC NAND Flash memory: Characterization, analysis, and modeling[C]. 2013 Design, Automation & Test in Europe Conference & Exhibition (DATE). IEEE, 2013: 1285-1290.
- [21] Cho M K , Kim D M . High performance SONOS memory cells free of drain turn-on and over-erase: compatibility issue with current Flash technology[J]. IEEE Electron Device Letters, 2000, 21(8):399-401.
- [22] Tan Y N , Chim W K , Cho B J , et al. Over-erase phenomenon in SONOS-type Flash memory and its minimization using a Hafnium oxide charge storage Layer[J]. IEEE Transactions on Electron Devices, 2004, 51(7):1143-1147.
- [23] Lu, Chih-Yuan. Future Prospects of NAND Flash Memory Technology—The Evolution from Floating Gate to Charge Trapping to 3D Stacking[J]. Journal of Nanoscience and Nanotechnology, 2012, 12(10):7604-7618.
- [24] Hamzah A, Ahmad H, Tan M L P, et al. Scaling challenges of floating gate non-volatile memory and graphene as the future Flash memory device: a review[J]. Journal of Nanoelectronics and Optoelectronics, 2019, 14(9): 1195-1214.
- [25] Tam S , Ko P K , Hu C . Lucky-electron model of channel hot-electron injection in MOSFET'S[J]. IEEE Transactions on Electron Devices, 2005, 52(9):1116-1125.

- [26] Hsu F C , Grinolds H R . Structure-enhanced MOSFET degradation due to hot-electron injection[J]. IEEE Electron Device Letters, 1984, 5(3):71-74.
- [27] Lenzlinger M , Snow E H . Fowler-Nordheim tunneling into thermally grown SiO₂[J]. IEEE Transactions on Electron Devices, 2005, 15(9):686-686.
- [28] Chimenton A , Olivo P . Reliability of erasing operation in NOR- Flash memories[J]. Microelectronics Reliability, 2005, 45(7/8):1094-1108.
- [29] Roesch W J . Using a new bathtub curve to correlate quality and reliability[J]. Microelectronics Reliability, 2012, 52(12): 2864-2869.
- [30] Fazio A . FLASH memory scaling[J]. MRS bulletin, 2004, 29(11): 814-817.
- [31] Lusky E , Shacham-Diamand Y , Shappir A , et al. Traps spectroscopy of the Si₃Ni₄ layer using localized charge-trapping nonvolatile memory device[J]. Applied Physics Letters, 2004, 85(4):669-671.
- [32] Ielmini D , Spinelli A S , Lacaita A L , et al. A statistical model for SILC in flash memories[J]. IEEE Trans on Electron Devices, 2002, 49(11):1955-1961.
- [33] Ielmini D . Reliability issues and modeling of flash and post- flash memory (Invited Paper)[J]. Microelectronic Engineering, 2009, 86(7-9):1870-1875.
- [34] Acovic A , Rosa G L , Sun Y C . A review of hot-carrier degradation mechanisms in MOSFETs[J]. Microelectronics Reliability, 1996, 36(7-8):845-869.
- [35] Heremans P , Bellens R , Groeseneken G , et al. Consistent model for the hot-carrier degradation in n-channel and p-channel MOSFETs[J]. IEEE Transactions on Electron Devices, 1988, 35(12):2194-2209.
- [36] Eitan B, Cohen G, Shappir A, et al. 4-bit per cell NROM reliability[C]. IEEE International Electron Devices Meeting, 2005. IEDM Technical Digest. IEEE, 2005: 539-542.
- [37] Ielmini D , Spinelli A S , Lacaita A L . Recent developments on Flash memory reliability[J]. Microelectronic Engineering, 2005, 80(none):321-328.
- [38] Shappir A , Levy D , Shacham-Diamand Y , et al. Spatial characterization of localized charge trapping and charge redistribution in the NROM device[J]. Solid State Electronics, 2004, 48(9):1489-1495.
- [39] Aritome S . NAND flash Memory Technologies[M]. John Wiley & Sons, 2015.196-198.

- [40] Ha K, Jeong J, Kim J. An integrated approach for managing read disturbs in high-density NAND flash memory[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2015, 35(7): 1079-1091.
- [41] Ha K, Jeong J, Kim J. A read-disturb management technique for high-density NAND flash memory[C]. Proceedings of the 4th Asia-Pacific Workshop on Systems. 2013: 1-6.
- [42] Tanduo P, Cola L, Testa S, et al. Read disturb in flash memories: reliability case[J]. Microelectronics Reliability, 2006, 46(9-11): 1439-1444.
- [43] Wang Y H, Tsair Y S, Kang A C, et al. Novel cycling-induced program disturb of split gate flash memory[C]. 2007 IEEE International Reliability Physics Symposium Proceedings. 45th Annual. IEEE, 2007: 558-563.
- [44] AJIKA, N. A 5 volt only 16M bit flash EEPROM cell with a simple stacked gate structure[C]. International Technical Digest on Electron Devices. IEEE, 1990. p. 115-118.
- [45] Wu Y C, Chang T C, Chang C Y, et al. High-performance polycrystalline silicon thin-film transistor with multiple nanowire channels and lightly doped drain structure[J]. Applied physics letters, 2004, 84(19): 3822-3824.
- [46] Lai F S J, Sun J Y C. An analytical one-dimensional model for lightly doped drain (LDD) MOSFET devices[J]. IEEE transactions on electron devices, 1985, 32(12): 2803-2811.
- [47] Ogura S, Tsang P J, Walker W W, et al. Design and characteristics of the lightly doped drain-source (LDD) insulated gate field-effect transistor[J]. IEEE Journal of Solid-State Circuits, 1980, 15(4): 424-432.
- [48] Lenzlinger M, Snow E H. Fowler-Nordheim tunneling into thermally grown SiO_2 [J]. IEEE Transactions on Electron Devices, 2005, 15(9):686-686.
- [49] Han J, Lee B, Han J, et al. A critical failure source in 65nm-MLC NOR flash memory incorporating co-salication process[C]. 2006 IEEE International Integrated Reliability Workshop Final Report. IEEE, 80-82.
- [50] Om J, Choi E, Kim S, et al. The effect of mechanical stress from stopping nitride to the reliability of tunnel oxide and data retention characteristics of NAND flash memory[C]. 2005 IEEE International Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. IEEE, 2005: 257-259.

-
- [51] Toda A, Fujieda S, Kanamori K, et al. Impact of mechanical stress on interface trap generation in flash EEPROMs[C]. 2005 IEEE International Reliability Physics Symposium, 2005. Proceedings. 43rd Annual. IEEE, 2005: 250-256.
- [52] Runnion E F, Gladstone S M, Scott R S, et al. Thickness dependence of stress-induced leakage currents in silicon oxide[J]. IEEE Transactions on Electron Devices, 1997, 44(6): 993-1001.

