

分类号: TN406
密 级: 公开

单位代码: 10422
学 号: 202032804



山东大学
SHANDONG UNIVERSITY

硕士学位论文

Thesis for Master Degree
(专业学位)

论文题目: NOR Flash 存算一体算法研究及硬件实现

Research and Hardware Implementation of In-Memory Computing
Based on NOR Flash

作者姓名	孙朝辉
培养单位	信息科学与工程学院
专业名称	电子信息
指导教师	李元 副教授
合作导师	陈杰智 教授

2023 年 5 月 30 日

摘 要

生产技术的进步不断推动着人类社会的发展,身处互联网时代的我们无时无刻不享受高新技术带来的便利。目前,人工智能(AI)和半导体芯片似乎已经成为高新技术的代名词,ChatGPT 把人工智能和数据分析的重要性提升到一个新高度,而承载这一切计算压力的集成电路技术也已经突破尺寸极限来到后摩尔时代。ChatGPT 这类数据密集型任务背后依托的是高速处理器(CPU)和大容量存储技术,在传统的冯诺依曼架构中处理单元和存储单元是分离的,高密度数据在物理空间上的传输不仅带来了巨大的开销,存储器远落后于处理器的数据处理能力也带来了“存储墙”(Memory Wall)的问题,限制了计算机整体性能的提升。为此,研究人员开发了如高带宽存储器(High Bandwidth Memory, HBM)和混合存储立方体(Hybrid Memory Cube, HMC)等技术,目的是提高存储器的数据吞吐量并尽可能拉近其与处理器之间的距离。而有望能从根本上突破“存储墙”瓶颈的是存算一体技术(In-memory Computing, IMC),该技术通过在存储单元中执行计算任务以省略频繁的数据搬运环节。然而,高性能存算一体架构涉及到存储介质、存算阵列、算法架构等一系列多层级的协同优化设计,从算法理论到硬件验证依然有很多关键问题需要逐步突破。闪存存储器具有工艺成熟、集成度高、可靠性好、周边电路融合能力强等优点,对于构建大规模高性能存算一体阵列及架构有非常大的潜力,近年来得到了学术界和产业界的广泛关注。

本文第一部分聚焦于 NOR 型闪存(NOR Flash)存算应用,提出了一种基于 NOR Flash 阵列实现逻辑计算的新方法,结合随机计算实现图像边缘检测算法优化,设计了低功耗、高并行度、高抗噪性能的图像边缘检测策略,并基于 65 nm 浮栅(Floating Gate, FG)型 NOR Flash 器件进行了可靠性实测分析及验证。结果表明,提出的存算融合方案对存储器件可靠性带来的相关参数漂移具有非常高的容忍度。

本文第二部分聚焦于闪存存算一体硬件平台的设计与实现。基于 STM32 的存储器阵列测试系统设计方案着眼于提高存算阵列测试和算法验证的便捷性,设计了一个结构紧凑、具有矩阵选通功能的电路,配合高精度半导体参数分析仪可以对存算阵列中任一器件单元进行快速电学特性提取,提高了存储阵列测试和算法验证的效率;基于 FPGA 的存算一体电路系统则侧重于存算一体算法整体验证,同时兼顾测试功能。通过融合新型电路结构和逻辑代码解决方案,在板上集成了信号发生、信号采集、数据处理等功能模块,可以在独立电路板上实现存算算法验证以及阵列级测试。

综上,本文主要创新点可以概括为两点:一、结合算法优化设计提出了基于 NOR Flash 阵列的图像边缘检测算法,相比传统方案具有更低的功耗、更高的并行度和更强

的抗干扰能力；二，提出了两种复杂度和功能侧重不同的存算一体硬件平台设计方案，可以实现对存算算法、集成阵列、存算器件的实测分析，为发展高可靠性存算系统提供了重要的板级测试分析平台。

关键词：存算一体；NOR Flash 存储器；随机计算；电路设计

ABSTRACT

The continuous progress of human production technology is driving the development of society. In the age of the Internet, we are constantly enjoying the convenience brought by high-tech. Currently, artificial intelligence (AI) and semiconductor chips seem to have become synonymous with high-tech. ChatGPT has elevated the importance of artificial intelligence and data analysis to a new level, while integrated circuit technology, which carries all this computing pressure, has also broken through the size limit and entered the post-Moore's Law era. Tasks that are data-intensive, such as ChatGPT, rely on high-speed central processing unit (CPU) and large-capacity memory technology. In the traditional von Neumann architecture, the processing unit and memory unit are separate, and the transmission of high-density data in physical space brings huge expenses. The problem of the "memory wall" arises because the memory unit lags behind the data processing ability of the processor, thereby limiting the overall performance of the computer. Researchers have developed high-bandwidth memory (HBM) and hybrid memory cubes (HMC) technologies to increase the data throughput of memory and minimize the distance between it and the processor. However, the real breakthrough in this bottleneck is the in-memory computing (IMC) technology, which subverts the traditional computer architecture by performing computing tasks in the memory unit, thus eliminating the data transfer process.

However, high-performance in-memory computing architecture involves a series of multi-level cooperative optimization designs, such as memory media, in-memory computing arrays, and algorithm architecture. There are still many key issues that need to be gradually overcome, from algorithm theory to hardware verification. Flash memory has mature process technology, high array integration, good reliability, and strong peripheral circuit integration ability. It has great potential for building large-scale high-performance in-memory computing integrated arrays and architectures and has received widespread attention from academia and industry in recent years.

The first part of this article focuses on the application of NOR Flash in-memory computing, proposing a new method for logical calculation in NOR Flash arrays, combining stochastic computing (SC) to optimize the image edge detection algorithm. A low-power, highly parallel, and high anti-noise performance image edge detection strategy is designed, and reliability testing and verification are performed based on 65 nm floating-gate (FG) NOR Flash devices.

The results show that the proposed in-memory computing fusion solution has a very high tolerance for the relevant parameter drift of the memory device's reliability.

The second part of this article focuses on the design and implementation of the Flash memory in-memory computing integrated hardware platform. First, a memory array test system based on STM32 is designed. By using a circuit board with matrix selection function, which, combined with a semiconductor analyzer, this test system can perform electrical characteristic testing and analysis of any in-memory computing unit in the array. Second, an in-memory computing integrated circuit system is designed based on FPGA, which integrates functions such as signal generation, signal acquisition, and data processing on the board. By combining new circuit structure and logic code solutions, array-level testing and algorithm verification of the in-memory computing architecture can be achieved on the board.

In summary, this article combines algorithm optimization design to propose an image edge detection algorithm based on NOR Flash array, which has lower power consumption, higher parallelism, and stronger anti-interference ability than traditional solutions. At the same time, two in-memory computing integrated hardware platform design solutions with different complexity and functionality are presented, which can realize the actual test analysis of in-memory computing algorithms, integrated arrays, and in-memory computing units, providing an important board-level test analysis platform for in-memory computing system design.

Key words: In-memory Computing; NOR Flash memory; Stochastic Computing; Circuit design

目 录

1 绪论.....	1
1.1 论文研究背景.....	1
1.1.1 存算一体概述.....	1
1.1.2 存储介质概述.....	3
1.1.3 存算一体发展现状.....	4
1.2 论文研究内容及意义.....	6
1.3 论文组织结构.....	6
2 NOR Flash 存算一体设计	8
2.1 NOR Flash 工作原理及可靠性	8
2.1.1 浮栅晶体管工作原理.....	8
2.1.2 NOR Flash 存储阵列结构	12
2.1.3 NOR Flash 可靠性特性.....	13
2.2 存算一体架构原理概述.....	16
2.2.1 存算一体电路结构.....	16
2.2.2 存算一体架构应用.....	17
2.3 本章小结.....	19
3 基于存算一体实现图像边缘检测	20
3.1 NOR Flash 存储阵列实现逻辑计算的方法	20
3.1.1 65 nm NOR Flash 器件特性分析	20
3.1.2 基于 NOR Flash 阵列的逻辑计算	25
3.2 基于随机计算的图像边缘提取算法优化	26
3.2.1 随机计算图像边缘提取算法.....	27
3.2.2 OTSU 方法对图像三值化预处理	31
3.2.3 抗噪性能仿真结果.....	31
3.2.4 随机计算与存算一体.....	33
3.3 算法流程及仿真分析.....	34
3.3.1 抗噪性能分析.....	34
3.3.2 器件可靠性影响.....	36
3.3.3 功耗分析.....	37
3.3.4 总结与讨论.....	37
3.4 本章小结.....	38
4 存算一体硬件平台设计方案	39
4.1 基于 STM32 的存储器阵列测试系统设计方案	39
4.1.1 硬件架构.....	39

4.1.2 器件选型.....40

4.1.3 电路设计方案.....42

4.1.4 测试分析.....44

4.2 基于 FPGA 的存算一体电路设计方案46

4.2.1 硬件架构.....46

4.2.2 器件选型.....47

4.2.3 FPGA 资源分配48

4.2.4 选通矩阵及信号发生模块设计.....48

4.2.5 信号采集模块设计.....50

4.2.6 电源模块设计.....51

4.2.7 数字逻辑程序开发.....56

4.3 本章小结.....59

结论.....60

内容总结.....60

创新点总结.....60

展望.....61

参考文献.....62

1 绪论

近年来,人工智能方兴未艾,数据密集型任务量日益攀升,对海量数据进行高性能计算处理的需求急剧增大。支撑高性能计算系统的核心是半导体芯片,然而随着器件尺寸微缩化受限,传统架构计算机的性能提升遭遇了瓶颈。而存算一体架构将存储单元和计算单元融合为一个独立存算单元,从根本上突破了传统架构“存储墙”的限制,目前与存算一体相关的算法研究和存储介质研究已经成为学术界和产业界关注的焦点。

1.1 论文研究背景

1.1.1 存算一体概述

约翰·冯·诺依曼(John von Neumann)在1945年提出了冯诺依曼计算机架构,被后人称为“计算机之父”。近百年以来集成电路技术迅猛发展早已突破了摩尔定律^[1],2022年台积电公司公布了2 nm制程技术指标,2023年美国开放人工智能研究中心(OpenAI)研发的ChatGPT以强大的学习能力和信息整合能力将人工智能技术提升到一个新的高度。虽然计算机性能已经是今非昔比,但是随着人工智能、物联网等应用对计算能力的需求飞升,基于传统架构的计算机性能仍然面对着巨大的挑战。

如图1-1(a)所示,传统的冯诺依曼结构中处理单元与存储单元是分离的,在执行计算任务时,需要将数据从存储单元中读取出来,完成计算后再将处理结果写回存储单元。但是处理器和存储器的发展并不均衡,再过去的二十年中,存储密度几乎每两年翻一番,而性能提高的速度较慢,相比处理器的性能提升来说已经产生了严重的内存瓶颈,限制了系统的整体性能^[2],人们将处理单元与存储单元之间的读取速度落差被称为“存储墙”^[3]。除此之外,两者之间的带宽限制和数据搬运带来的额外功耗又带来了“带宽墙”和“功耗墙”,这三面“墙”严重制约了计算机整体计算性能的提高。

科研人员提出了很多突破上述瓶颈的有效措施。例如,受益于高带宽存储器^[4]和混合存储立方体技术^[5]的发展,“近存计算”(Near-memory Computing)的概念得到实践。近存计算尽可能拉近处理单元与存储单元之间的距离并增大连接密度,旨在减少对存储器访问的时间和数据传输距离,从而提高计算性能^[6]。阿里达摩院2022年发布的高性能近存芯片,在64 MB/mm²片上存储密度和2.4 GB/s/mm²带宽密度的基础上,能够提供184.11 QPS/W的算力支持,同时相比传统的CPU-DRAM结构功耗降低32倍^[7]。此方法有效缓解了存储墙带来的限制,但处理单元和存储单元之间的物理隔离仍然存在,“存储墙”问题并没有得到本质上的解决。




图 1-1 传统冯诺依曼与存算一体架构

如图 1-1 (b) 所示，存算一体颠覆了原架构中处理单元和存储单元之间的数据交互关系，将存储单元和计算单元合二为一，即存储单元在保留数据存储功能和读写功能以外，还具备执行计算任务的功能。存算一体架构的优点不仅避免了数据搬运带来的限制，其高密度存储阵列也给大规模并行计算提供了得天独厚的资源，这个优势给对算力要求极高的 AI 等数据密集型计算任务的发展提供了新的沃土。

存算一体的基本原理是基尔霍夫定律，非常适合应用于矩阵-向量乘法（Matrix-vector Multiplication, MVM）运算^[8]。其原理如图 1-2 所示，输入向量 x 是电压脉冲信号，系数矩阵 A 为存储阵列中存储的数据，输出向量 Y 为累加电流。存算一体架构支持矩阵-向量乘法在存储矩阵中进行大规模并行计算，大幅提升了乘-累加（Multiply-accumulate, MAC）计算的运算速度，具体应用包括高精度偏微分方程的迭代求解^[9]、32 位浮点数计算^[10]等，这是传统计算机无法比拟的优势。除了矩阵-向量乘法，在存算一体架构中还可以实现布尔逻辑计算，即存内逻辑计算（Logic In-memory, LIM）^[11-12]。对于图像边缘提取等低精度要求的数据密集型计算任务，存内逻辑计算降低计算复杂度的同时还可以提高计算效率。




图 1-2 存算一体基本原理

1.1.2 存储介质概述

存储介质是存算一体架构的核心，根据其数据保留特性可以分为易失性存储器和非易失性存储器（Non-volatile Memory）。动态随机存取存储器（Dynamic Random Access Memory, DRAM）、静态随机存取存储器（Static Random Access Memory, SRAM）为典型的易失性存储器，掉电后数据丢失，多用于高速数据缓存；非易失性存储器掉电后仍可以长时间地保持数据，其种类繁多，闪存如 NOR Flash 和 NAND Flash，新型的非易失性随机存储器（Non-volatile Nanoscale Random Access Memories, NVRAMs），比如电阻式随机存取存储器（Resistor RAM, RRAM）、铁电存储器（Ferroelectric RAM, FeRAM）、磁性存储器（Magnetic RAM, MRAM）和相变存储器（Phase-change RAM, PRAM）等^[3,13]。




图 1-3 各类非易失性随机存储器

图 1-3（a）是 RRAM 典型的交叉阵列（Crossbar Array）结构^[9]。RRAM 的基本结构是金属-金属氧化物-金属，金属顶电极（Top Electrode, TE）和金属底电极（Bottom Electrode, BE）中间夹有一个介电层，工作机理是利用缺陷如氧空位或者金属离子的迁移形成导电细丝来实现电阻值的变化^[14]。通过在 TE 上施加正电电压脉冲诱导导电细丝的形成可以获取低阻态（LSR），反之在 TE 上施加负电压脉冲可以将器件恢复到原有的高阻态（HSR）。高低阻态之间可逆且快速的二值切换使得 RRAM 在存内逻辑的计算领域十分瞩目^[15]。同时，对高低态之间的中间态编程还可以实现 RRAM 的多值存储

(Multiple-level cell, MLC), 这一特性被广泛应用于脉冲神经网络 (Spike neural networks, SNN) 等相关的计算任务中^[16-17]。RRAM 具有结构简单、大开关比和快速切换、与 CMOS 工艺兼容等优点。但 RRAM 的开关机制依赖于介电层材料的物理特性, 开关过程的随机性会导致电阻和开关电压的波动^[8], 除此之外, 还有耐久性差等器件稳定性方面的问题。总的来讲, RRAM 应用前景广泛, 但是目前仍面临着稳定性、耐用性和成本等方面的挑战。

铁电存储器主要依赖铁电材料来完成存储和计算的功能。如图 1-3 (b) 所示, 其典型结构是与 DRAM 相似的 1T1C 结构, 主要包括一个铁电电容和一个晶体管。其工作机制是: 正负两个方向的极化分别代表二进制数“0”和“1”, 并通过外部电场来控制极化方向^[18]。FeRAM 的优点是功耗低, 写入速度快; 缺点是破坏性读取, 这限制了其在存算一体结构中的应用, 同时铁电材料的厚度也限制了 FeRAM 的可拓展性。解决这些问题的方法有很多, 例如开发新铁电材料、用 FeFET 或者 FTJ 替代 FeRAM 等, 因此铁电存储器仍然具有很广泛的应用前景^[19]。

闪存主要分为 NAND Flash 和 NOR Flash, 基本的阵列结构如图 1-3 (c) 和图 1-3 (d)。目前大规模数据存储的主流是 3D NAND 闪存, 其具有高存储密度、高可靠性等众多优点^[20], 同样被应用于存算一体架构中^[21]。但是从结构上来讲, NOR Flash 更加灵活, 可以快速读取, 更加适用于存算一体应用。其擦除和编程机理多基于 FN 隧穿和热电子注入, 需要外加高电场且电流较大, 因此擦写操作会带来较大的功耗。但 NOR Flash 具有成熟的工艺技术, 可靠性和集成度高, 而且其与周边电路融合性非常好, 对于构建大规模高性能存算一体阵列及架构有非常大的潜力, 近年来得到了学术界和产业界的广泛关注^[22-26]。

总的来讲, 现有的 NVRAMs 在可靠性、耐久度、工艺和成本等方面有待提高, 闪存目前占有工艺成熟和高密度低成本的优势, 随着半导体技术的发展, NVRAMs 和闪存存在未来主流的存算一体介质中必定占有一席之地。相信存储技术的不断发展可以为存算一体架构提供更多可行的解决方案^[3]。

1.1.3 存算一体发展现状

如图 1-4 所示, 从需要高精度的科学计算到由不精确和随机性实现的随机计算 (Stochastic Computing, SC), 存算一体的应用已经十分广泛^[3]。在高精度科学计算领域, 偏微分方程求解中应用到的位切片 (Bit Slicing) 技术降低了存储器中存储单元的不均匀性和可靠性带来的参数漂移等问题的影响^[27], 使得存算一体在完成高精度科学计算领域占有了一席之地。对于精度要求不高的数据密集型计算任务, 如脉冲神经网络^[27]、深度学习 (Deep Learning)^{[22][29]}、图像处理^[30-31]、随机计算^[32-33]等, 存算一体可以为其提供高并行度计算的平台, 同时避免数据搬运带来的功耗, 降低时间复杂度。




图 1-4 存算一体的应用前景^[3]

随着存算一体技术的发展，存算一体芯片也成为科研机构 and 产业化市场关注的焦点。北京大学提出了高效的无 ADC 架构 SRAM 存算一体加速引擎，基于 28 nm 工艺搭建模块可以达到 27.38 TOPS/W@INT8 的高能效比，同时实现高达 1.041 Mb/mm² 密度，达到国际领先指标并实现技术突破^[34]。美国斯坦福大学提出的基于 RRAM 的存算一体芯片，从算法和架构到电路和设备的所有设计层次上进行共同优化，并为不同的计算模型提供不同的核心，将能耗效率提高了两倍，实现了高精度的图片分类、语音识别等功能^[35]。存算一体芯片的核心除了存储器本身以外，另外一个关键部分是外围电路的设计。台湾国立清华大学提出了存算一体芯片控制和读出电路的创新设计，实现了高能效和低延迟^[36]。在产业界，三星提出的基于 MRAM 和 28 nm CMOS 的存算一体芯片，实现了高精度位计算，并搭建最高十层的神经网络完成分类和人脸识别的功能，精确度高达 93.4%^[37]。存算一体芯片在产业界也有了长足的发展，例如国内的知存科技已经产出了多款存算一体芯片，其中“WTM2101”在 2022 年成功实现量产，在低功耗（50 uA~3 mA）条件下实现了高算力（50 Gops），并成功应用到语音识别、健康监测等物联网移动终端等产品中。从原型验证到成功量产再到实际应用的跨越提高了存算一体芯片产业化的信心，也使得存算一体逐渐走进大众视野。

未来在先进存储器和封装等技术的支持下，存算一体芯片会获得更多的流片测试和产业化机会，相信存算一体芯片会加快从原型验证走入产业化应用脚步，成为未来高性能计算系统的核心。

1.2 论文研究内容及意义

随着大数据时代的发展，数据密集型计算任务对计算速度的要求越来越高，同时移动设备和大型计算中心对低功耗的需求也越来越迫切，这给传统架构下的计算机带来了严峻的挑战。存算一体架构的大容量存储和高并行度在处理数据密集型任务时优势明显，但仍然存在许多不容忽视的问题和挑战。

如何合理设计存算电路和阵列架构，以及如何将存算算法结合阵列架构进行协同优化设计，是存算一体技术研究的重点。本文第一部分研究工作聚焦于 NOR Flash 存算应用，提出了一种在 NOR Flash 阵列中实现逻辑计算的新方法，结合随机计算实现了图像边缘检测任务。在对 65 nm 浮栅型 NOR Flash 器件进行可靠性测试及数据分析的基础上，量化了器件可靠性对算法计算精度的影响。研究结果表明，本文提出的图像边缘检测策略在计算复杂度、功耗、抗干扰能力等方面相比传统方法均有了显著提升。

在存算一体阵列测试及算法验证方面，高精度半导体参数分析仪和探针台等大型测试设备便利性低，只能对单个器件进行测试，不具备存算一体算法验证的功能。分立元件组成的存算一体硬件平台成本低、兼容性好，具有很高的应用价值。本文第二部分研究工作聚焦于闪存存算一体硬件平台的设计与实现，提出了两种侧重点不同的硬件设计方案。基于 STM32 的存储器阵列测试系统，可以配合高精度半导体参数分析仪快速完成存算器件及阵列电学特性测试分析，提高了存储阵列的测试效率。基于 FPGA 的存算一体电路系统设计则侧重于存算一体算法验证，其中融合了多种创新型电路和逻辑代码设计方法，在紧凑型独立电路板上集成了信号发生、信号采集、数据处理等模块，为实现存算一体算法的整体流程验证以及存储阵列的电学特性提取提供了解决方案。

1.3 论文组织结构

本文内容组织结构如下：

本文第一章绪论，主要介绍了本文研究内容相关的技术背景，阐述了存算一体架构的优势、基本原理和目前主流的存储介质，梳理了存算一体技术在科研领域和工业领域的前沿进展。最后阐述了本文研究的主要内容和研究意义，列举了研究内容的贡献和创新点。

本文第二章介绍了 NOR Flash 存算一体技术的背景知识。第一节介绍了 NOR Flash 的基本工作机制，包括浮栅型存储器件的基本特性，存储阵列结构及其器件可靠性问题；第二节介绍了存算一体电路的典型结构和应用，介绍了存算一体硬件实现方案，并分析了实现过程中可能存在的问题和难点。

本文第三章研究了闪存在存算一体中的应用，结合随机计算算法优化，基于闪存存

算一体架构实现了图像边缘检测。第一节，对 65 nm 浮栅型 NOR Flash 基本器件特性测试和可靠性测试的结果进行了梳理分析，详细介绍了本文提出的在 NOR Flash 阵列中实现逻辑计算的新方法；第二节介绍了利用随机计算实现图像边缘提取的原理，提出了基于存算一体特点对随机计算进行优化的方法，通过仿真结果展示了其强抗干扰性能力；第三节，阐述了在 NOR Flash 阵列中实现随机计算图像边缘检测策略的流程，并对整体仿真结果进行展示和讨论分析。

本文第四章介绍了两种存算一体硬件平台设计方案。第一节介绍的是基于 STM32 的存储器阵列测试系统设计方案，包括硬件架构、器件选型、方案的电路结构，最后进行了验证演示；第二节主要内容是基于 FPGA 的存算一体电路系统设计方案，介绍了方案硬件架构和器件选型，还分别对 FPGA 资源分配、选通矩阵及信号发生模块、电流信号采集模块和电源模块的硬件设计方案进行了充分的解释阐述，最后梳理分析了数字逻辑程序开发部分的方案。

本文第五章对全文工作进行了总结，分析了现有工作的创新贡献和不足，并对进一步的研究工作进行了展望。

2 NOR Flash 存算一体设计

人工智能等在传统架构上诞生和发展来的计算任务，不仅在存算一体架构上获得了更高的性能，还获得了更广阔的发展前景。本章第一节介绍了存算一体的主流存储介质 NOR Flash 的工作机制，第二节对存算一体架构的实现原理进行了详细介绍。

2.1 NOR Flash 工作原理及可靠性

闪存是主流的非易失性存储器，主要分为 NOR Flash 和 NAND Flash。NAND Flash 具有很高的存储密度，尤其是近年来飞速发展的 3D NAND，最新结构可以达到 200 层以上的堆叠层数，加上多值存储单元 MLC (Multiple-level Cell)、三值存储单元 (Triple-level Cell, TLC)、四值存储单元 (Quad-level Cell, QLC) 等存储技术^[38]，单片可以获得 TB 级的容量，而且写入和擦除速度较快，成本较低。结合以上优点，NAND Flash 多用于大容量存储，如固态存储硬盘 SSD 等。与之相比，NOR Flash 存储容量较小，但是拥有快速随机读取的优势，多用于嵌入式存储进行程序指令的存储与调用。除此之外，NOR Flash 的阵列结构可以实现对任意存储单元进行快速寻址，且相比新型非易失性存储器来讲有工艺成熟、器件稳定性高、与外围电路融合度高、成本低等优点，近年来在存算一体领域得到了学术界和产业界的广泛关注。

2.1.1 浮栅晶体管工作原理




图 2-1 本文研究的 65 nm 浮栅型 NOR Flash 阵列

本文研究的主要对象是图 2-1 中的 65 nm 浮栅型晶体管组成的 NOR Flash 阵列。NOR Flash 存储单元器件一般分为浮栅型 (Floating Gate, FG) 和电荷俘获型 (Charge Trap, CT)，基本结构如图 2-2 所示。浮栅型器件结构至上而下分别为：多晶硅材料的

控制栅极（Control Gate, CG），二氧化硅阻挡层（Blocking oxide），多晶硅浮栅层（FG Layer, FGL），二氧化硅隧穿层（Tunneling Layer, TNL），最后是硅衬底（Substrate）。浮栅型器件通过浮栅层的导带存储电荷，上下两层绝缘层保护电荷不会流失，从而实现非易失性存储功能^[39]。电荷俘获型与浮栅型在结构上最大的不同是，其利用的是氮化硅电荷俘获层（CT Layer, CTL）的分立缺陷存储电荷，这种结构也被称为 SONOS（Silicon-Oxide-Nitride-Oxide-Silicon）结构^[40]。





图 2-2 浮栅型和电荷俘获型存储器件的基本单元结构



(a) 未存储电子的低阈值电压状态（擦除态）(b) 存储电子时的高阈值电压状态（编程态）

图 2-3 存储电子前后浮栅型晶体管的能带变化

对于一个结构确定的浮栅晶体管，它的阈值电压是主要是由浮栅层中存储电子的数量决定的。如图 2-3（a）和（b）所示，当浮栅层中存储了电子时，隧穿层和阻挡层之间的势垒被抬高^[39]，表现为需要更大的栅极电压来“开启”晶体管使其导通，即器件拥有更高的阈值电压。




图 2-4 浮栅型晶体管的基本特性

我们通过高精度半导体参数分析仪及探针台等设备对器件进行测试，获取其器件特性。图 2-4（a）和（b）分别为器件的 I_D - V_G 和 I_D - V_D 曲线。在图 2-4（a）中，当我们给栅极施加合适的读电压 V_{Read} 时，由于器件处于关断状态，读电流 I_D 几乎为 0，我们定义这时存储的数据为“0”，器件处于“编程态（Program state）”；与之相反，我们定义器件的低阈值电压状态为“擦除态（Erase state）”，存储数据为“1”，表现为在栅极施压适当的读电压 V_{Read} 时，我们可以读出相应的电流 I_D 。这样一来，一个存储单元就可以存储 1bit 的数据，这种存储方式被称为单值存储（Single-level Cell，SLC）。同时我们也可以过区分读电流的大小，也就是区分更多的阈值电压范围来实现多值存储。如图 2-4（c）所示的工作就是通过区分更多的读出电流来实现单个器件存储 4bit 数据（16 个态）的^[10]。读电流 I_D 与栅极电压 V_G 和漏极电压 V_D 的关系符合公式（2-1）：

$$I_D = u_n C_{ox} \frac{W}{L} [(V_{GS} - V_{th})V_{DS} - \frac{1}{2}V_{DS}^2] \dots\dots\dots (2-1)$$

其中 u_n 表示的是电子迁移率， C_{ox} 是单位栅氧化层电容， L 、 W 分别代表器件的栅长和栅宽^[41]。图 2-4（b）是 I_D - V_D 特性曲线，电流 I_D 在 $V_D=V_G-V_{th}$ 时达到最大值，随后 I_D 不再随 V_D 的增大而增大，器件进入饱和区（Saturation region），或如图所示受到热电子注入机制的影响进入编程状态。

NOR Flash 有读、编程（写入）、擦除三种基本操作。读操作如上文中描述的，通过施加适当的栅极电压来判断器件的浮栅层是否有存储电子。如图 2-5（a）所示，当浮栅层存储电子时，阈值电压较高，器件处于编程态，反之器件处于擦除态。本器件一般的读操作电压如图 2-5（b）所示。

编程和擦除操作是通过外加电场改变浮栅层中电子的数量，从而达到调整存储单元阈值电压的目的。如图 2-5(c)，编程操作是在热电子注入（Channel Hot Electrons Injection，CHEI）机制下完成的^[42]。当在漏极和栅极上同时加高电压，沟道中电子在 V_D 建立的横向电场加速下获得很高的能量，这些热电子在漏结附近碰撞电离产生高能电子，在栅极电场的吸引下，跃过隧穿氧化层电子势垒，形成热电子注入。

擦除操作的原理是 FN（Fowler-nordheim Tunneling, FN）隧穿，这是一种由电场诱导的量子隧穿，通过在薄的氧化物层上施压高电场（8~10 mV/cm），可以在不破坏其介电性能的情况下迫使大的隧穿电流通过^[39]。如图 2-5（d）和（e）所示，在低电场下，电子很难跨越 3.2 eV 的势垒，无法从浮栅层通过隧穿氧化层到达衬底。在栅极和衬底施加的高负电场的帮助下，电子可以跨越势垒实现从浮栅层到硅衬底的隧穿，浮栅层中的电子数量减少后阈值电压随之下降，存储数据由“0”变为“1”，擦除操作完成。




图 2-5 浮栅型晶体管的操作电压及原理

除了 FN 隧穿，擦除操作还可以通过热空穴注入（Hot Hole Injection, HHI）来完成^[43-44]。如图 2-5（f），在漏极施加正偏压的同时，在栅极施加大的负偏压，诱导漏极结发生带-带隧穿（Band-to-band Tunneling, BTBT）^[45]，一些空穴在衬底和漏极结的反向偏置中获得能量从而跨越隧穿氧化层势垒被注入到浮栅层中，浮栅层中的空穴会导致阈值电压降低从而实现擦除操作。这两种擦除方式的区别在于操作的范围、擦除速度以及带来的功耗不同。首先，利用 FN 隧穿会一次性擦除同一条 WL 上所有的存储单元，十分适用于有快速擦除需求的场景。在存算一体的应用中，我们更希望可以实现单个存储单元的阈值电压调整，HHI 的优势之一便是允许我们对阵列中的单个器件执行擦除操作而不影响同一 WL 上其他的存储单元，这样就避免了对一个器件执行擦除后，还需要编程恢复其他受影响单元的情况，降低了操作复杂度和功耗。图 2-6（a）、（b）、（c）

对比了 FN 隧穿和 HHI 机制下的擦除速度。对于单个器件来讲，利用 HHI 要比 FN 隧穿机制的擦除速度快，图 2-6 (c) 可以看出，HHI 的擦除速度可以达到 1.5 V/10 ns。除此之外，如图 2-6 (d)，HHI 擦除相比 FN 隧穿功耗低 5 个数量级^[10]。总的来讲，HHI 擦除精确、快速的调节更有利于实现多值存储，可以在低功耗下快速的构造存储阵列，更适合存算一体架构的应用。




图 2-6 HHI 与 FN 隧穿擦除速度对比^[38]

2.1.2 NOR Flash 存储阵列结构

图 2-7 展示了 NOR Flash 的阵列结构。NOR Flash 中，连接到同一条字线（Word Line, WL）或者同一条位线（Bit Line, BL）的存储单元之间是并联关系，在真值表中为“或非”逻辑。可以通过确定 WL 和 BL 对阵列中任一存储单元进行精确寻址。

通过在 WL、BL、SL 上施加相应的操作电压来进行读、写（编程）和擦除的基本操作，如表 2-1 和图 2-7。图 2-7 (c) 显示，利用 FN 隧穿擦除作用时所有的 BL 都要选择悬空状态，即在同一条 WL 上的所有存储单元都会被擦除。原因是若不给漏极施加合适的偏压或者全部悬空，漏结会因为反向偏压过大(>6 V) 发生击穿。而 HHI 的擦除方式可以实现精确擦除单个器件。

表 2-1 NOR Flash 阵列操作电压

Operation		WL	BL	Source	Bulk
Read	selected	5	1	0	0
	unselected	0	0	0	0
Program	selected	8~9.5	5	0	0
	unselected	0	0	0	0
Erase (FN)	selected	-9.5	Floating	7.7	7.7
Erase (HHI)	selected	-9.5	5~5.8	0	0




图 2-7 NOR Flash 阵列中的基本操作

2.1.3 NOR Flash 可靠性特性

存储器件的可靠性一直是存储领域的一个重要研究课题。在存算一体中，存储器件的可靠性还会对计算的精度产生不可忽略的影响。NOR Flash 阵列的可靠性问题主要包括：磨损特性、高温特性、读写串扰、RTN 等。接下来我们将进行详细的介绍。

磨损特性指的是在经历若干次擦除/编程循环（P/E Cycles）后器件阈值电压等参数变化的特性^[39]。由于热电子注入和 FN 隧穿都需要在栅极和衬底之间施压大的偏置电压，应力下多次循环操作会诱导隧穿氧化层产生缺陷，即隧穿氧化层的退化。隧穿氧化层退化会导致存储窗口减小、擦写操作效率降低，还会引起陷阱辅助隧穿（Trap Assisted

Tunneling, TAT) [46], 从而缩短存储器寿命等。如图 2-8 (a) 和 (b) 所示, 常温下多个擦写循环后, 存储器件编程态和擦除态之间阈值电压差明显减小, 两种状态下的读电流区分度下降, 数据读取的误码率 (Bit Error Rate, BER) 随之上升。

图 2-8 (c) 中, 在连续读操作时间 < 2 ks 时, 读电流会随着读操作施加的时间的增加而增大; 在连续读操作时间 > 2 ks 时, 读电流趋于平稳。这说明高温环境会影响器件的读电流大小, 从而影响器件的数据保留特性。分析图 2-8 (d) 我们可以发现, 高温环境会加速器件的磨损程度, 表现高温环境导致器件在同等磨损时间下存储窗口缩小程度比常温下更加严重 [10][47]。




图 2-8 器件磨损特性和高温特性

对选中单元进行编程操作时, 位于同一条 BL 上但未被选中的存储单元会被迫承受相同的漏极偏置电压。如图 2-9 所示, 编程态的存储单元在漏极应力的影响下, 存储在浮栅层的电子可能会由隧穿通过介质层跨越到漏极而导致存储电子损失, 具体表现为阈值电压下降。这种现象被称为漏极串扰 (Drain Disturb) [48-50]。类似的, 位于同一条 WL 上但未被选中的存储单元的栅极会被施加一个高偏置电压, 这会导致沟道电子注入到浮栅层, 称为栅极串扰 (Gate Disturb)。图中 2-9 我们可以观察到, 漏极串扰会导致严重的存储窗口缩小, 但是栅极串扰带来的影响就十分微小。这说明在相同时间维度下, 漏极串扰对器件阈值电压的影响明显大于栅极串扰。





图 2-9 编程操作引起的漏极和栅极串扰

最后介绍的是随机电报噪声（Random Telegraph Noise, RTN）对器件可靠性的影响[51-53]。RTN 是由器件栅介质层缺陷引起的，这些缺陷会捕获或者释放载流子，从而引起读电流幅值的波动。从位置上区分，可以将缺陷分为界面态缺陷和氧化层缺陷，如图 2-10。界面态缺陷位于栅氧化层/衬底和沟道的界面，因为硅及其氧化物中的不饱和键并不稳定，在遭遇高能电子撞击后极易发生断裂，从而产生缺陷。这种缺陷本身也不稳定，在外界影响消除后会部分恢复。但是由于距离沟道更近的缺陷对沟道电流影响更大，界面态缺陷或靠近界面的氧化层缺陷造成的 RTN 电流波动幅值更高。氧化层缺陷产生原因有两个，一个是生产制备过程中工艺引起的，另一个是由于氧化层在外部电场应力下退化引起的[41]。如利用 FN 隧穿进行擦除操作时在栅极和衬底之间存在的高电场容易导致隧穿氧化层退化。随着器件尺寸的逐渐缩小，RTN 对器件稳定性的影响越来越不可忽视。一方面，RTN 会影响存储器件的读电流，从而影响存算一体的计算精度；另一方面，科研人员利用 RTN 的特性，研究出了具有更高效率的真随机数发生器等应用[54-56]。



(a) RTN 产生的机理[67] (b) RTN 引起读电流幅值波动[64]

图 2-10 RTN 产生的原理与其对读电流带来的影响

2.2 存算一体架构原理概述

随着存储技术的发展，存算一体不再拘泥于理论，而是逐渐走入市场和大众视野。本章节首先介绍了目前存算一体电路的基本结构，紧接着对前沿的存算一体芯片进行了调查研究，梳理了目前存算一体架构在具体实现上面临的问题和挑战。

2.2.1 存算一体电路结构

存算一体的硬件实现一般有两种，一种是片上集成的形式，还有一种是由分立元件组成的形式，两种形式在实现的基本结构上相似，主要分为控制电路、存储阵列和外围读写电路三个部分，如图 2-11 所示。无论是片上系统还是分立系统，都可以实现算法的执行，除此之外还有部分电路具有对存储阵列权重进行调整的功能。




图 2-11 存算一体电路基本结构

存储阵列是用于存储和计算的部件，也是存算电路的核心。对于存储阵列来讲，我们主要关注的参数有存储器类型、阵列大小、操作电压、读出电流范围等。主流的存储阵列类型有闪存、SRAM、DRAM，还有新型存储器如 RRAM、MRAM、FeRAM 和 PCM 等，又或有混合存储阵列，如 1T1R 等。不同类型的存储阵列对操作电压和读电流范围要求不同，如 RRAM 操作电压较闪存低，但是读出电流范围更大。阵列的大小决定了输入输出电路的通道数，同时也是决定输出电流范围的重要参数之一。除此之外，存储器本身的性能特点也影响着其在存算一体中的应用领域。表 2-2 对目前应用于存算一体中的存储器各方面的性能做出了比较^[57]，通过表格我们发现在计算速度方面，NOR Flash 的开关比更十分优越，但是读出速度相比 RRAM 等新型存储器较慢。在可靠性方面，NOR Flash 有着工艺成熟的优势，器件参数的漂移更低。在功耗方面，NOR Flash 需要的编程电压更高，编程时间也处于劣势，这给片上权重调整带来了一定的困难，因此并不适用于在线的 DNN 训练等类似需要频繁调整权重的应用。

表 2-2 存算一体中不同存储器技术性能的比较^[57]

Technology	NOR flash	NAND flash	RRAM	PCM	STT- MRAM	FeRAM	FeFET	SOT- MRAM	Li-ion
On/off ratio	10 ⁴	10 ⁴	10~10 ²	10 ² ~10 ⁴	1.5~2	10 ² ~10 ³	5~50	1.5~2	40~10 ³
Multilevel operation	2 bit	4 bit	2 bit	2 bit	1 bit	1 bit	5 bit	1 bit	10 bit
Write voltage (V)	<10	10	<3	<3	<1.5	<3	<5	<1.5	<1
Write time	1~10 μ s	0.1~1 ms	<10 ns	~50 ns	<10 ns	~30 ns	~10 ns	<10 ns	<10 ns
Read time	~50 ns	~10 μ s	<10 ns	<10 ns	<10 ns	<10 ns	~10 ns	<10 ns	<10 ns
Stand-by power	Low	Low	Low	Low	Low	Low	Low	Low	Low
Write energy [J/bit]	~100 pJ	~10 fJ	0.1~1 pJ	10 pJ	~100 fJ	~100 fJ	<1 fJ	<100 fJ	~100 fJ
Linearity	Low	Low	Low	Low	None	None	Low	None	High
Drift	No	No	Weak	Yes	No	No	No	No	No
Integration density	High	Very high	High	High	High	Low	High	High	Low
Retention	Long	Long	Medium	Long	Medium	Long	Long	Medium	...
Endurance	10 ⁵	10 ⁴	10 ⁵ ~10 ⁸	10 ⁶ ~10 ⁹	10 ¹⁵	10 ¹⁰	>10 ⁵	>10 ¹⁵	>10 ⁵
Suitability for DNN training	No	No	No	No	No	No	Moderate	No	Yes
Suitability for DNN inference	Yes	Yes	Moderate	Yes	No	No	Yes	No	Yes
Suitability for SNN applications	Yes	No	Yes	Yes	Moderate	Yes	Yes	Moderate	Moderate

控制电路部分的主要功能有选通阵列、输入信号产生、输出信号采集、时序控制等。其中时序控制尤为重要且复杂，尤其在执行低延时、运行高并行度的计算任务时，时序控制直接决定了计算的有效性^[36]。

外围读写电路主要的功能是，执行控制电路的指令，对存储阵列进行基本操作。其主要又分为数模转换 (Digital to Analog Converter, DAC) 及其驱动电路、电流采集电路、选通电路等。DAC 及其驱动电路的作用是将输入的数字信号转化为模拟信号，驱动存储阵列的 WL 或者 BL。电流采集电路在片上一般是由灵敏电流放大器 (Current-mode Sense Amplifiers, CSA) 等组成，在分立元件系统上则为模数转换器 (Analog to Digital Converter, ADC)。存储阵列一般有多条需要测量读电流的 SL，但电流采集电路资源有限 (硬件资源、带宽等)，所以需要通过选通电路来选择实现资源复用。选通电路一般是由多路复用器构成的，可以集成在片上，也可以通过外部分立元件来组成选通矩阵。

2.2.2 存算一体架构应用

存算一体芯片在国内外的科研和市场领域都有了很多成功的实践经验。例如，基于 NOR Flash 是存算芯片早在 2017 年得到验证^[58]，这项工作 在片上集成了包含 101780 个浮栅晶体管的突触阵列、74 个模拟神经元，以及控制和调整权重需要的外围电路，总面积小于 1 mm²。它基于 180 nm 浮栅晶体管混合信号实现了 28×28 二进制输入、10 输出的 3 层神经网络原型，MNIST 基准测试集分类准确率达到 94.65%，且具有很高的计算效率 (单个分类时间小于 1 μ s，功耗~20 nJ)。除此之外，随着存储技术的高速发展，基于 RRAM 等新型存储器的存算一体芯片也方兴未艾。2022 年斯坦福大学在 NATURE 上发表了他们在基于 RRAM 存算一体芯片的最新进展^[35]。这项工作提出了 NeuRRAM——一种基于 RRAM 的 CIM 芯片，具有可重构的 1T1R 存储阵列，MNIST18 分类准确率达到 99.0%，CIFAR-1019 图像分类准确率 85.7%，Google 语音命令识别准确率 84.7%，以及将贝叶斯图像恢复任务中图像重建误差减少了 70%。

在 AI 算力提升的推动下，存算一体逐步迈入市场。国内的知存科技也已经成功量产了一款基于 NOR Flash 的存算一体芯片，此新架构芯片在 50uA~3mA 的功耗下可以达到 50Gops 的 AI 算力，已经被成功开发应用于智能语音识别等物联网终端场景。存算芯片的市场化给存算一体技术的发展带来了非常大的激励，但是我们还是需要清醒地认识到，存算芯片距离更加广泛的市场推广还有很远的距离，在制造工艺和设计、稳定性等方面还面临着非常多的问题和挑战。下面我们将对这些困难做出概括性的介绍。




图 2-12 外围读写电路的问题

首先是存储阵列漏电流的问题。存储阵列的漏电流不仅会影响计算的精度，还会增加总体的功耗。在 Chen 等人的工作中^[59]，增加了选通晶体管的 1T1R 结构比单纯的 RRAM 结构在很大程度上降低了漏电流对计算的影响，但 1T1R 的结构也使工艺难度上升，限制了存储阵列面积，同时还会降低信号的裕度（Signal margin）。除此之外，选通晶体管往往需要更高的操作电压，这使得整体操作电压的范围扩大，提高了外围电路设计的复杂度。

存算一体芯片在外围读写电路的设计上也面临着诸多的挑战。如图 2-12 所示，为了可以在 SL 上读出更加精准的电流，我们需要驱动能力更强、精度更高的 DAC 及驱动电路给 WL/BL 提供模拟电压，同样我们也需要高精度、低延时的 ADC 来完成电流采集工作。除此之外，为了追求更高的并行度，我们需要更大的输入输出电路，这意味着 DAC 和 ADC 要承受更大的电流范围，这也给信号精度保持带来更大的压力。工艺变化、电阻漂移以及漏电流等因素也会改变输出电流的范围，这也给 ADC 输入输出范围等各方面的参数设计带来更高的难度。当集成在单个芯片上时，很少有高精度 ADC 块可以在单元阵列的宽度内被容纳^[59]。在互连方面，更大的电流就需要更宽的金属互连线，进而占用更大的硬件面积^[60]。总的来讲，更高性能的外围电路必然带来更大的面积开销、功耗开销和延迟^[7]，这反过来也限制了存储阵列容量的扩展。

时序控制是芯片设计不可或缺的一部分，在容忍存储单元可靠性的基础上实现高可靠性、低延时的时序控制也是存算芯片设计的重点。例如，当我们尝试用多输入周期来

补偿有限的并行输入输出时就会受到延迟的阻碍,降低了运算速度的同时还增加了时序控制的难度^[36]。通过外围分立元件来实现的存算一体的硬件电路具有更低的设计复杂度和成本,但是同样面临着诸多的问题。

首先,与片上集成 ADC 相似,采用分立元件的方案同样面对着并行程度和输入输出电流范围、精度的矛盾,但是采用分立 DAC 我们可以更容易地实现高压和高速信号,外部分立还可以更好地兼容不同计算方案。

在印刷电路板上实现意味着更大的硬件面积,这是和片上集成不可比拟的。这种条件下更长的传输路径、更大的寄生参数、更大的动静态功耗和更多的外界干扰是不可避免的。传输路径增长增加了延时的同时提高了时序控制的难度,信号的可靠性也会因为路径损耗和外部干扰(电源噪声、阻抗匹配等)而降低。功耗方面,分立元件的静态功耗使得整体功耗无法降低到理想状态。

总的来讲,片上集成芯片的性能更好,但是设计复杂度和成本更高;分立元件的硬件电路形式复杂度和成本较低,但是整体性能有限。

至此,我们分析了存算一体硬件实现面临的问题和挑战。虽然面临着诸多的阻碍,但是这并不会阻挡存算一体芯片作为未来算力芯片核心发展方向的趋势,各个领域的科研人员也一直在为存算芯片的实现和推广做着不懈的努力。

2.3 本章小结

本章对基于 NOR Flash 的存算一体技术做了系统的介绍。首先,本章第一节对 NOR Flash 的工作机制做出了详细的介绍,包括浮栅晶体管的结构、基本操作的原理、NOR Flash 阵列结构等。还重点介绍了器件可靠性问题及其机理,例如磨损特性、高温特性、栅极/漏极串扰、RTN 等。第二节对存算一体技术做了概述。首先介绍了存算一体电路的基本结构,并对前沿存算一体芯片的结构、性能进行了调查研究,梳理了存算一体架构硬件实现上面临的问题和挑战。

3 基于存算一体实现图像边缘检测

存算一体架构的计算精度容易受到存储器件不稳定的影响，而随机计算对单元扰动的敏感性较低，可以弥补这些缺点。此外，两者都适合大规模的并行计算，可以提高系统速度和计算效率。基于以上的研究分析，本章节提出的基于存算一体的图像边缘检测方法，创新性地通过在 NOR Flash 阵列中设计逻辑函数，在存算一体架构中完成了基于随机计算的图像边缘检测任务。本方法计算复杂度低，具有超低功耗（25.5 fJ/像素，2bit 序列长度）和 6 倍于传统二进制方法的抗噪声性能，而且对存储单元可靠性退化具有良好的包容度，具有很大创新意义和研究价值。

3.1 NOR Flash 存储阵列实现逻辑计算的方法

基于新型存储器如 RRAM 等的存内逻辑计算已经有了很多优秀的成果^[61-63]，工艺更加成熟的闪存器件具有可靠性高、成本低的优点，同样获得众多研究人员的关注。在闪存中实现逻辑计算的方法一般基于 2T1R 或多晶体管结构^[64-65]，占用存储面积和功耗开销较大^[34]。本章节则提出的在基于 65 nm NOR Flash 存储阵列中实现逻辑计算的新方法解决了以上的问题。本节首先分析了 65 nm 浮栅型 NOR Flash 器件特性及可靠性实测结果，然后介绍了在此阵列中实现逻辑计算的方法。

3.1.1 65 nm NOR Flash 器件特性分析

存算一体的计算是基于器件特性和存储阵列结构来完成的，其计算的精度也受到器件可靠性的影响。因此我们首先对 65 nm NOR Flash 存储阵列的器件基本电学特性和可靠性进行了实测分析。器件的基本电学特性测试包括 I_D - V_G 和 I_D - V_D 曲线、编程/擦除速度；器件的可靠性测试包括磨损特性、温度特性、漏极干扰和读干扰、RTN 特性。测试的平台是 Cascade Summit 12000 探针台及 Keysight 高精度半导体参数分析仪 B1500A，如图 3-1 所示。




图 3-1 测试平台实拍




图 3-2 65 nm 浮栅型 NOR Flash 器件的实测电流曲线

器件特性方面，我们首先关注器件基本的 I_D - V_G 曲线和 I_D - V_D 曲线：一是选取适合于计算的器件工作区域，二是提取用于仿真时的电压-电流关系数据。图 3-2 (a) 和 3-2 (b) 是器件实测的电流曲线。图 3-2 (a) 是 I_D - V_G 电流曲线，我们可以观察到器件擦除态和编程态之间的存储窗口，以及读电流 I_D 与栅极电压 V_G 和漏极电压 V_D 的关系。分析图 3-2 (b) 的 I_D - V_D 曲线可以发现，在 $V_D < 0.8V$ 时，器件状态接近线性区， I_D - V_D 曲线较为陡峭。虽然有着较为理想的线性性质，但是此区域内读电流对 V_D 的偏移变化十分敏感，同时较低的读电流更容易受到器件固有噪声的影响，稳定性较低；在 $V_D > 1.5V$ 时，器件进入饱和区，虽然器件稳定性上升，但是由于高漏极电压和大的读电流使得功耗随之上升。或如图中展示的器件被编程而不是维持在一个稳定的工作状态，这是因为漏极偏置电压引起热电子注入，沟道电子被注入到浮栅层中导致阈值电压升高。相对来讲，器件在准饱和区（Quasi-saturation region）特性较为稳定，且器件功耗较饱和区更低。综合以上分析，我们选取准饱和区作为器件在存算一体应用下的工作区域。

通过编程和擦除操作我们可以调整器件阈值电压来满足计算的需要。图 3-3 (a) 和 (b) 展示的是利用热电子注入进行编程操作的效果。从图 3-3 (a) 可知，在 $V_G=9V$ ， $V_D=2V$ 的情况下，经过 10 ms 可以将器件从低阈值电压（~1V）的擦除态的编程到阈值电压接近 7 V 的编程态。在图 3-3 (b) 可以发现，可编程到的最高阈值电压与 V_G 正相关。一般 20 ms 的操作时间就可以将器件编程到此操作电压下能达到的最高阈值，20 ms 后编程效率明显下降。

图 3-3 (c) 和 (d) 展示的是基于 FN 隧穿机制的擦除操作速度。如图 3-3 (c)，在 $V_G=9.1V$ ， $V_S=V_B=7.7V$ ，漏极悬空的条件下，将器件从高阈值的编程态（~10V）擦除到阈值电压 1V 左右的擦除态需要耗费 1 ms 左右的时间，1ms 后擦除效率明显下降。相比 $V_G=9.1V$ 的条件，在 V_G 上升到 -8V 时仍然可以观察到同样的现象，只是在 1 ms 操作时间内只能阈值电压下降到 3V，随后需要 30 ms 的时间才能将阈值电压下降到接近 1V。由此可见，FN 隧穿机制下擦除效率是与加在衬底和栅极之间的电压差成正比的。




图 3-3 编程/擦除操作速度





图 3-4 HHI 擦除速度

利用 HHI 可以有效解决 FN 隧穿擦除带来的擦除速度慢、功耗高等问题。图 3-4(a) 和 (b) 展示的是不同栅极偏压下利用 HHI 机制对器件进行擦除的效果和速度。我们可以发现，相同 V_D 条件下， V_G 端施加的负偏置电压越大擦除速度越快。当 $V_D = 4.2V$ ， $V_G = -4V$ 时，可以在 50 ns 内实现~2.5V 的存储窗口，最低可以将阈值电压擦除到 1V 左右，如图 3-4 (b) 所示。这样一来，我们可以通过选择不同操作电压或操作时间实现对器件

阈值电压的精确快速的调整，并可以更加精确地划分器件阈值电压实现多值存储，十分有利于快速精准的构造可用于存算一体应用的存储阵列。

器件可靠性一直是影响存算一体计算精度的重要因素之一^[66]。器件磨损、高温和串扰等会引起器件不同程度的退化，导致器件参数的偏移，影响器件寿命。RTN 引起读电流的随机波动，增加读出数据的误码率。因此对于用于存算一体应用的存储阵列来讲，进行可靠性方面的测试和分析是一项有着重要意义的工作。

首先是存储器件的磨损特性。如图 3-5 (a) 所示，室温下随着擦写循环次数的上升，处于擦除态的器件的阈值电压逐渐向右偏移（增大），而处于编程态器件的阈值电压逐渐向左偏移（减小）。图 3-5 (b) 中，在经过 $\sim 10^4$ 个擦写循环后，65 nm 浮栅型晶体管的存储窗口有了较明显的下降，但仍然可以保持 6V 左右的存储窗口。



(a) 室温下磨损对读电流的影响

(b) 磨损对存储窗口的影响

图 3-5 器件的磨损特性

环境温度的变化也会引起器件参数的漂移。同一个器件在不同温度下拥有不同的 I_D - V_D 曲线。如图 3-6 (a)，在相同偏置电压条件下，随着温度的上升 ($-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$)，读电流随着温度的上升而增大，即随着温度升高阈值电压向左偏移。图 3-6 (b) 中，同一 Bank 上的器件在经过 48 小时@ 250°C 的烘烤后，擦除态器件阈值电压向右偏移，而编程态器件阈值电压向左偏移。图 3-6 (c) 和 (d) 展示了器件在高温下的磨损特性。 85°C 下器件的磨损特性与常温下表现一致，均为擦除态阈值电压向右偏移，编程态向左偏移。但是对比图 3-5 (a) 与 3-6 (c)，图 3-5 (b) 与 3-6 (d)，我们发现高温加速了磨损进程，同样在 $\sim 10^4$ 次擦写循环后， 85°C 下存储窗口只有 $\sim 5\text{V}$ ，而常温下则有 $\sim 6\text{V}$ 。

在进行读、编程和擦除操作时，读串扰和漏极串扰也会引起器件参数的变化。图 3-7 (a) 的测试条件是 $V_G=4\text{V}$ ， $V_D=1\text{V}$ ，读应力施加时间为 10000 秒，我们发现在读干扰的影响下，不同器件的阈值电压均出现了右偏现象。分析图 3-7 (b) 可以发现，器件的漏极干扰会导致擦除态阈值电压的右偏和编程态阈值电压左偏，结果便是在 10s 的漏极干扰后器件的存储窗口有了较为明显的缩小，且施加的漏极电压越大，漏极串扰对器件造成的影响越严重，存储窗口缩小得越显著。




图 3-6 器件的温度特性




图 3-7 漏极串扰/读串扰对器件可靠性的影响

最后，我们测试了器件的 RTN 特性。如图 3-8 所示，在不同的栅压下我们可以采样到不同电流幅度的 RTN。由 RTN 引起的读电流波动一般在 0.5uA 左右，可预见性的，当器件工作在读电流较小的情况下，由 RTN 引起的读取误差会更大。

可靠性问题引起的器件参数偏移汇总如表 3-1 所示。总的来讲，本章节的工作的目的是获取器件基本电学特性和可靠性特性，后续的计算工作是在本章获得的器件参数的基础上建模进行的，器件可靠性的参数也被用于评估算法的抗干扰性能。




图 3-8 不同栅压下 RTN 引起的读电流波动

表 3-1 可靠性带来的器件参数偏移汇总

Reliability Problems	Variation of Vth (Erase state)	Variation of Vth (Program state)	Variation of Read Current
P/E Cycles	Increase	Decrease	-
Read Temp. Rise	Decrease	Decrease	Increase
Drain Disturb	Increase	Decrease	-
Read Disturb	Increase	Increase	Decrease
RTN	-	-	$\sim \pm \Delta 0.5\mu\text{A}$

3.1.2 基于 NOR Flash 阵列的逻辑计算

图 3-9 展示了 NOR Flash 存储阵列的基本结构以及在其中实现“异或（XOR）”和“或（OR）”逻辑计算的方法。

图 3-9 中的算法 1 详细说明了在存储阵列中实现逻辑计算的流程。本文提出的方法能够完成的逻辑计算为“异或”和“或”计算。算法可以分为两个步骤来执行，一是对输入的序列进行重组排序处理获得新的序列，第二步将新的序列按照如表 3-2 和表 3-3 所示的映射关系映射到 NOR Flash 阵列中去。接下来我们通过举例来讲解本算法。

我们以序列长度为 2bit 的输入序列为例。其中， p_1 、 p_2 输入的数值，分别表示为序列 $P_1(p_{11}, p_{12})$ 和 $P_2(p_{21}, p_{22})$ 。首先，将 P_1 和 P_2 拆分并合为 $P_1'(p_{11}, p_{12})$ 和 $P_2'(p_{21}, p_{22})$ 。然后，对这两个序列进行升序排序，得到新的序列 $X_1(x_{11}, x_{12})$ 和 $X_2(x_{21}, x_{22})$ 。以上两个步骤是重组和排序的过程， X_1 和 X_2 是结果。最后将 X_1 和 X_2 映射到图 3-9 中展示的存储阵列中来完成逻辑计算。首先，对于“异或”操作，映射规则参见表 3-2，第一个元素 $X_1(x_{11})$ 映射为栅压 V_{G1} ，第二个元素 $X_1(x_{12})$ 映射为阈值电压 V_{th1} 。通过读取判断对应 SL 上电流的大小，我们可以得到 $s_1 = p_{11} \text{ XOR } p_{21}$ 的结果。类似的，“或”操作的映射关系参考表 3-3， $X_1(x_{12})$ 由阈值电压 V_{th51} 表示， $X_2(x_{22})$ 由阈值电压 V_{th52} 表示，同样通过读取判断对应 SL 上电流大小就得到了“或”操作的结果。

Algorithm 1 Algorithm of logic operation.

```
Input:
    The input value :  $p1, p2$ ;
Output:
    The result of XOR result,  $S[s_1, s_2]$ . The result of OR result,  $Z$ 
1: SNs generated according to  $p1, p2$ :  $P_1[p_{11}, p_{12}], P_2[p_{21}, p_{22}]$ 
2: Split  $P_1, P_2$  and combine to two new sequence:  $P_1'[p_{11}, p_{21}], P_2'[p_{12}, p_{22}]$ 
3: Sort the new sequence by ascending order:  $X_1[x_{11}, x_{12}], X_2[x_{21}, x_{22}]$ 
4: // Here if we assume  $p_{11} < p_{21}, p_{12} > p_{22}$ . Then,  $X_1[x_{11}, x_{12}] = P_1'[p_{11}, p_{21}], X_2[x_{21}, x_{22}] = P_2'[p_{22}, p_{12}]$ 
5: case XOR operation
6:  $V_D = 1V$ 
7: if  $x_{i1} == 0 \ \&\& \ x_{i2} == 0$ 
8:    $V_{Gi} = 3V, V_{thi} = 4V$ , device state = close,  $s_i = 0$ 
9: else if  $x_{i1} == 0 \ \&\& \ x_{i2} == 1$ 
10:   $V_{Gi} = 3V, V_{thi} = 2V$ , device state = sub-saturation,  $s_i = 1$ 
11: else if  $x_{i1} == 1 \ \&\& \ x_{i2} == 1$ 
12:   $V_{Gi} = 0V, V_{thi} = 2V$ , device state = close,  $s_i = 0$ 
13: Output  $S[s_1, s_2]$ 
14: case OR operation
15:  $V_D = 1V, V_G = 3V$ 
16: if  $x_{j2} == 0$ 
17:   $V_{thj} = 4V$ , device state = close,  $Z_j = 0$ 
18: else  $V_{thj} = 2V$ , device state = sub-saturation,  $Z_j = 1$ 
19: Output  $Z$ 
20: end case
```




图 3-9 在 NOR Flash 阵列中实现逻辑计算的方法

表 3-2 XOR 操作映射表

X_{i1}	X_{i2}	V_G/V	V_{th}/V	Device State	Logical Value
0	0	3	4	Close	0
0	1	3	2	Sub-Threshold	1
1	1	0	2	Close	0

表 3-3 OR 操作映射表

X_{i2}	V_{th}/V	Device State	Logical Value
0	4	Close	0
1	2	Sub-Threshold	1

3.2 基于随机计算的图像边缘提取算法优化

通常来讲图像边缘提取不需要很高的精度^[3]，传统精度较高的二进制边缘提取方法需要进行大量的数据运算，抗噪声的能力也较弱。随机计算可以有效提高图像处理等精度要求较低的数据密集型任务的计算效率，提高抗干扰性能的能力，且具有与存算一体架构结合的潜力，但由于序列长度等限制，现有的随机计算算法并不适合直接用于存算一体架构中。本节提出了利用三维 OTSU 方法对图像进行三值化预处理来优化现有随机算法的策略，与存算一体架构融合后可以获得更佳的计算性能。

3.2.1 随机计算图像边缘提取算法

图像边缘提取^[67]就是提取图像的主要特征，多用于图像识别、目标检测等任务的预处理阶段，具有提高图像识别效率、提高识别或者检测精确度的作用。图像灰度、颜色等突变的位置被定义为图像边缘，换句话说就是图像像素不连续的位置，可以通过求梯度 ∇f 来检测。梯度 ∇f 指向图像在 (x, y) 点像素变化最快的方向，定义为

$$\nabla f \equiv \text{grad}(f) \equiv \begin{bmatrix} g_x \\ g_y \end{bmatrix} \dots\dots\dots (3-1)$$

梯度 ∇f 的幅值表示为 $M(x, y)$ ，如公式（3-2）。为了降低计算的开销，公式（3-2）中的平方和开根运算可以用取绝对值的方式来近似，如公式（3-3）。

$$M(x, y) = \text{mag}(\nabla f) = \sqrt{g_x^2 + g_y^2} \dots\dots\dots (3-2)$$

$$M(x, y) \approx |g_x| + |g_y| \dots\dots\dots (3-3)$$




图 3-10 待检测的图像及其像素值

可以用于边缘检测的算子有很多，如 Roberts、Sobel 和 Laplacian 算子等。本文采用的 Roberts 算子（Roberts cross-gradient operators）由两个 2×2 的卷积核组成，是基于交叉微分的算法，其卷积核由公式（3-4）和（3-5）所示。在图 3-10 的区域内利用 Roberts 算子求取梯度，可以获得交叉微分 g_x 和 g_y ，分别由公式（3-4）和（3-5）表示：

$$g_x = \begin{bmatrix} 0 & -1 \\ 1 & 0 \end{bmatrix} \dots\dots\dots (3-4)$$

$$g_y = \begin{bmatrix} -1 & 0 \\ 0 & 1 \end{bmatrix} \dots\dots\dots (3-5)$$

$$g_x = \frac{\partial f}{\partial x} = (z_{21} - z_{12}) \dots\dots\dots (3-6)$$

$$g_y = \frac{\partial f}{\partial y} = (z_{22} - z_{11}) \dots\dots\dots (3-7)$$

这样我们便得到在图像 $(x, y)=(1, 1)$ 处的梯度值为：

$$M(x, y) \approx |g_x| + |g_y| = |z_{21} - z_{12}| + |z_{22} - z_{11}| \dots\dots\dots (3-8)$$

假设梯度阈值 $P_{th}=p$ ，当 $M(x, y)>p$ 时，判定此处为图像的边缘像素，当 $M(x, y) \leq p$ 时则判定此处为非边缘。

以上是图像边缘提取的基本原理。一般包括图像边缘提取在内的图像处理任务都是在传统二进制计算的基础上进行的，传统方法虽然可以提供较高的计算精度，但对噪声的抵抗能力较弱，而且对于图像处理这种数据量大但对精度要求并不高的任务来讲，会浪费非常多的资源。针对图像处理等这类精度要求低的数据密集型任务，科研人员将目光从传统二进制方法转移到随机计算上来。随机计算起源于 20 世纪 60 年代^[68]，基于概率统计的计算方式与传统二进制计算有着本质上的区别，虽然计算精度较低，但在抗噪声性能方面有着与生俱来的优势。除此之外，随机计算主要由逻辑电路来实现，支持大规模并行计算，所以理论上具有更快的计算速度和更低的功耗^[69-70]。接下来我们将对随机计算及在其基础上实现图像边缘提取的原理进行详细的介绍。

随机计算输入输出的数据是随机比特流（Stochastic Numbers, SNs），数值的大小由序列中“1”出现的概率来表示，有单极性和双极性两种编码格式。在单极性编码中，单位间隔实数 x ($0 \leq x \leq 1$)，对应于长度为 L 的比特流 $X=[1,0,1,1,\dots]$ ，在序列 X 中每个比特为“1”的概率表示为 $P(X=1)=x$ 。举例说明，将值为 0.5 的实数 x 表示为序列长度为 8bit 的随机序列 $X=[01001110]$ ，其中“1”的数量占 50%， “0”的数量占剩下的 50%；再例如，实数 $y=0.8$ 可以表示为序列长度为 10bit 的随机序列 $[0110111111]$ 等。在双极性编码中， x 的范围可以扩展到 $-1 \leq x \leq 1$ ，此时 $P(X=1)=(x+1)/2$ 。不难发现，对于长度相等的随机序列来讲，双极性编码可以处理负数，数值范围是单极性编码的两倍。但与此同时，单极性编码是双极性编码精度的两倍^[71]。




图 3-11 随机计算中利用逻辑电路完成计算

随机计算的一个优点是，他可以利用组合布尔逻辑计算来实现数值运算，即用逻辑计算电路代替数值计算单元从而降低硬件复杂度^[72]。这种将传统二进制计算转化到随机计算形式的逻辑电路被称为随机计算单元（Stochastic Computational Elements）。如图 3-11 (a)，我们可以利用一个简单的与门来实现乘法运算。同时我们可以发现，简化计算复杂度的代价便是精度的降低。因此，随机计算多应用于较低精度要求的任务，如图像处理^[73-74]，信号编码等^[75]。

图 3-11 (b) 展示了随机计算的另外一个优势，那就是抗干扰性强。相比传统的二进制计算方式，基于概率的计算中序列中比特数的随机翻转并不会对计算的结果产生非常大的影响。而且抗干扰的性能随着序列长度的增加而上升^[69]。

上述的计算过程都是建立在输入序列足够随机的基础之上的。当输入随机序列出现相关性时，计算精度则迅速的下降，如图 3-11 (c) 中两个完全负相关的输入就导致了错误的输出。传统的随机序列发生器产生的随机序列带有的相关性是不可避免的^[69]，要解决这个问题，一个方向是，利用真随机数发生器代替传统的随机数发生器；另一个方向则是利用序列之间的相关性来进一步简化算法的复杂度^[73]。如图 3-11 (d)，利用两个完全负相关的输入随机序列和一个或门就可以实现加法运算。




图 3-12 实现加法及差值绝对值运算的随机计算单元

以上是随机计算原理及其特点的介绍。接下来我们将重点介绍利用随机计算算法实现图像边缘检测的方法。根据公式 (3-8)，我们需要用到可以完成加法、减法和绝对值计算的随机计算单元。首先是加法运算。有两种可以实现加法的随机计算单元，一是利用图 3-11 (d) 中的逻辑“或”门 (OR) 来实现，二是利用多路复用器 (Multiplexer, MUX) 来实现缩放加法。如图 3-12 (a)，输入随机序列分别为 $X/Y/R$ ， Z 为输出序列， $x/y/r/z$ 分别代表序列的数值。在时钟控制下的某一时刻 i ，MUX 根据输入序列 R 的值 R_i 来选择输出的是 X_i 还是 Y_i ，这样我们可以得到：

$$Z_i = R_i \cdot Y_i + R'_i \cdot X_i \dots\dots\dots (3-9)$$

$$p_Z = p_R \cdot p_Y + (1 - p_R) \cdot p_X \dots\dots\dots (3-10)$$

当 $p_R=0.5$ 时：

$$p_Z = 0.5 \cdot (p_Y + p_X) \dots\dots\dots (3-11)$$

这样就利用多路复用器实现了缩放加法运算。相比之下图 3-11 (d) 中, 利用序列相关性我们仅使用一个“或”门就可以实现加法运算, 这在很大程度上降低了计算所需要的电路资源。但这种实现方法与使用多路复用器实现缩放加法相比的缺点是显而易见的: 当两输入值相加和大于 1 时会导致溢出误差。如图 3-12 (b) 所示, 输入 $x=P(X)=0.5$, $y=P(Y)=0.75$, 输出 $z=P(Z)=1 \neq 1.25$ 。两种加法各有优劣, 需要根据处理不同任务时的不同需求来权衡精度与开销。

可以完成绝对值计算的随机计算单元也有两种^[73]。一种是结构较为复杂的基于有限状态机的 (Finite State Machine, FSM) 的随机计算单元。本文采用的是第二种, 利用输入相关性来完成减法和绝对值计算的随机计算单元。如图 3-12 (c) 所示, 在输入序列 X 和 Y 具有完全正相关关系的情况下, 利用“异或”门就可以一次性完成减法和绝对值的运算。可见, 利用相关性可以在一定的情境下大幅降低随机计算的复杂度, 降低硬件开销和功耗。




图 3-13 实现边缘提取计算的随机计算单元

这样我们就得到了可以完成基于 Roberts 算子的边缘提取算法的电路结构。图 3-13 (a) 对应计算公式 (3-12), 图 3-13 (b) 对应计算公式 (3-13)。本文采用的是后者中所所示的电路, 虽然损失了精度但是电路复杂度低, 符合本文的需求。

$$S(x,y) = \frac{|X_{i+1,j}-X_{i+1,j}|+|X_{i+1,j+1}-X_{i,j}|}{2} \dots\dots\dots (3-12)$$

$$S(x,y) = |X_{i+1,j}-X_{i+1,j}| + |X_{i+1,j+1}-X_{i,j}| \dots\dots\dots (3-13)$$

以上使用组合逻辑电路来实现边缘提取的电路已经在很大程度上降低了计算的开销, 但是在实现上仍然存在很多问题。首先是随机序列长度和计算精度折中问题。随着随机序列长度增加, 计算精度越高, 但同时电路功耗与延时也会上升。除此之外, 利用 Roberts 算子进行梯度计算后, 我们需要确定一个合理的图像阈值来判定像素是否为边缘, 阈值的选取会在很大程度上影响计算的精度, 因此这也是需要优化的问题点。

为了解决这两个问题, 本章的第二节提出了基于 OTSU 算法对图像三值化预处理的优化策略, 仿真验证的结果表明, 通过选取合适阈值将图像三值化, 可以在最大程度上缩短随机序列长度的同时保持计算精度。

3.2.2 OTSU 方法对图像三值化预处理

大津法 (OTSU) [76] 又称作大类间方差法, 其基本原理是求取使得前景和背景图像类间方差最大的图像阈值。原有的二维 OTSU 方法只能将图像分割为两部分, 这并不适用于本文的情况。本文将原算法扩展到三维, 基本原理如下描述。

假设一个灰度图像最大灰度级为 L , 存在两个像素阈值 K_1 和 K_2 将此图像素分为三类 C_1 (像素值 $\leq K_1$)、 C_2 ($K_1 < \text{像素值} \leq K_2$)、 C_3 (像素值 $> K_2$)。三类像素均值分别为 m_1 、 m_2 和 m_3 , 任一像素被分为以上三类的概率分别为 P_1 、 P_2 和 P_3 ($P_1 + P_2 + P_3 = 1$)。图像全局均值为 m_G , 任一灰度值 i 在全局像素中出现的概率为 p_i , 类间方差为 σ^2 , 则有:

$$P_1 = \sum_{i=0}^{K_1} p_i \dots\dots\dots (3-14)$$

$$P_3 = \sum_{i=K_2+1}^{L-1} p_i \dots\dots\dots (3-15)$$

$$m_1 = 1/P_1 * \sum_{i=0}^{K_1} i * p_i \dots\dots\dots (3-16)$$

$$m_2 = 1/P_2 * \sum_{i=K_1+1}^{K_2} i * p_i \dots\dots\dots (3-17)$$

$$m_3 = 1/P_3 * \sum_{i=K_2+1}^{L-1} i * p_i \dots\dots\dots (3-18)$$

$$m_G = \sum_{i=0}^{L-1} i * p_i \dots\dots\dots (3-19)$$

$$\sigma^2 = P_1 * (m_1 - m_G)^2 + P_2 * (m_2 - m_G)^2 + P_3 * (m_3 - m_G)^2 \dots\dots\dots (3-20)$$

联合公式 (3-14) 到 (3-20) 遍历整个图片及灰度级, 可以获得分割阈值 K_1 和 K_2 。我们根据两级阈值将图片划分为三个部分, 并规定像素值 $\leq K_1$ 的像素点赋值为 0, $K_1 < \text{像素值} \leq K_2$ 的像素点赋值为 0.5, 像素值 $> K_2$ 的像素点赋值为 1。以上过程我们称之为“三值化”预处理。这一步将图片像素值由原来 256 级划分到三阶, 目的是最大程度减少需要产生的随机序列的种类, 削减随机数发生器在整体系统中占用的开销。

3.2.3 抗噪性能仿真结果

在仿真实验中, 我们给图片加入不同比例的高斯白噪声来模拟噪声环境, 分析各算法的精度和抗噪能力。

图 3-14 给出了传统二进制算法、未经预处理优化的随机计算方法和经过预处理优化的算法 (本算法) 在不同噪声环境下的误码率对比。图 3-14 (a) 中误码率是以无噪声情况下传统算法得到的结果为标准进行归一化计算的。分析发现在无噪声情况下, 本算法与传统算法相比固有 $\sim 0.3\%$ 的误码率; 在有噪声情况下, 本算法抗噪声能力明显优于传统算法, 例如在加入 50% 的噪声时, 传统算法误码率已经达到 $\sim 80\%$, 而本方法的误码率约为 20%, 且随机序列长度增加抗噪能力随之增长。图 3-14 (b) 中误码率归一化的标准是无噪声情况下未经过预处理的随机计算的结果。可以看出, 预处理后算法与原算法误码率差距很小 ($\sim 4\%$)。这说明三值化预处理虽然显著降低了计算复杂度, 但并没有对算法计算精度和抗噪能力产生很大的影响。






图 3-14 预处理后随机算法的误码率对比



(a) 预处理后算法的仿真结果



(b) 传统随机算法的效果^[73]

图 3-15 预处理后算法边缘提取效果

图 3-15(a)给出了传统算法和优化后的随机计算算法在不同噪声环境下的效果图。显然，优化后的随机算法抗噪声能力远高于传统算法，且其抗噪声能力随着序列长度增加而上升。与文献^[73]中的随机算法（序列长度 $N=1024\text{bit}$ ）对比，图 3-15（b）中我们可以粗略的看出，本文经过预处理的随机算法在使用更低的随机序列的情况下仍然可以获得非常好的边缘提取效果和抗噪声能力。

3.2.4 随机计算与存算一体

随机计算从本质上来讲是近似和不确定的计算，是一种低精度但具有高容错性的算法技术，已经成功应用在低精度要求的图像处理、LDPC 编码^[75]、深度学习等的神经网络领域等领域^[77-78]。随机计算已经在 FPGA 的等传统电路平台上已经得到了验证和广泛的应用^[70]，在基于 RRAM 的存算平台上也有了相关研究^[79]。Yawen Zhang 等还研究了基于 FinFET 工艺的随机计算电路可行性^[80]。文献研究表明，16 nm/14 nm 节点 FinFET 的器件可靠性对随机计算电路计算精度的影响是非常有限的，换句话说，其验证了随机计算对 FinFET 的器件的不稳定性具有非常高的容忍度。基于随机计算对 FinFET 器件不稳定性的高容忍度，我们分析了将随机计算与存算一体技术结合实现图像边缘提取策略的意义与可行性。

第一，图像边缘提取本身是图像处理中简单但是不可或缺的一部分，在图像识别等方面有着重要的应用价值。而且，传统的高精度计算用来实现图像边缘提取会造成资源的浪费，随机计算则迎合这种低精度要求。

第二，在闪存、RRAM 等的非易失性存储器中，利用存储单元的物理特性来实现随机数发生器已经经过众多文献研究验证^[81-83]。作为存算一体的核心部分，将存储阵列的广阔资源利用起来可以极大程度上解决随机数发生器资源占用的问题。

第三，在存内逻辑计算也是近年来存算一体研究领域关注的热点，这是随机计算在存算一体架构中实现的基础。同时我们注意到，大规模的存储阵列天然地支持更高程度的并行计算，且与传统电路相比硬件开销更少，这便解决了随机计算中速度或者并行度和硬件开销相互制约的问题。

第四，存储器件可靠性对计算精度的影响一直困扰着存算一体技术的发展^[3]，但是利用随机计算对存储器件可靠性问题的包容性可以很大程度上降低这方面的影响。

表 3-4 随机计算与存算一体

Stochastic Computing	In-Memory Computing
随机数发生器占用硬件资源 (×)	(√) 在存储阵列中实现真随机数发生器
提高计算并行度会增加硬件开销 (×)	(√) 存储阵列支持并行计算节省硬件资源
计算核心是逻辑电路 (√)	(√) 在存储阵列可以实现高效逻辑计算
抗噪声能力强 (√)	(×) 器件不稳定性影响计算精度

以上内容充分阐述了将存算一体与随机计算相结合实现图像边缘提取工作的重要意义，并在表 3-4 进行了总结。基于以上分析，本文将 3.1 节提出的在 NOR Flash 中实现逻辑计算的新方法与本章节提出的优化后的随机算法相结合，在存算一体架构中实现了图像边缘提取的创新策略，并在 3.3 节进行了仿真实验，结果表明本文提出的方法具有比传统方法更高的抗干扰性和更低的功耗。

3.3 算法流程及仿真分析

本章基于 65 nm 节点的浮栅晶体管模型进行了仿真实现了整体算法，仿真流程如图 3-16 所示。仿真平台为 MATLAB 和 Hspice，以 256×256 像素的灰度图像为例进行结果的展示。本章第一节分析了算法的抗噪声能力，第二节分析了算法对器件可靠性的包容性，第三节进行了功耗分析，并在第四小节对整体的结果进行了总结讨论。






图 3-16 在 NOR Flash 中实现算法的流程

3.3.1 抗噪性能分析

图 3-17 (c) 是本方法加入不同程度的干扰噪声（比特翻转）后的边缘提取效果。3-17 (a) 是误码率展示，结果表明本文方法的抗噪声能力与序列长度正相关，在 50% 噪声干扰下，本文提出方法的误码率仅为传统二进制算法的 $1/6$ ($N=4$)。图 3-17 (b) 比较了不同输入条件下两种方法的鲁棒性 (Robust)。设图片一和图片二在传统方法下的误码率分别为 BER_{CON1} 和 BER_{CON2} ，两者之差为 ΔBER_{CON} ；在本方法下误码率分别为 BER_{1_N} 和 BER_{2_N} ($N=2/4/8$)，两者之差为 ΔBER_N 。可见， ΔBER_{CON} ($\sim 50\%$) 远大于 ΔBER_N ($\sim 4\%$)，说明本方法在不同输入条件下的鲁棒性较传统方法有很大的提升。




(a) 本方法的抗噪性能




(b) 传统方法与本方法的鲁棒性对比

Conventional Computing




Optimized Stochastic Computing based IMC


SNs Length N=2 bit




SNs Length N=4 bit




SNs Length N=8 bit



SNs Length N=16 bit



SNs Length N=32 bit



Original Image

Noise ratio 0% 10% 20% 30% 40% 50%

(c) 不同噪声条件下的边缘提取效果

图 3-17 存算一体实现边缘提取方法的抗噪声性能

3.3.2 器件可靠性影响

在 3.1.1 节中我们介绍了器件可靠性对器件参数的影响，总结如表 3-1 所示，可靠性造成的器件参数偏移可以总结为阈值电压的偏移和读电流的波动。除此之外，在操作过程中，操作电压的偏移与器件本身的可靠性问题类似，同样也会对计算精度造成影响。本节通过在器件的仿真模型中人为地加入以上三个参数的变化，来模拟器件可靠性给本方法计算误码率带来的影响。




图 3-18 器件可靠性对误码率的影响

如图 3-18 (a) 所示, 在 $V_G=3V$, $V_D=1V$ 时, 将 $V_G/V_D/V_{th}$ 三个参数同时随机左右漂移 20%, 误码率仅增加了 0.7% ($N=4$)。3-18 (b) 是在相同参数偏移条件下, 又增加了 RTN 噪声的效果。将误码率进行归一化后可以发现, RTN 的加入仅引起 0.01% 的误码率波动, 可见其对本方法计算结果的影响非常小。图 3-18 (c) 评估了算法在加入 10% 比特翻转噪声并同时存在三个器件参数偏移条件下的误码率, 结果显示本方法的计算精度在参数漂移 $<10\%$ 时可以保持稳定, 在参数漂移 $>10\%$ 后误码率显著上升, 但总体仍低于 20%。 V_G 和 V_{th} 单独变化的影响如图 3-18 (d) 所示, 即使是工作在亚阈值区并且 V_G 和 V_{th} 随机左右偏移的条件下, 本方法仍然可以将误码率保持在 1.5% 以下。此外, 考虑 3.1.1 节中读串扰的测试结果, 读串扰会使得 V_{th} 在迭代过程出现整体右偏的现象, 我们对这种情况进行了仿真。如图 3-18 (e) 所示, 在 V_{th} 偏移一定程度时, 器件的工作区域会从亚阈值区左偏到接近线性区, 这时读电流对于阈值电压等参数的偏移变得更加敏感, 表现为误码率的快速上升。图 3-18 (f) 所示的仿真结果表明, 在同样加入 10% 器件参数随机偏移的情况下, 不同的 V_G 和 V_D 也会导致不同的误码率, 这也是由于操作电压和阈值电压的偏移导致器件工作区域的偏移, 从而器件对参数敏感性改变引起的。

3.3.3 功耗分析

影响功耗的相关参数有很多, 例如图像矩阵的大小、随机序列的长度、器件的工作区域等。在图 3-19 中, 可以明显的观察到, 算法的功耗与随机序列长度 N 呈正相关, 还与偏置电压 V_G 和 V_D 呈正相关。当序列长度为 $N=2$ 和 $N=4$ 时, 该方法的功耗分别为 25.5 和 47.5 fJ/pixel。同时可以观察到的是, 偏置电压的变化也会带来误码率的变化, 这提醒我们, 在执行算法时需要选择不同的外部偏置来实现功耗和误码率的折中。




图 3-19 功耗与随机序列长度和操作电压的关系

3.3.4 总结与讨论

以上仿真结果验证了本文提出的基于存算一体的边缘提取方法在抗干扰性和功耗方面的优势。但我们刚才的讨论仅统计了计算过程中读电流带来的功耗。除此之外, 当

有新的图像输入时，存储阵列需要进行权重的调整，因此重新加载也是功耗成本之一。作为参考，在利用 $<100\text{ ns}$ 宽度的脉冲进行编程或擦除操作^[38]时，编程（擦除）操作中的功耗可以被控制在 20 pJ/bit （ 42 pJ/bit ）以下。硬件资源的占用与随机序列长度 N 和图像大小有关。例如， 256×256 像素的灰度图像会占用 32 KB （ $N=2$ ）的存储阵列，这个数据是其他类似方法如 2T-1R 结构的 $1/30$ ^[78]。

3.4 本章小结

本章对基于存算一体的图像边缘检测方法进行了系统的介绍。从创新性方面来讲，本方法结合随机计算实现图像边缘检测算法优化，设计了低功耗、高并行度、高抗噪声性能的图像边缘检测策略，并基于 65 nm 浮栅型NOR Flash器件进行了可靠性实测分析及验证，结果表明提出的存算融合方案对存储器件可靠性带来的相关参数漂移具有非常高的容忍度。这为存算一体的应用扩展和随机计算的实现提供了新的思路和方向。

本章第一节详细介绍了本文提出的在NOR Flash阵列中实现逻辑计算的新方法，对 65 nm 浮栅型器件进行了实测，测试内容有器件的基本电学特性如 I_D-V_G/I_D-V_D 电流曲线、编程/擦除速度等的，还有包括磨损特性、温度特性、读串扰和漏极串扰、RTN对读电流的影响等在内的器件可靠性测试。本章第二节介绍了图像边缘提取算法在随机计算中实现的原理和优化的方法，并对优化后的算法进行了仿真。本章最后介绍了本文提出方法实现的整体流程并进行了仿真实验。实验结果表明，本方法具有较高的精确度、抗噪声性能、对器件可靠性导致的参数偏移的容忍度，以及非常低的计算功耗。

4 存算一体硬件平台设计方案

高性能存算一体架构涉及到存储介质、存算阵列、算法架构等一系列多层级的协同优化设计，从算法理论到硬件验证依然有很多关键问题需要逐步突破。本章给出了两种复杂度和功能不同存算一体硬件平台设计方案，可以实现对存算算法、集成阵列、存算器件的实测分析，为存算系统设计提供了重要的板级测试分析平台。

4.1 基于 STM32 的存储器阵列测试系统设计方案

在非易失性存储阵列中实现存算一体算法，不仅需要获取单个存储器件的器件特性，还需要获得存储单元组成的存储阵列的整体特性。而晶圆级器件特性测试一般通过高精度半导体参数分析仪及探针台来完成，无法测试存储阵列整体的电学特性且不受场地限制。由此可见，一种可以快速便捷实现存储矩阵测试的硬件电路系统具有重要的意义。

4.1.1 硬件架构




图 4-1 两种存储阵列测试平台结构图

本章节提出的基于 STM32 的存储器阵列测试系统的设计目标是，用“高精度半导体参数分析仪+存储器阵列测试板”的组合实现存储器件电学特性的快速测试分析。图 4-1（a）为传统测试设备结构图，图 4-1（b）是本方案的硬件结构，主要包括五个部分：

- 1、接口部分：USB 接口用于与计算机上位机通信，SMA 接口用于高精度半导体参数分析仪和电路板的连接，支持信号电压幅值范围-14V~+14V。
- 2、电源部分：用于给电路板整体供电，测试用器件对电压质量要求较高，最大供电范围为-15V~+15V，整体功率小于 1W。
- 3、待测存储阵列：包括待测试的存储阵列芯片及其芯片底座。
- 4、主控部分：MCU 接收计算机上位机的指令，控制选通开关阵列，以完成选通阵列中某一器件或某一子阵列使其接入电路的功能。
- 5、选通开关阵列：在 MCU 控制下开启或者关闭某一通道。最大支持矩阵规模是 16×16，即 16 条 WL，16 条 BL，另外有 8 条读出电流的 SL。

4.1.2 器件选型

表 4-1 为本方案主要器件的选型情况。

表 4-1 器件选型

	器件型号	主要特征	基本电参数	封装	生产厂家
主控部分	STM32L433VCT6	Arm® 32-bit Cortex®-M4 Up to 83 fast I/Os 256 Kbyte embedded Flash memory	VDD : 1.71 to 3.6 V Pd : 476 mW Max I/O voltage : -0.3~5.5V	LQFP100	ST
待测存储阵列	芯片封装/底座	-	-	J/PLCC-84	-
选通开关阵列	TMUX7212	4-channel SPST on-resistance : 2 Ω typ on-capacitance : 145pF Channel on/off leakage current : 0.1nA/0.05nA	Dual supply range: ±4.5 V to ±22 V	WQFN (16)	TI
电源部分	A0515S	1W, ADP7182, DC/DC	VIN : 4.5~9V VOUT : ±15V	SIP	MORNSUN
	ADP7182	Low Noise, Linear Regulator	VIN : -2.7 V ~ -28 V VOUT : 0.3 V to VIN	TSOT	ADI
	ADP7142	Low Noise, CMOS LDO Linear Regulator	VIN : 2.7~40V VOUT : -0.3 V to VIN	TSOT	ADI
	TLV75533	Low Iq, Small Size, Low Dropout Regulator	VIN : 1.45~5.5V VOUT : 0.6V to 5V	SOT-23	TI
接口部分	CH430N	USB to UART	VCC : 3.1~3.6V Icc : 4~12mA	SOP-8	沁恒

主控芯片的选型主要关注的是通用输入输出管脚（General-purpose input/output，GPIO）的数目。因为多路复用器是并行控制类型，要支持 16×16×8 的矩阵就至少需要 16+16+8=40 个 GPIO。为了后续可以更加顺畅的开发扩展新功能，兼容更多的测试需求，我们选用了 LQFP100 封装的 STM32L433VCT6。这款 MCU 最高支持 83 个 GPIO，片上 256 Kbyte 的 NOR Flash 资源，且还带有 1 个 12bit 精度的 ADC，2 个 12bit 精度的 DAC，最高 80 MHz 的操作频率。十分有利于兼容后续方案的精进和开发。




图 4-2 待测芯片及其芯片底座

存储阵列部分我们选用的是 84 脚 JLCC 的封装，此封装可以使得各个连接线长度接近，信号路径相差更小，寄生参数较小。由于本次封装的存储阵列没有静电保护（Electro-Static Discharge，ESD）电路，我们选用超声波焊接技术来完成管脚连接，目的是避免阵列在封装过程中受到强静电干扰造成器件损坏。芯片底座则是相对应的 84 脚 PLCC 封装。待封装的芯片、已封装的芯片以及芯片底座分别如图 4-2（a）、（b）、（c）所示。

选通阵列开关由多个多路复用器组成。多路复用器选型时主要关注的参数有导通电阻、输入电容、通道导通/关闭漏电流，还有供电范围等。外部电路不可避免地带有寄生参数，例如管脚导通电阻上的压降会影响施加在器件上电压数值的精确度和读出电流的精度；分布电容会影响输入输出信号的带宽，降低信号质量；管脚漏极或源极的漏电流会影响电流测试的精度等。为了尽量降低这些寄生参数对器件测试的影响，我们要选用寄生参数尽量小的器件。除此之外，闪存器件的擦写操作需要的操作电压较高，同时为了兼容多种类型存储器的要求，我们需要选择宽输入电压范围、双电源供电的多路复用器，最后选型结果为 TMUX7212，最高支持正负 22V 双电源供电，每个管脚的导通电阻只有 2 Ω，管脚漏电流小于 0.1 nA。

在电源芯片选型方面，我们主要考虑相关器件的功耗需求和电源质量需求。主控芯片需要高质量的 3.3V 供电电源，我们选用的是型号为 TLV75533 的低压差线性稳压器（Low Dropout Regulator，LDO）。由于器件测试精度较高，为了避免电源噪声对器件测量造成影响，我们同样选用 LDO 为多路复用器供电，型号为 ADP7142 和 ADP7182，输入电压分别为正负 15V，输出电压分别为正负 14V。除此之外，在评估了整板功耗的同时，为了提高供电的便利性，我们选用 USB 提供 5V 电源，并将其接入最大输出功率为 1W 的 A0515S 的 DC-DC 电源模块，将 5V 转为正负 15V，从而为整板供电。

在接口方面，我们采用 CH430N 完成 USB 转 UART 串口通信，通过计算机上位机给主控芯片发送指令。采用 SWD 接口进行程序下载和调试。连接高精度半导体参数分析仪和电路板的接口为 SMA，连接线缆为双 SMA 接口高频同轴线缆（6 GHz）。

4.1.3 电路设计方案

本方案的电路结构如图 4-3 所示。







图 4-3 本方案的电路结构




(a) MCU 最小系统




(b) 待测芯片



(c) USB 转 UART



(d) 多路复用器



(e) PCB 概览

图 4-4 本方案原理图及 PCB

图 4-4（a）是本方案的 MCU 最小系统原理图。图 4-4（b）是本方案待测芯片部分硬件电路图，MCU 的 USART2-TX 和 USART2-RX 连接图 4-4（c）中的 CH340N 芯片，实现 UART 和 USB 的转换。多路复用器连接到待测存储阵列的引脚上，通过选通 WL 和 BL 可以定位到矩阵的任意一个器件的位置。如图 4-4（d）所示，WL_MCU_1 是多路复用器的逻辑输入端，当 WL_MCU_1 输入高电平时，管脚 D1 与 S1 实现信号连接，此时 WL1 选通，可以通过半导体测试仪在 WL 施加电压信号以完成相应的测试或计算功能；当 WL_MCU_1 输入低电平时，管脚 D1 与 S1 信号断开，此时 WL1 未接入电路，处于悬空状态。图 4-4（e）为本方案的 PCB 图像（为了方便查看均去除了 Top Layer 和 Bottom Layer 的表面铺铜）。

4.1.4 测试分析

图 4-5（a）是电路系统操作流程，图 4-5（b）是电路板实体图。




图 4-5 系统操作流程与电路板实体图

图 4-6（a）和（b）分别为编写和擦除操作后对器件进行 I_D - V_G 扫描的结果。可见，编程后存储单元的阈值电压较未编程状态明显上升（~4V），擦写操作后（FN 隧穿）阈值电压发生明显的下降（~2V），这验证了测试板可以对器件进行阈值电压调节的功能。

我们通过以下测试来验证测试系统的可靠性。首先，我们分别测试同一条 BL 上各存储单元的 V_G - I_D 和 V_D - I_D 曲线，再同时选通 2、4、8、16 个存储单元同样测试 V_D - I_D 和 V_G - I_D 曲线。我们将 2 个器件的电流曲线相加，作为理想状态参考，与多选通结果进行对比，观察差异性。图 4-7 展示了部分器件的 I_D - V_G 和 I_D - V_D 电流曲线。图 4-8 中实线为选通同一条 BL 上不同数量的存储单元后测量得到 I_D - V_G 和 I_D - V_D 电流曲线，虚线为理想状态的曲线。由图中可见，实际测量的结果与理论结果基本重合，且稍高于理想状态，这与多选通后阵列漏电流增大有关。这一实验验证了测试板的可靠性。




图 4-6 在测试板上进行编程和擦除操作的效果




图 4-7 单个器件的 I_D - V_D 及 I_D - V_G 曲线




图 4-8 同时选通多个器件的测试结果与理想状结果对比

4.2 基于 FPGA 的存算一体电路设计方案

本节介绍的基于 FPGA 的存算一体电路，在板上集成了信号发生、信号采集、数据处理等功能，通过融合新型电路结构和逻辑代码解决方案，从硬件设计到代码编写都有着更高的设计复杂度和创新性，着眼于在板上实现存算架构算法全流程验证，并兼顾存储阵列测试功能。

4.2.1 硬件架构

本方案的设计目标是搭建一个可以完全板上实现存算一体算法验证以及存储阵列测试电路。详细设计目标如下：

- 首先，本方案具备控制存储阵列的选通的功能，最大支持存储阵列规模为 $8\times8\times32$ ；
- 第二，具备信号发生功能，可以为 36 路 BL 施加模拟电压信号，信号速率为 0~100 Mb/s，信号电压幅值 0~5V 可调，分辨率 0.1V。同时可以为 8 路 WL 施加模拟电压信号，信号电压幅值-10~10V 可调，分辨率 0.1V；
- 第三，具备电流信号采集功能，采集 SL 上的电流信号，通道数为 8，信号采集速率~60 Mb/s，每一路电流采集范围 10 nA~100 uA，最高电流分辨率为 10 nA；
- 第四，为存储阵列读、编程和擦除等操作时的栅极、漏极、源极以及衬底提供不同的偏置电压。栅极最大电压范围为-10V~10V；漏极最大电压范围为 0V~5V，同时具备悬空状态；源极和衬底最大电压范围为 0~10V。
- 第五，输入、输出内部信号或者外部信号可选；
- 最后，可以通过计算机端发送命令并接受数据。

本方案硬件结构如图 4-9 所示。主要分为五个部分：




图 4-9 本方案硬件结构

一是 FPGA 的主控部分，负责与外部通信、板上控制、波形输出、ADC 信号接收、数据处理等；

二是选通矩阵模块及波形信号发生部分，主要负责存储矩阵的选通，以及 BL 和 WL 端的信号发生功能。主体包括多路复用器、逻辑电平转换等；

三是电流信号采集部分，放大并采集 SL 端读出的电流，经过模数转换后传输给 FPGA。主体包括两级放大器和 ADC 等。

四是供电部分，除了全板供电之外，程控电源部分输出电压程序可调，可以为模拟信号的发生提供需要的电压幅值，同时为器件的读写擦操作提供不同的偏置电压。

4.2.2 器件选型

表 4-2 为本方案核心器件的选型表。主要有主控 FPGA，选通阵列的多路复用器，电流采集部分的 ADC 和两级放大器，程控电源使用的 DAC 芯片。

表 4-2 本方案主要器件的选型情况

	器件型号	主要特征	基本电参数	封装	生产厂家
主控部分	XC7Z015-2CLG485I	Dual-Core ARM, Cortex-A9 MPCore. up to 866MHz 256 KB On-Chip Memory Up to 150 , high-range (HR) I/O Artix-7, 74K Logic Cells, 46200 LUTs, 92400 Flip-Flops, 3.3Mb Block RAM	-	CLG485	XILINX
选通开关阵列	ADG1434	4-channel SPDT on-resistance : 4 Ω typ on-capacitance : 72pF Channel on/off leakage current : 0.05nA/0.04nA -3 dB Bandwidth: 200MHz	Dual supply range: ±15V	LFCSP	ADI
电流采集	AD9653	Quad, 16-Bit, 125 MSPS, Serial LVDS, ADC 2 V p-p input voltage range Low power: 164 mW per channel at 125 MSPS SNR = 76.5 dBFS at 70 MHz (2.0V p-p input span)	AVDD/DRVDD: 1.8V	LFCSP	ADI
	AD8065	-3 dB bandwidth: 145 MHz Slew Rate: 180 V/μs Rail-to-Rail output Low noise, Low cost	Supply Range: 5 V ~ 24 V	SOT-23-5	ADI
	LTC6268	-3dB Bandwidth (A = 1): 350MHz Slew Rate: 400V/μs Low noise	Supply Range: 3.1V to 5.25V	TSOT-23	ADI
程控电源 (DAC)	AD5686	Quad, 16bit, SPI DAC Reset to zero scale or midscale (RSTSEL pin)	-	LFCSP	ADI

首先是主控 FPGA，主要关注有操作频率、I/O 数量及 Block RAM 等其他片上资源。图 4-9 中可以看到，BL 和 WL 控制部分就分别占据了 BANK13 的 36 个和 8 个 I/O，几乎大部分的 I/O 都负担着波形发生或者数据采集的任务。

同 4.1.2 节相似，选通阵列的多路复用器仍然是关注导通电阻、电容、漏电流及-3 db 带宽等参数。本方案选用的是四通道的单刀双掷多路复用器 ADG1434，导通电阻只有 4 Ω，最大导通电容为 72 pF，-3 db 带宽为 350 MHz。

存储阵列的 SL 端有两个工作状态：一是执行电流采集任务时，需要将 SL 电平拉到参考地即 0 电平进行；在执行擦除操作时，还要有给 SL 施加最高为 10V 的偏置电压。综上 SL 端的电压范围为 0~10V。为了实现这两个功能，我们提出了两级放大器方案，这部分会在 4.2.5 详细讲解。第一级放大器，即跨阻放大器，需要的承受的电压范围为 0~10V，我们采用的是 AD8065，-3 db 带宽为 145 MHz，轨至轨输出(Rail-to-Rail Output)，静态功耗较低可以减少发热。第二级放大器不再需要提供宽范围的偏置电压，所以我们采用的是低噪声、高带宽、性能更佳的 LTC6268。核心的模数转换芯片我们采用的是高性能的 AD9653，其采集精度为 16-bit，输出带宽 125 MHz，四通道差分输入，全差分输出，输入电压的峰峰值为 2V。

最后，程控电源的核心部件 DAC 本方案采用的是 AD5686，具有 16bit 精度，通过 SPI 接口协议可以分别控制 4 通道输出。并且可以选择零起点（Zero Scale）或者中间起点（Middle Scale）输出，这在需要输出正负电压的情境下十分便利。


4.2.3 FPGA 资源分配

如图 4-9，本方案中我们选用 BANK13 的 36 个 I/O 完成相应的 36 条 BL 的选通控制及波形发生，同时选用 BANK13 的 8 个 I/O 完成相应的 8 条 WL 的选通控制及波形发生任务。除此之外，BANK13 的 3 个 I/O 还作为 DAC 芯片的 SPI 接口。BANK34 上我们选用 32 个 I/O 作为输入端口，获取两片 ADC 采集输出的电流信号，还有 4 个 I/O 作为两片 ADC 的控制端。


4.2.4 选通矩阵及信号发生模块设计

BL 端的选通矩阵的原理图如图 4-10 所示。BL_FPGA 是 FPGA 输出的 3.3V 的 BL 控制信号，其需要经过逻辑电平芯片将电压转换到操作需要的电平，然后再输出到存储阵列的 BL 端。这里我们遇到了一个困难：目前没有一个合适的逻辑电平转换芯片可以同时保证 0~5V 的电平输出和 100MHz 的信号速率。为了达到这个目标，我们将 BL_FPGA 信号分别接入两个逻辑电平转换芯片。SN74AXCH8T245 的输出范围为 0.65V~3.6V，在 1V~3.3V 的范围内可以达到 100MHz 以上的信号速率；SN74LXCH8T245 的输出范围为 1.1V~5.5V，在 3.3V~5V 的范围内可以达到 100MHz 以上的信号速率。基于以上两款芯片的特性，我们将两个逻辑电平转换芯片的输出分为高电平（BL_H）和低电平（BL_L），并接入单刀双掷的多路复用器 ADG1434，如图 4-10（b）。这样一来，我们可以在低电平（1V~3.3V）需求时使能 SN74AXCH8T245，并通过 ADG1434 来选择 BL_L 为输入然后接入存储阵列的 BL。高电平（3.3V~5V）需求时使能 SN74LXCH8T245，并选择 BL_H 为输入，最后接入存储阵列的 BL。这样就实现了原定的目标。

除此之外，我们在 36 条 BL_FPGA 端均串接了匹配电阻，并放置在 FPGA 管脚附近，防止高速信号反射等引起信号失真。




(a) 逻辑电平转换



(b) AG1434 原理图及内部结构

图 4-10 选通矩阵模块及波形信号发生部分电路原理图



(a) WL 选通电路

(b) 内部/外部信号选择

图 4-11 WL 选通部分的电路原理图

WL 端不需要接入高速信号，因此其选通矩阵不需要接入逻辑电平转换芯片。如图 4-11 (a)，FPGA 输出的控制信号 WL_FPGA 输入到多路复用器 ADG1434 的逻辑控制端口，D 端口连接存储阵列的 WL，SB 和 SA 分别接 VWL 和 VWL_DAC_A。VWL_DAC_A 是程控电源输出，可以为 WL 提供-10~10V 的偏置电压及低速的模拟信号；VWL 则接入了另外一片多路复用器，如图 4-11 (b) 所示，目的是为了实现内部信号或外部信号的选择。以此同时，我们给 FPGA 输出的控制信号 WL_FPGA 和 SELECT_EXT_N 增加下拉电阻到地的处理，这样可以保证上电瞬间 WL 选择外部信号模式，即悬空状态。这样可以最大程度的保护存储阵列和相关芯片不会被上电时刻的不稳定电压脉冲损坏，具有很高的可靠性。

4.2.5 信号采集模块设计

根据设定目标，SL 端具有两个功能：一是读出电流，每条 SL 上的电流范围为 0~10 mA，二是需要在擦除或者编程操作时，在 SL 施加 0~10V 的可调偏置电压。我们提出如图 4-11 所示的电流读出方案，共分四步完成。




图 4-12 电流采集部分电路原理

首先，SL 的电流要经过跨阻放大器（Trans-Impedance Amplifier, TIA）完成电流信号到电压信号的转换，主要参数要求是：电流范围为正向的 0~10 mA，跨阻放大器的电压输出范围为-2V~0V（ADC 要求输入的电压峰峰值为 2V），信号带宽~60 MHz。如图 4-12（a）所示，我们采用 AD8065 为主体放大器，负端输入的是 SL 读电流，经过电阻反馈到输出端。为防止自激振荡，反馈电阻两端并联一个小容值的电容，方便后续调试。一般来讲，放大器的正输入端需要接地，而我们在正输入端接入的是程控电压的输出，这样就可以通过“虚短”的方式给 SL 施加偏置电压 V_{in1} 。这样一来，第一级放大器的输出 $V_{out1}=V_{in1}-I_{in}\times R_f$ 。第二步，由于我们需要输出的电压范围是 0~2V，因此我们还需要将 V_{out1} 输入到减法器中，将偏置电压 V_{in1} “减去”。如图 4-12（b），经过由 LTC6268 组成的减法器中，我们得到 $V_{out2}=V_{in1}-V_{in2}=V_{in1}-(V_{in1}-I_{in}\times R_f)=I_{in}\times R_f$ 。第三步，ADC 的

输入是 LVDS 形式的差分输入，因此我们需要将单端信号转为差分信号。这一步由 ADA4950 来完成，差分输入的共模参考电压由 ADC 来提供，放大器的信号增益为 1，原理图如图 4-12（c）所示。第四步，我们将差分信号输入到 ADC 中，如图 4-12（d）所示，ADC 处理后输出全差分信号到 FPGA，信号采集流程结束。

为了验证此方案的可靠性，我们对方案的频率响应进行了仿真，仿真软件为 ADI 公司的 LTspice。仿真电路和结果如图 4-13 所示。图中绿色曲线为二级输出频率响应的仿真结果，-3 dB 带宽约为 65 MHz，符合我们的预期目标，证明本方案可行。




图 4-13 AD8065 及 LTC6268 幅频响应仿真结果

4.2.6 电源模块设计

本方案供电电源分为两部分。第一部分是整板供电，我们总结梳理了整板上的各芯片功耗，兼顾功耗参数、电源质量需求和器件一致性，选择了如表 4-3 所示的电源芯片。第二部分是程控电源，基本原理是 FPGA 控制 DAC 输出模拟电压，然后输入到各通道的放大及驱动电路作为最后的输出。本方案采用的核心器件 DAC 的型号为 AD5686，精度为 16bit，控制接口是 SPI，输出四通道分别为两路 WL、一路 BL 和一路 SL 提供编程可调电压，DAC 的输出电压范围为 0~2.5V，WL 需要的输入范围为-10~10V，BL 所需输入范围为 0~5V，SL 所需要的输入范围为 0~10V(方便后续开发同样设置为-10~10V)。

表 4-3 整板功耗分析

电源	器件名称	电流 (mA)	数量	总计1 (mA)	总计2 (mA)	LDO选型	
V-10p0	ADG1434	0.26	12	3.12	147.12	TPS7A33	-36-V, 1-A, Ultralow-Noise Negative Voltage Regulator
	LM7321	48	3	144			
V-2p1	ADA4950-1	10.1	8	80.8	545.52	TPS7A33	
	LT6015	0.36	2	0.72			
	AD8065	35	8	280			
	LT6268	23	8	184			
V1p8	AD5686R	1.3	1	1.3	6.3	LT3086	40V, 2.1A Low Dropout Adjustable Linear Regulator with Monitoring and Cable Drop Compensation
	REF1112	5	1	5			
V3p3	AD5686R	1.3	1	1.3	286.1	LT3086	
	LT6268	23	8	184			
	OPA320	10	2	20			
	ADA4950-1	10.1	8	80.8			
V5p0	V3p3				286.1	LT3086	
V10p0	ADG1434	0.26	12	3.12	467.84	LT3086	
	LT3040	20	2	40			
	LM7321	48	3	144			
	AD8065	35	8	280			
	LT6015	0.36	2	0.72			
总计					1452.88		

因为 WL 和 SL 的放大及驱动电路最后输出的是-10~10V，因此我们将 DAC 的 RSTSEL 拉高至 1.8V，选择上电输出到 Middle Scale，这样一来，上电时刻 WL/SL 端的电压输入就是 0V 而不是-10V，起到保护电路，提高可靠性的作用，此部分原理图如图 4-13。放大及驱动电路我们分 BL 和 WL/SL 两部分进行讲解。

首先是 BL 部分的驱动电路。在 4.2.4 节我们提到为了兼顾信号速率和信号电压范围，我们选用两种逻辑转换芯片分别工作在低电压状态（信号电压 1~3.3V，芯片输入输出电压 0.65~3.6V）和高电压状态（信号电压 3.3~5V，芯片输入输出电压 1.1~5.5V），因此我们同样设计了两路不同增益的放大及驱动电路分别为两种逻辑转换芯片供电。如图 4-14，DAC 的一路输出 VDAC_BL 输入至分别由一片 LT6015 组成的放大电路中，低电压一路 VAMP_BL_L 的输出范围为 0~3.6V，高电压一路 VAMP_BL_H 的输出范围为 0~5.5V。由于 BL 对电流驱动能力要求较高，因此我们将两路放大电路的输出又接入各自的电流驱动电路，主体芯片为 LT3040，高电压一路定义为 VBL_DAC_H，低电压一路定义为 VBL_DAC_L。

WL 和 SL 端的程控电电源结构相同，输出范围均为-10~+10V。因为接入 WL 端程控电源的是多路复用器带有开关电容的管脚，因此我们选用的是对容性负载不敏感的差分放大器 LM7321 来组成放大及驱动电路，并且在 LM7321 输出端口串接了电阻来降低后级电路的电容带来的影响，原理图如图 4-15 所示。根据差分放大电路输入输出公式： $V_{OUT}=[(V_{IN+}) - (V_{IN-})] \times R_f/R$ ，我们选取合适的反馈电阻和参考电压将 DAC 芯片的输出放大到我们需要的范围。




图 4-13 程控电源 DAC 部分电路图




图 4-14 BL 端程控电源放大及驱动电路原理图




图 4-15 WL/SL 端程控电源放大及驱动电路原理图





图 4-16 去掉运放输入输出管脚附近的地层与电源层


除了实现主体功能，我们还做了如下的工作提高电路的可靠性。首先，由于 DAC 上电时默认 Middle Scale 输出，所以我们需要确保在上电时刻 LT3040 处于不使能状态，否则 VBL_DAC_H 和 VBL_DAC_L 会有电压输出影响后级电路。因此，我们将 LT3040 的使能端 LT3040_EN（高电平使能）引出由 FPGA 控制，并增加下拉电阻确保上电瞬间

两片 LT3040 均不使能，最大程度上增加电源输出时序可控制性，增加电路的可靠性。其次，如图 4-16，在 PCB 上我们将运放的信号输入和输出管脚下的地层和电源层抠掉，这样可以尽可能减少分布电容，防止运放发生自激振荡。最后，我们添加了合适容值的滤波旁路电容并使其尽可能靠近电源芯片输入/输出管脚来提高电源质量。

最后，图 4-17 (a) 和 (b) 分别为本方案的选通核心板和 ADC 电流采集板在 Altium Designer 中导出的 PCB 文档（为了方便查看均去除了 Top Layer 和 Bottom Layer 的表面铺铜），两者都是四层板，通过线缆连接。



(a) 选通核心板



(b) 电流采集板

图 4-17 选通核心板和电流采集板 PCB

4.2.7 数字逻辑程序开发

本方案中使用的 EDA 开发工具为 Vivado，硬件描述语言为 Verilog HDL。FPGA 的可编程逻辑（Progarmmable Logic，PL）部分的开发流程如图 4-18 所示，主要包括器件选型、设计输入、RTL 即仿真、综合优化、综合后仿真、实现、板级调试等。




图 4-18 FPGA 逻辑代码开发流程




图 4-19 本方案逻辑代码结构

本方案的逻辑代码设计主要分为三个部分，一是 USB 通信，二是波形信号发生及行为控制，三是 ADC 输出差分信号采集。逻辑结构如图 4-19 所示。整个流程可以描述为，USB 输入命令及数据至 USB_FIFO_IN，随后命令解析模块对命令进行解析，包括操作模式、DAC 主控的程控电源输出（DAC 控制）、波形发生的数据流模式（数据流控制）、ADC 采集同步信号及命令接收延时等。本方案中输入命令长度为 32bit，编码形式如表 4-4 所示。为了提高命令识别的精确度和方便代码调试及后续使用，编码应充分考虑命令可靠性和使用便利性。

表 4-4 用于 USB 通信的 32bit 命令编码方式

指令名	[31:28]	低 28 位。位数表示形式：[Z] 第 Z 位；[X:Y]，从第 Y 位起到第 X 位，高位在前，注意最低位为第 0 位而非第 1 位。
保留	0	保留，始终为 0
测试指令	1	间隔一段时间发送一个 10，直至返回 10000000，即同步成功
数据流控制	2	[27] 起 1 止 0 [26] 突发 1 连续 0 [23:8] 突发长度/1024-1 [7:0] 分频数-1
Delay	3	[27:0] 步进时间单位=8ns
保留	4	保留
DAC 控制	5	[27:24] 通道编号 BL:0001,WL:0010 [15:0] DAC 值
保留	6	保留
操作模式	7	[27:24] erase:0010, read 0100, write 1000. [21:20] 选择 ADC 通道数 (00-2/01-4/10-6/11-8)
数据流	8	[23:8] BL [7:0] WL

操作模式分为读操作、编程操作、擦写操作、内部/外部信号以及根据操作模式控制芯片使能等，还包括 ADC 采集通道的选择。DAC 主控的程控电源输出主要接收 USB 传递的命令及数据，输出四通道的可调电压，通信协议为 SPI。

波形发生的数据流模式是本方案的一个创新点。为了提高通信带宽的利用率，波形发生采用两种模式，一是速度较快的连续模式，指的是将从 USB 接收到的数据实时地发送至 WL 和 BL 端；突发模式适用于波形速率较慢的情况下，存储波形数据的 Wave_FIFO 在接收到一定长度（突发长度）的 USB 数据后，根据命令解析中的分频数对数据进行分频输出。这样做的好处有两个，一是在波形输出速率较慢的情况下，USB

的通信带宽不会被慢速的波形数据占满，可以提高通信效率；而是与连续模式相比，突发模式更可靠，更不容易丢失数据。波形发生及行为控制的仿真情况如图 4-20 所示。




图 4-20 波形发生部分逻辑代码仿真结果

根据表 4-4 中的命令和图 4-20 (a)，我们成功的实现 USB 发送命令“51000001”和“51000002”分别为设置 BL 端 DAC 输出十六进制“1”和设置 WL 端 DAC 输出十六进制“2”。图 4-20 (b) 的 P1 阶段显示，延迟 4 个时钟周期的指令“30000004”被顺利执行，延迟结束后，P2 阶段指令“74100000”被执行，具体动作为“系统进入读操作状态，ADC 的通道 1 到通道四 (SL1~SL4) 被选通”。P3 阶段的指令为“进入波形突发传输状态，突发长度为 4 (4×32bit)，输出分频数为 1 (二分频)”，随后进入 P4 阶段，我们开始接受 USB 传输的波形数据，并将其缓存至 Wave_FIFO，在缓存数据量满足我们的设置的突发长度后，一方面我们通过 USB 发送延迟指令（延迟期间忽略任何新指令）来保证波形输出期间不会受到其他操作的干扰，另一方面我们将 USB 的数据进行拆分整合，并将其按照二分频输出相应的至 BI 和 WL 端，完成波形发生的任务。

在 BL/WL 的波形信号发出后。命令解析会根据时延情况向 ADC 发出同步采集信号，ADC 采集到的信号经过模数转换为每路 16bit 长度的数字信号被 FPGA 接收，然后发送至 USB。如图 4-21，图中 ADC 选择的是 8 路输出，这样输出数据 adc_dout_buff 长度就是 16×8=128bit，因此 USB 需要发送 4 帧才能将数据发送完毕。为了增加数据的可靠性我们给数据增加了一个 32bit 长度的头数据 (adc_header)，便于识别数据顺序。图中头数据是“5addda5”，ADC 输出数据为“4444,4444,3333,3333,2222,2222,1111,1111”，USB 从数据的低位到高位依次传输。这里有一个例外：当选择 FPGA 仅选择接受 2 路 ADC 输出时，其信号长度本身就是与 USB 命令相同的 32bit，在这种情况下就不再需要额外增加头数据而是直接传输。图 4-22 是 RTL 分析后生成的电路仿真图。




图 4-21 ADC 数据采集及通过 USB 发送仿真波形




图 4-22 RTL 分析后生成的电路仿真图

4.3 本章小结

本章提出了两个存算一体硬件平台设计方案，一个基于 STM32 的存储器阵列测试系统设计方案，结合半导体参数分析仪可实现存储阵列的电学器件快速测试和存储单元级算法验证。第二个是基于 FPGA 的存算一体电路系统设计方案，可以实现存算一体算法整体流程验证和阵列级器件测试功能。两者都具有很高的创新性和应用价值。本章第二节详细介绍了基于 STM32 的存储器阵列测试系统设计方案，包括设计目标及硬件架构、器件选型、原理图及 PCB 设计和最后的测试结果展示。本章第三节详细介绍了基于 FPGA 的存算一体电路系统设计方案，包括设计目标及硬件架构、器件选型、原理图及 PCB 设计、数字逻辑设计方案及仿真结果。本章节有两个方面仍待提高，一是基于 STM32 的存储器阵列测试系统设计方案优化，其器件选型和电路设计还可以进一步优化提高测试的精度；第二个方面是，基于 FPGA 的存算一体电路系统设计方案几经改版调试，目前还没有最后的展示结果，作者仍在继续努力进行着硬件调试和代码优化工作，期待着一个完美的收尾。

结 论

内容总结

人们为了突破存储墙的限制，不断缩小晶体管的尺寸，或者想尽办法拉近处理器与存储器的距离，但这也无法扭转目前计算性能与数据处理需求不匹配的局面。就在传统计算机的性能捉襟见肘之时，存算一体这个崭新的架构实现了对传统冯诺依曼结构的颠覆性突破，给计算机硬件设备的发展打开了新的大门。

要尽可能发挥存算一体架构的优势，合理的存储介质选择、存算阵列和算法的协同优化设计不可或缺。闪存存储器具有工艺技术成熟、集成度高、可靠性好等优点，在构建大规模高性能存算一体芯片方面潜力巨大，近年来得到了学术界和产业界的广泛关注。本文第一部分的研究工作提出了一种在 NOR Flash 阵列中实现逻辑计算的新方法，对现有的随机计算实现图像边缘检测算法做出了优化，使其更适应于在存储阵列中运行，提出了存算一体与随机计算相结合基础上的低功耗、高并行度、高抗噪声性能的图像边缘检测策略。并基于 65 nm 浮栅型 NOR Flash 器件进行了可靠性实测分析及验证，结果表明提出的存算融合方案对存储器件可靠性带来的相关参数漂移的容忍度非常高。

优秀的算法理论是存算一体架构的基础，进一步的硬件验证也是目前存算一体技术领域关注的焦点。文章第二个主要研究工作聚焦于存算一体的硬件实现，提出了两种复杂度和功能不同存算一体硬件平台设计方案。一是基于 STM32 的存储器阵列测试系统设计方案，可以配合高精度半导体参数分析仪对存储阵列实现快速电学特性提取和存算一体算法验证。本文还提出了一个基于 FPGA 的存算一体电路系统设计方案，在板上集成了信号发生、信号采集、数据处理等功能，提出并融合了多种新型电路结构和逻辑代码设计解决方案，可以在板上实现存算架构算法验证和阵列级器件测试。

创新点总结

本文主要的贡献和创新点如下：

第一，本文创新性地提出了一种基于 NOR Flash 实现逻辑计算的新方法，在存算一体架构中实现了基于随机计算的图像边缘检测任务。本方法具有极低的计算复杂度和功耗（25.5 fJ/像素，2 bit 序列长度），且抗噪声性能是传统二进制方法的 6 倍。同时本文在对 65 nm 浮栅型器件进行了实测和数据分析的基础上，量化了器件可靠性对算法的影响。结果表明在阵列中实现大规模并行计算时，对存储单元阈值电压变化和可靠性退化

表现出了良好的容错性。

第二，我们优化了原有的随机计算实现图像边缘提取的算法，使其可以更加高效地与存算一体架构融合，此优化后的算法折中了计算精度和随机序列长度之间的矛盾，有效地降低了计算复杂度和计算功耗。

第三，我们提出了一种结构紧凑的基于 STM32 的存储器阵列测试系统设计方案，配合高精度半导体参数分析仪可以实现存储阵列快速电学特性提取和存算算法验证。

第四，我们创新性地提出了一种基于 FPGA 的存算一体电路系统设计方案，侧重于存算一体算法全流程板上验证，还兼顾阵列测试功能，为存算系统设计提供了重要的板级测试分析平台。

展望

从本文的研究内容角度出发，本文提出了一种基于 NOR Flash 存算一体的图像边缘检测新方法。目前新型存储器技术正在逐渐地发展，例如 RRAM 在逻辑计算实现上有着非常大的潜力，也是目前相关研究的焦点，因此本方法在新型存储阵列上的实现与优化值得深入的研究。除此之外，随机计算的应用领域十分广泛，与存算一体相结合可以拓展应用到更多有价值的计算任务中，例如在存算一体架构中早有研究的二值神经网络、与存储相关的例如 LDPC 编码等。对于硬件开发来讲，受限于个人经验，硬件方案的设计可以更加可靠，功能有待进一步拓展，数字逻辑部分有待的进一步优化。尤其是本方案在设计过程中受到器件选型的限制非常大（参数是否合适与是否可以购买到），因此一定程度的内部电路集成是非常有必要的。例如，将选通电路集成到待测芯片中可以减少寄生参数，提高信号的带宽，也可以在很大程度上降低外部硬件设计复杂度，提高硬件平台的兼容性。从目前产业发展来看，与存算一体相关的算法研究、存储介质研究和具体实现方案等成果层出不穷。相信未来在先进存储器和封装等技术的支持下，存算一体芯片会获得更多的流片测试和产业化机会，存算一体芯片也会加快从原型验证走入产业化应用脚步，成为未来高性能计算系统的核心。

参考文献

- [1] Waldrop M M. The chips are down for Moore's law[J]. Nature News, 2016, 530(7589): 144.
- [2] Borkar S, Chien A A. The future of microprocessors[J]. Communications of the ACM, 2011, 54(5): 67-77.
- [3] Sebastian. Abu, et al. "Memory devices and applications for in-memory computing." Nature nanotechnology 15.7 (2020): 529-544.
- [4] Kim J, Kim Y. HBM: Memory solution for bandwidth-hungry processors[C]//2014 IEEE Hot Chips 26 Symposium (HCS). IEEE, 2014: 1-24.
- [5] Pawlowski J T. Hybrid memory cube (HMC)[C]//2011 IEEE Hot chips 23 symposium (HCS). IEEE, 2011: 1-24.
- [6] Patterson D, Anderson T, Cardwell N, et al. A case for intelligent RAM[J]. IEEE micro, 1997, 17(2): 34-44.
- [7] Niu, Dimin, et al. "184QPS/W 64Mb/mm² 3D logic-to-DRAM hybrid bonding with process-near-memory engine for recommendation system." 2022 IEEE International Solid-State Circuits Conference (ISSCC). Vol. 65. IEEE, 2022.
- [8] Bavandpour, Mohammad, Mohammad Reza Mahmoodi, and Dmitri B. Strukov. "Energy-efficient time-domain vector-by-matrix multiplier for neurocomputing and beyond." IEEE Transactions on Circuits and Systems II: Express Briefs 66.9 (2019): 1512-1516.
- [9] Zidan, Mohammed A., et al. "A general memristor-based partial differential equation solver." Nature Electronics 1.7 (2018): 411-420.
- [10] Feng Y, Chen B, Liu J, et al. Design-Technology Co-Optimizations (DTCO) for General-Purpose Computing In-Memory Based on 55nm NOR Flash Technology[C]//2021 IEEE International Electron Devices Meeting (IEDM). IEEE, 2021: 12.1.1-4.
- [11] Zhang Y, Shen Y, Wang X, et al. A novel design for memristor-based logic switch and crossbar circuits[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2015, 62(5): 1402-1411.
- [12] Ou, Qiao-Feng, et al. "In-memory logic operations and neuromorphic computing in non-volatile random access memory." Materials 13.16 (2020): 3532.
- [13] Yu S, Chen P Y. Emerging memory technologies: Recent trends and prospects[J]. IEEE Solid-State Circuits Magazine, 2016, 8(2): 43-56.
- [14] Wong H S P, Lee H Y, Yu S, et al. Metal-oxide RRAM[J]. Proceedings of the IEEE, 2012,

- 100(6): 1951-1970.
- [15]Ielmini D, Wong H S P. In-memory computing with resistive switching devices[J]. Nature electronics, 2018, 1(6): 333-343.
- [16]A. E. Arrassi, A. Gebregiorgis, A. E. Haddadi and S. Hamdioui, "Energy-Efficient SNN Implementation Using RRAM-Based Computation In-Memory (CIM)," 2022 IFIP/IEEE 30th International Conference on Very Large Scale Integration (VLSI-SoC), Patras, Greece, 2022, pp. 1-6, doi: 10.1109/VLSI-SoC54400.2022.9939654.
- [17]Xiang Y, Huang P, Han R, et al. Efficient and robust spike-driven deep convolutional neural networks based on NOR flash computing array[J]. IEEE Transactions on Electron Devices, 2020, 67(6): 2329-2335.
- [18]Park M H, Lee Y H, Mikolajick T, et al. Review and perspective on ferroelectric HfO₂-based thin films for memory applications[J]. Mrs Communications, 2018, 8(3): 795-808.
- [19]Ou Q F, Xiong B S, Yu L, et al. In-memory logic operations and neuromorphic computing in non-volatile random access memory[J]. Materials, 2020, 13(16): 3532.
- [20]Compagnoni C M, Goda A, Spinelli A S, et al. Reviewing the evolution of the NAND flash technology[J]. Proceedings of the IEEE, 2017, 105(9): 1609-1633.
- [21]Lue H T, Hsu P K, Wei M L, et al. Optimal design methods to transform 3D NAND flash into a high-density, high-bandwidth and low-power nonvolatile computing in memory (nvCIM) accelerator for deep-learning neural networks (DNN)[C]//2019 IEEE International Electron Devices Meeting (IEDM). IEEE, 2019: 38.1. 1-38.1. 4.
- [22]Y. C. Xiang et al., "Analog Deep Neural Network Based on NOR Flash Computing Array for High Speed/Energy Efficiency Computation," 2019 IEEE International Symposium on Circuits and Systems (ISCAS), Sapporo, Japan, 2019, pp. 1-4, doi: 10.1109/ISCAS.2019.8702401.
- [23]Han R, Huang P, Xiang Y, et al. A novel convolution computing paradigm based on NOR flash array with high computing speed and energy efficiency[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2019, 66(5): 1692-1703.
- [24]Guo X, Bayat F M, Bavandpour M, et al. Fast, energy-efficient, robust, and reproducible mixed-signal neuromorphic classifier based on embedded NOR flash memory technology[C]//2017 IEEE International Electron Devices Meeting (IEDM). IEEE, 2017: 6.5. 1-6.5. 4.
- [25]Mahmoodi M R, Strukov D. An ultra-low energy internally analog, externally digital vector-matrix multiplier based on NOR flash memory technology[C]//Proceedings of the 55th Annual Design Automation Conference. 2018: 1-6.

- [26]Merrikh-Bayat F, Guo X, Klachko M, et al. High-performance mixed-signal neurocomputing with nanoscale floating-gate memory cell arrays[J]. IEEE transactions on neural networks and learning systems, 2017, 29(10): 4782-4790.
- [27]Zidan M A, Jeong Y J, Lee J, et al. A general memristor-based partial differential equation solver[J]. Nature Electronics, 2018, 1(7): 411-420.
- [28] Gerstner W, Kistler W M. Spiking neuron models: Single neurons, populations, plasticity[M]. Cambridge university press, 2002.
- [29]LeCun Y, Bengio Y, Hinton G. Deep learning[J]. nature, 2015, 521(7553): 436-444.
- [30]Zhang D, Wang H, Feng Y, et al. Fast Fourier Transform (FFT) Using Flash Arrays for Noise Signal Processing[J]. IEEE Electron Device Letters, 2022, 43(8): 1207-1210.
- [31]Zhang D, Wang H, Feng Y, et al. Implementation of image compression by using high-precision in-memory computing scheme based on NOR flash memory[J]. IEEE Electron Device Letters, 2021, 42(11): 1603-1606.
- [32]Carboni R, Ielmini D. Stochastic memory devices for security and computing[J]. Advanced Electronic Materials, 2019, 5(9): 1900198.
- [33]Gong T, Hu Q, Dong D, et al. A 128kb Stochastic Computing Chip based on RRAM Flicker Noise with High Noise Density and Nearly Zero Autocorrelation on 28-nm CMOS Platform[C]//2021 IEEE International Electron Devices Meeting (IEDM). IEEE, 2021: 12.5. 1-12.5. 4.
- [34]Li, Wantong, et al. "A 40-nm MLC-RRAM Compute-in-Memory Macro With Sparsity Control, On-Chip Write-Verify, and Temperature-Independent ADC References." IEEE Journal of Solid-State Circuits 57.9 (2022): 2868-2877.
- [35]Wan, Weier, et al. "A compute-in-memory chip based on resistive random-access memory." Nature 608.7923 (2022): 504-512.
- [36]Hung, Je-Min, et al. "A four-megabit compute-in-memory macro with eight-bit precision based on CMOS and resistive random-access memory for AI edge devices." Nature Electronics 4.12 (2021): 921-930.
- [37]Jung, Seungchul, et al. "A crossbar array of magnetoresistive memory devices for in-memory computing." Nature 601.7892 (2022): 211-216.
- [38]Alsalibi A I, Mittal S, Al-Betar M A, et al. A survey of techniques for architecting slc/mlc/tlc hybrid flash memory-based ssds[J]. Concurrency and Computation: Practice and Experience, 2018, 30(13): e4420.
- [39]Bez R, Camerlenghi E, Modelli A, et al. Introduction to flash memory[J]. Proceedings of the IEEE, 2003, 91(4): 489-502.

- [40] White M H, Adams D A, Bu J. On the go with SONOS[J]. IEEE Circuits and Devices Magazine, 2000, 16(4): 22-31.
- [41] Razavi B. Design of analog CMOS integrated circuits[M]. 清华大学出版社有限公司, 2005.
- [42] Zhang G, Yoo W J, Ling C H. Hot-electron capture for CHEI programming in SONOS-type Flash memory using high- k trapping layer[J]. IEEE transactions on electron devices, 2008, 55(6): 1502-1510.
- [43] Zambelli C, Vincenzi T, Olivo P. A compact model for erratic event simulation in flash memory arrays[J]. IEEE Transactions on Electron Devices, 2014, 61(11): 3716-3722.
- [44] Zambelli C, Olivo P. Characterization of the Over-Erase Algorithm in FN/FN embedded NOR Flash arrays[J]. IEEE Transactions on Device and Materials Reliability, 2015, 15(4): 529-535.
- [45] Kumar P B, Sharma R, Nair P R, et al. Investigation of drain disturb in SONOS flash EEPROMs[J]. IEEE Transactions on Electron Devices, 2006, 54(1): 98-105.
- [46] Sajjad R N, Chern W, Hoyt J L, et al. Trap assisted tunneling and its effect on subthreshold swing of tunnel FETs[J]. IEEE Transactions on Electron Devices, 2016, 63(11): 4380-4387.
- [47] Lee W H, Park C K, Kim K. Temperature dependence of endurance characteristics in NOR flash memory cells[C]//2006 IEEE International Reliability Physics Symposium Proceedings. IEEE, 2006: 701-702.
- [48] Liu L J, Shen G F, Cao G, et al. Study of the disturb in SONOS memory[C]//2012 IEEE 11th International Conference on Solid-State and Integrated Circuit Technology. IEEE, 2012: 1-3.
- [49] Lee Y H, Mielke N, McMahon W, et al. Drain read disturb assessment of NOR Flash memory[C]//2008 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA). IEEE, 2008: 83-84.
- [50] Ielmini D, Ghetti A, Spinelli A S, et al. A study of hot-hole injection during programming drain disturb in flash memories[J]. IEEE transactions on electron devices, 2006, 53(4): 668-676.
- [51] Chen J, Higashi Y, Kato K, et al. Further understandings on random telegraph signal noise through comprehensive studies on large time constant variation and its strong correlations to thermal activation energies[C]//2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers. IEEE, 2014: 1-2.
- [52] Chen J, Nakasaki Y, Mitani Y. Deep insight into process-induced pre-existing traps and PBTI stress-induced trap generations in high-k gate dielectrics through systematic RTN

- characterizations and ab initio calculations[C]//2016 IEEE Symposium on VLSI Technology. IEEE, 2016: 1-2.
- [53]Chen J, Tanamoto T, Noguchi H, et al. Further investigations on traps stabilities in random telegraph signal noise and the application to a novel concept physical unclonable function (PUF) with robust reliabilities[C]//2015 Symposium on VLSI Technology (VLSI Technology). IEEE, 2015: T40-T41.
- [54]席义方. 纳米场效应晶体管中随机电报噪声的研究和应用[D]. 山东大学, 2022.DOI:10.27272/d.cnki.gshdu.2022.004158.
- [55]Brown J, Gao R, Ji Z, et al. A low-power and high-speed True Random Number Generator using generated RTN[C]//2018 IEEE Symposium on VLSI Technology. IEEE, 2018: 95-96.
- [56]Zhan X, Xi Y, Wang Q, et al. Dual-point technique for multi-trap RTN signal extraction[J]. IEEE Access, 2020, 8: 88141-88146.
- [57]Mannocci P, Farronato M, Lepri N, et al. In-memory computing with emerging memory devices: Status and outlook[J]. APL Machine Learning, 2023, 1(1): 010902.
- [58]Guo X, Bayat F M, Bavandpour M, et al. Fast, energy-efficient, robust, and reproducible mixed-signal neuromorphic classifier based on embedded NOR flash memory technology[C]//2017 IEEE International Electron Devices Meeting (IEDM). IEEE, 2017: 6.5. 1-6.5. 4.
- [59]Chen, Wei-Hao, et al. "CMOS-integrated memristive non-volatile computing-in-memory for AI edge processors." Nature Electronics 2.9 (2019): 420-428.
- [60]Xue C X, Chiu Y C, Liu T W, et al. A CMOS-integrated compute-in-memory macro based on resistive random-access memory for AI edge devices[J]. Nature Electronics, 2021, 4(1): 81-90.
- [61]Shen W, Huang P, Fan M, et al. Stateful logic operations in one-transistor-one-resistor resistive random access memory array[J]. IEEE Electron Device Letters, 2019, 40(9): 1538-1541.
- [62]Kvatinsky S, Satat G, Wald N, et al. Memristor-based material implication (IMPLY) logic: Design principles and methodologies[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2013, 22(10): 2054-2066.
- [63]Kvatinsky S, Belousov D, Liman S, et al. MAGIC—Memristor-aided logic[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2014, 61(11): 895-899.
- [64]Lee J, Park B G, Kim Y. Implementation of Boolean logic functions in charge trap flash for in-memory computing[J]. IEEE Electron Device Letters, 2019, 40(9): 1358-1361.

- [65]Kingra S K, Parmar V, Chang C C, et al. SLIM: simultaneous logic-in-memory computing exploiting bilayer analog OxRAM devices[J]. Scientific reports, 2020, 10(1): 2567.
- [66]Guo X, Bayat F M, Prezioso M, et al. Temperature-insensitive analog vector-by-matrix multiplier based on 55 nm NOR flash memory cells[C]//2017 IEEE Custom Integrated Circuits Conference (CICC). IEEE, 2017: 1-4.
- [67]Gonzales R C, Wintz P. Digital image processing[M]. Addison-Wesley Longman Publishing Co., Inc., 1987.
- [68]Gaines B R. Stochastic computing systems[J]. Advances in Information Systems Science: Volume 2, 1969: 37-172.
- [69]Alaghi A, Hayes J P. Survey of stochastic computing[J]. ACM Transactions on Embedded computing systems (TECS), 2013, 12(2s): 1-19.
- [70]Alaghi A, Qian W, Hayes J P. The promise and challenge of stochastic computing[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2017, 37(8): 1515-1531.
- [71]Alaghi A, Hayes J P. On the functions realized by stochastic computing circuits[C]//Proceedings of the 25th edition on Great Lakes Symposium on VLSI. 2015: 331-336.
- [72]Brown B D, Card H C. Stochastic neural computation. I. Computational elements[J]. IEEE Transactions on computers, 2001, 50(9): 891-905.
- [73]Li P, Lilja D J. Using stochastic computing to implement digital image processing algorithms[C]//2011 IEEE 29th International Conference on Computer Design (ICCD). IEEE, 2011: 154-161.
- [74]Alaghi A, Li C, Hayes J P. Stochastic circuits for real-time image-processing applications[C]//Proceedings of the 50th Annual Design Automation Conference. 2013: 1-6.
- [75]Gross W J, Gaudet V C, Milner A. Stochastic implementation of LDPC decoders[C]//Conference Record of the Thirty-Ninth Asilomar Conference on Signals, Systems and Computers, 2005. IEEE, 2005: 713-717.
- [76]Otsu N. A threshold selection method from gray-level histograms[J]. IEEE transactions on systems, man, and cybernetics, 1979, 9(1): 62-66.
- [77]Zhang Y, Zhang X, Song J, et al. Parallel convolutional neural network (CNN) accelerators based on stochastic computing[C]//2019 IEEE International Workshop on Signal Processing Systems (SiPS). IEEE, 2019: 19-24.
- [78]Ardakani A, Leduc-Primeau F, Onizawa N, et al. VLSI implementation of deep neural

- network using integral stochastic computing[J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 2017, 25(10): 2688-2699.
- [79]Knag P, Lu W, Zhang Z. A native stochastic computing architecture enabled by memristors[J]. IEEE Transactions on Nanotechnology, 2014, 13(2): 283-293.
- [80]Zhang Y, Wang R, Jiang X, et al. Design guidelines of stochastic computing based on FinFET: A technology-circuit perspective[C]//2017 IEEE International Electron Devices Meeting (IEDM). IEEE, 2017: 6.6. 1-6.6. 4.
- [81]Jeavons P, Cohen D A, Shawe-Taylor J. Generating binary sequences for stochastic computing[J]. IEEE Transactions on Information Theory, 1994, 40(3): 716-720.
- [82]Yang K, Fick D, Henry M B, et al. 16.3 A 23Mb/s 23pJ/b fully synthesized true-random-number generator in 28nm and 65nm CMOS[C]//2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). IEEE, 2014: 280-281.
- [83]Jiang H, Belkin D, Savel'ev S E, et al. A novel true random number generator based on a stochastic diffusive memristor[J]. Nature communications, 2017, 8(1): 882