成绩评定日期：

实验报告成绩：

2021～2022学年秋季学期

**A3705060050《计算机系统》必修课**

课程实验报告



班级：人工智能1901

组长：孙平炜

组员：孙翰文 刘寒

报告日期：2021.12.18

**目录**

[项目基本情况 2](#_Toc90898673)

[完成情况 2](#_Toc90898674)

[组内分工 2](#_Toc90898675)

[总体设计 2](#_Toc90898676)

[流水段设计 6](#_Toc90898677)

[IF段 6](#_Toc90898678)

[ID段 6](#_Toc90898679)

[译码器 6](#_Toc90898680)

[寄存器的读写和数据相关 8](#_Toc90898681)

[操作数和操作类型的选择 11](#_Toc90898682)

[指令回写控制 12](#_Toc90898683)

[分支跳转和暂停请求 13](#_Toc90898684)

[EX段 14](#_Toc90898685)

[乘法器模块 14](#_Toc90898686)

[访存控制 17](#_Toc90898687)

[MEM段 19](#_Toc90898688)

[WB段 19](#_Toc90898689)

[总结与改进 22](#_Toc90898690)

[参考资料 22](#_Toc90898691)

# 项目基本情况

## 完成情况

本次实验采用Vivado 2019.2平台编译运行，在程序编写过程中使用VScode。

按照程序内部检测机制的反馈，共计通过64个测试点位，实现了52条指令。此外，我们组使用了组内自行编写的乘法器并进行了上板验证。

## 组内分工

孙平炜：解决数据相关、添加指令、解决stall请求相关问题、解决乘除法寄存器的相关问题。

孙瀚文：解决跳转指令相关问题、添加指令、实现本组的乘法器、解决访存相关问题。

刘寒：解决访存相关问题、添加指令。


# 总体设计

该cpu内核共涉及五个流水模块：IF、ID、EX、MEM、WB。cpu的核心部分与外界的连线主要是与指令访存和数据访存相关，此外还有一些总体控制信号。在核内部除了五段流水的模块还设有crtl模块负责管理流水线上的stall请求。

流水段之间通过各种总线进行数据传输，每个流水段都内置了一个寄存器，在时钟上沿对输入的数据进行存储记录。每个流水段内部的主要数据流动都遵循“输入-寄存器-处理模块-输出”的过程。这样，各个流水段就能在时钟信号的控制下，周期性地运行流水线上自己对应的待处理指令。

另外，在本组的设计方案中，为满足乘除法及其相关指令的需求，在各流水段之间单独开辟了一路总线用于传递乘除法相关信息，并且使用组内自行编写的补码移位相加乘法器实现乘法运算。

以上涉及的CPU流水段总体设计在下一页附有原理图。



CPU设计原理图 1


下表列出了各个流水段之间互相交互的IO接口

|  |  |  |
| --- | --- | --- |
| IF |  | 输入：  br\_bus：跳转指令控制线  stall：暂停流水线的控制信号（所有模块均相同）  rst：复位信号（所有模块均相同）  clk：时钟信号（所有模块均相同） |
| 输出：  if\_to\_id\_bus：给ID段传递流水信息  inst\_sram\_addr：目标访存（指令）地址  inst\_sram\_en：指令寄存器访问控制  inst\_sram\_wdata：指令寄存器写入值  inst\_sram\_wen：指令寄存器写入控制 |
| ID |  | 输入：  if\_to\_id\_bus：接收IF段传递的流水信息  ex\_to\_id\_bus：EX段forwarding回路  mem\_to\_id\_bus：MEM段forwarding回路  wb\_to\_id\_bus：WB段forwarding回路  inst\_sram\_data：待执行指令  wb\_to\_rf\_bus：写回寄存器堆的相关数据  mul\_div\_to\_rf：乘除法写回寄存器的相关数据 |
| 输出：  br\_bus：跳转指令控制线  id\_to\_ex\_bus：给EX段传递流水信息  mul\_div\_to\_ex：给EX段传递乘除法相关信息  stallreq：发出stall请求  new\_pc：传递需要临时更改的pc值 |
| EX |  | 输入：  id\_to\_ex\_bus：接收ID段传递的流水信息  mul\_dic\_to\_ex：接收乘除法的相关信息 |
| 输出：  data\_sram\_addr：目标访存（数据）地址  data\_sram\_en：访存（数据）控制信号  data\_sram\_wdata：要写入ram的数据  data\_sram\_wen：ram读写控制信号  ex\_to\_id\_bus：EX段forwarding回路  ex\_to\_mem\_bus：给MEM段传递流水信息  mul\_div\_to\_mem：给MEM传递乘除法相关信息  stallreq\_for\_ex：发出stall请求 |
|  |  |  |
| MEM |  | 输入：  data\_sram\_rdata：访问ram的返回结果  ex\_to\_mem\_bus：接收EX段传递的流水信息  mul\_div\_to\_mem：接收乘除法相关信息 |
| 输出：  mem\_to\_id\_bus：MEM段forwarding回路  mem\_to\_wb\_bus：给WB传递流水信息  mul\_div\_to\_wb：给WB传递乘除法相关信息 |
| WB |  | 输入：  mem\_to\_wb\_bus：接收MEM段传的流水线信息  mul\_div\_to\_wb：接收乘除法相关信息 |
| 输出：  四条debug线留给测试程序使用  wb\_to\_rf\_bus：寄存器回写的相关数据  mul\_div\_to\_rf：乘除法相关指令回写的数据 |

# 流水段设计

## IF段

此段主要负责取址操作，即对指令寄存器（inst\_ram）发起访问，使ID段能够拿到当前需要执行的目标指令。此外，IF段还包含了对于分支跳转指令的响应操作，通过一个由分支跳转使能信号控制的选择器来选择访问指令寄存器时的目标地址。



CPU设计原理图 2

## ID段

此段主要工作是对指令进行译码，并为后续的操作准备好操作数和控制信号。

因此，本段的内部集成了译码器模块、寄存器模块、还有多个用于判断和生成控制信号的组合逻辑电路，下面将按照一条指令的译码流程依次进行说明。

### 译码器

在此实验中一共设置了四个译码器，分别对应一条32位指令中的四段位置。

解码方式采用独热编码，即通过decoder模块将n位操作码对应的十进制数转换成2n位的one-hot表示，随后在外部访问独热码的对应位来判断是否激活对应的指令。

例如ORI指令的opcode为001101（13）10，将其传入opcode段所用的6bit解码器，解码器会传出一个64位的二进制串op\_d，而op\_d[13] 为1，其余位均为0。

这样一来，通过assign inst\_ori = op\_d[6'b00\_1101];即可在正确的时候激活ORI指令。对于需要多个解码器共同判断是否激活的指令，将多个解码器的结果做“&”运算即可。

此处附各条指令的译码实现：

1. assign inst\_ori     = op\_d[6'b00\_1101];
2. assign inst\_lui     = op\_d[6'b00\_1111];
3. assign inst\_addiu   = op\_d[6'b00\_1001];
4. assign inst\_beq     = op\_d[6'b00\_0100];
5. assign inst\_subu    = op\_d[6'b00\_0000]&func\_d[6'b10\_0011];
6. assign inst\_j       = op\_d[6'b00\_0010];
7. assign inst\_jr      = op\_d[6'b00\_0000]&func\_d[6'b00\_1000];
8. assign inst\_jal     = op\_d[6'b00\_0011];
9. assign inst\_addu    = op\_d[6'b00\_0000]&func\_d[6'b10\_0001];
10. assign inst\_sll     = op\_d[6'b00\_0000]&func\_d[6'b00\_0000];
11. assign inst\_or      = op\_d[6'b00\_0000]&func\_d[6'b10\_0101];
12. assign inst\_xor     = op\_d[6'b00\_0000]&func\_d[6'b10\_0110];
13. assign inst\_sltu    = op\_d[6'b00\_0000]&func\_d[6'b10\_1011];
14. assign inst\_sltiu   = op\_d[6'b00\_1011];
15. assign inst\_bne     = op\_d[6'b00\_0101];
16. assign inst\_slt     = op\_d[6'b00\_0000]&func\_d[6'b10\_1010];
17. assign inst\_slti    = op\_d[6'b00\_1010];
18. assign inst\_add     = op\_d[6'b00\_0000]&func\_d[6'b10\_0000];
19. assign inst\_addi    = op\_d[6'b00\_1000];
20. assign inst\_sub     = op\_d[6'b00\_0000]&func\_d[6'b10\_0010];
21. assign inst\_and     = op\_d[6'b00\_0000]&func\_d[6'b10\_0100];
22. assign inst\_andi    = op\_d[6'b00\_1100];
23. assign inst\_nor     = op\_d[6'b00\_0000]&func\_d[6'b10\_0111];
24. assign inst\_xori    = op\_d[6'b00\_1110];
25. assign inst\_sllv    = op\_d[6'b00\_0000]&func\_d[6'b00\_0100];
26. assign inst\_sra     = op\_d[6'b00\_0000]&func\_d[6'b00\_0011];
27. assign inst\_srav    = op\_d[6'b00\_0000]&func\_d[6'b00\_0111];
28. assign inst\_srl     = op\_d[6'b00\_0000]&func\_d[6'b00\_0010];
29. assign inst\_srlv    = op\_d[6'b00\_0000]&func\_d[6'b00\_0110];
30. assign inst\_bgez    = op\_d[6'b00\_0001]&rt\_d[5'b00\_001];
31. assign inst\_bgtz    = op\_d[6'b00\_0111]&rt\_d[5'b00\_000];
32. assign inst\_blez    = op\_d[6'b00\_0110]&rt\_d[5'b00\_000];
33. assign inst\_bltz    = op\_d[6'b00\_0001]&rt\_d[5'b00\_000];
34. assign inst\_bltzal  = op\_d[6'b00\_0001]&rt\_d[5'b10\_000];
35. assign inst\_bgezal  = op\_d[6'b00\_0001]&rt\_d[5'b10\_001];
36. assign inst\_jalr    = op\_d[6'b00\_0000]&func\_d[6'b00\_1001];
37. assign inst\_div     = op\_d[6'b00\_0000]&func\_d[6'b01\_1010];
38. assign inst\_divu    = op\_d[6'b00\_0000]&func\_d[6'b01\_1011];
39. assign inst\_mult    = op\_d[6'b00\_0000]&func\_d[6'b01\_1000];
40. assign inst\_multu   = op\_d[6'b00\_0000]&func\_d[6'b01\_1001];
41. assign inst\_mfhi    = op\_d[6'b00\_0000]&func\_d[6'b01\_0000];
42. assign inst\_mflo    = op\_d[6'b00\_0000]&func\_d[6'b01\_0010];
43. assign inst\_mthi    = op\_d[6'b00\_0000]&func\_d[6'b01\_0001];
44. assign inst\_mtlo    = op\_d[6'b00\_0000]&func\_d[6'b01\_0011];
45. assign inst\_lb      = op\_d[6'b10\_0000];
46. assign inst\_lbu     = op\_d[6'b10\_0100];
47. assign inst\_lh      = op\_d[6'b10\_0001];
48. assign inst\_lhu     = op\_d[6'b10\_0101];
49. assign inst\_sb      = op\_d[6'b10\_1000];
50. assign inst\_sh      = op\_d[6'b10\_1001];
51. assign inst\_sw      = op\_d[6'b10\_1011];
52. assign inst\_lw      = op\_d[6'b10\_0011];

### 寄存器的读写和数据相关


ID段内部集成的寄存器模块包含了32个通用寄存器和服务于乘除法相关指令的hilo寄存器，由于原理相同，在此仅以通用寄存器的为例进行说明。

关于寄存器的写回，这一操作总是发生在时钟周期的上沿，它受使能信号和目标地址信号共同控制，只有地址不为0并且使能信号被激活时才能向目标寄存器写入wb段传来的数据。

关于寄存器的读取，我们设定无论该指令是否需要取两个操作数，寄存器都会始终按照当前指令的rs和rt段所表示的地址输出对应寄存器内的数据，至于是否使用将在ID里进行选择，我们在下一部分中会进行说明。

流水线所涉及的数据相关问题我们也一并归纳到寄存器模块内部解决。

|  |  |  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 优先级ex>mem>wb | EX | | | | MEM | | | | WB | | | | |
| 是否写寄存器 | Y | | N | | Y | | N | | Y | | N | | |
| 目标寄存器是否与ID段指令要读取的寄存器相同 | Y | N | Y | N | Y | N | Y | N | Y | N | Y | N |
| 是否采用forwarding的值 | Y | N | N | | Y | N | N | | Y | N | N | |



1. reg [31:0] reg\_array [31:0];
2. reg [31:0] hilo\_reg [1:0];*//1hi,0lo*
3. *// write*
4. always @ (posedge clk) begin
5. if (we && waddr!=5'b0) begin
6. reg\_array[waddr] <= wdata;
7. end
8. if (hilo\_we\_rf == 2'b11 && hilo\_en\_rf)begin
9. hilo\_reg[0]<=lo\_rdata;
10. hilo\_reg[1]<=hi\_rdata;
11. end
12. if (hilo\_we\_rf == 2'b10 && hilo\_en\_rf)begin
13. hilo\_reg[1]<=wdata;
14. end
15. if (hilo\_we\_rf == 2'b01 && hilo\_en\_rf)begin
16. hilo\_reg[0]<=wdata;
17. end
18. end
19. reg [31:0] temp [1:0];
20. *//assign rdata1 = (raddr1 == 5'b0) ? 32'b0 : reg\_array[raddr1];*
21. always @ (\*) begin
22. if((ex\_we ==1'b1) && (raddr1 ==ex\_waddr) && ~hilo\_relate)
23. temp[0] <= ex\_wdata;
24. else if((mem\_we ==1'b1) && (raddr1 ==mem\_waddr) && ~hilo\_relate)
25. temp[0] <= mem\_wdata;
26. else if((we ==1'b1) && (raddr1 == waddr) && ~hilo\_relate)
27. temp[0] <= wdata;
28. else if (raddr1 !=5'b0)
29. temp[0] <= reg\_array[raddr1];
30. else if(ex\_hilo\_we[1] && ~hilo\_we[1] && ex\_hilo\_en && ~hilo\_en && hilo\_relate)
31. temp[0] <= ex\_hilo\_we==2'b11 ? ex\_hilo\_data[63:32]:ex\_wdata;
32. else if(ex\_hilo\_we[0] && ~hilo\_we[0] && ex\_hilo\_en && ~hilo\_en && hilo\_relate)
33. temp[0] <= ex\_hilo\_we==2'b11 ? ex\_hilo\_data[31:0]:ex\_wdata;
34. else if(mem\_hilo\_we[1] && ~hilo\_we[1] && mem\_hilo\_en && ~hilo\_en && hilo\_relate)
35. temp[0] <= mem\_hilo\_we==2'b11 ?  mem\_hilo\_data[63:32]:mem\_wdata;
36. else if(mem\_hilo\_we[0] && ~hilo\_we[0] && mem\_hilo\_en && ~hilo\_en && hilo\_relate)
37. temp[0] <= mem\_hilo\_we==2'b11 ?  mem\_hilo\_data[31:0]:mem\_wdata;
38. else if(hilo\_we\_rf[1] && ~hilo\_we[1] && hilo\_en\_rf && ~hilo\_en && hilo\_relate)
39. temp[0] <= hilo\_we\_rf==2'b11 ? hi\_rdata:wdata;
40. else if(hilo\_we\_rf[0] && ~hilo\_we[0] && hilo\_en\_rf && ~hilo\_en && hilo\_relate)
41. temp[0] <= hilo\_we\_rf==2'b11 ? lo\_rdata:wdata;
42. else if (~hilo\_we[0] && ~hilo\_en && hilo\_relate)
43. temp[0] <= hilo\_reg[0];
44. else if (~hilo\_we[1] && ~hilo\_en && hilo\_relate)
45. temp[0] <= hilo\_reg[1];
46. else
47. temp[0] <= 32'b0;
48. end
49. assign rdata1 = temp[0];
50. *// read out2*
51. *//assign rdata2 = (raddr2 == 5'b0) ? 32'b0 : reg\_array[raddr2];*
52. always @ (\*) begin
53. if((ex\_we ==1'b1) && (raddr2 ==ex\_waddr))
54. temp[1] <= ex\_wdata;
55. else if((mem\_we == 1'b1) && (raddr2 ==mem\_waddr))
56. temp[1] <= mem\_wdata;
57. else if((we ==1'b1) && (raddr2 == waddr))
58. temp[1] <= wdata;
59. else if (raddr2 !=5'b0)
60. temp[1] <=reg\_array[raddr2];
61. else
62. temp[1] <=32'b0;
63. end
64. assign rdata2 = temp[1];

### 操作数和操作类型的选择

在我们的设计中，ID段在这一步不会直接选出操作数的具体数据并传给EX段，而是得出选择信号，在EX段中再根据选择信号取操作数以及进行预处理。

这里我们设置了sel\_alu\_src1[2:0]和sel\_alu\_src[3:0]两个信号分别控制两个操作数的来源。

// rs(base) to reg1

assign sel\_alu\_src1[0] = inst\_ori | inst\_addiu | inst\_subu | inst\_addu | inst\_or | inst\_sw | inst\_lw | inst\_xor | inst\_sltu | inst\_slt

| inst\_slti | inst\_sltiu | inst\_bne | inst\_beq | inst\_add | inst\_addi | inst\_sub | inst\_and | inst\_andi | inst\_nor

| inst\_xori | inst\_sllv | inst\_srav | inst\_srlv | inst\_jalr | inst\_div | inst\_divu | inst\_mult | inst\_multu

| inst\_mfhi | inst\_mflo | inst\_mthi | inst\_mtlo | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu | inst\_sb | inst\_sh

| inst\_lsa;

// pc to reg1

assign sel\_alu\_src1[1] = 1'b0;

// sa\_zero\_extend to reg1

assign sel\_alu\_src1[2] = inst\_sll | inst\_sra | inst\_srl ;

// rt to reg2

assign sel\_alu\_src2[0] = inst\_subu | inst\_addu | inst\_sll | inst\_or | inst\_xor | inst\_sltu | inst\_slt | inst\_bne | inst\_beq

| inst\_add | inst\_sub | inst\_and | inst\_nor | inst\_sllv | inst\_sra | inst\_srav | inst\_srl | inst\_srlv

| inst\_div | inst\_divu | inst\_mult | inst\_multu | inst\_lsa;

// imm\_sign\_extend to reg2

assign sel\_alu\_src2[1] = inst\_lui | inst\_addiu | inst\_sw | inst\_lw | inst\_slti | inst\_sltiu | inst\_addi | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu | inst\_sb | inst\_sh;

// 32'b8 to reg2

assign sel\_alu\_src2[2] = 1'b0;

// imm\_zero\_extend to reg2

assign sel\_alu\_src2[3] = inst\_ori | inst\_andi | inst\_xori;

同样的，ALU对应的十二种操作也会在ID段被对应的指令激发，在EX段调用ALU模块时才会激发某一种操作单元。

assign op\_add = inst\_addiu | inst\_sw | inst\_jal | inst\_addu | inst\_sw | inst\_lw | inst\_add | inst\_addi | inst\_bltzal | inst\_bgezal | inst\_jalr

| inst\_mfhi | inst\_mflo | inst\_mthi | inst\_mtlo | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu | inst\_sb | inst\_sh | inst\_lsa;

assign op\_sub = inst\_subu | inst\_sub;

assign op\_slt = inst\_slt | inst\_slti;

assign op\_sltu = inst\_sltu | inst\_sltiu;

assign op\_and = inst\_and | inst\_andi;

assign op\_nor = inst\_nor;

assign op\_or = inst\_ori | inst\_or;

assign op\_xor = inst\_xor | inst\_xori;

assign op\_sll = inst\_sll | inst\_sllv;

assign op\_srl = inst\_srl | inst\_srlv;

assign op\_sra = inst\_sra | inst\_srav;

assign op\_lui = inst\_lui;

assign alu\_op = {op\_add, op\_sub, op\_slt, op\_sltu,

op\_and, op\_nor, op\_or,

op\_xor,

op\_sll, op\_srl, op\_sra, op\_lui};

//mul\_div inst

wire [3:0] mul\_div\_inst\_onehot;

assign mul\_div\_inst\_onehot = inst\_div ? 4'b1000 :

inst\_divu ? 4'b0100 :

inst\_mult ? 4'b0010 :

inst\_multu ? 4'b0001 :

inst\_mfhi ? 4'b1001 :

inst\_mflo ? 4'b0110 :

inst\_mthi ? 4'b1010 :

inst\_mtlo ? 4'b0101 : 4'b0000;

// hilo store enable

assign hilo\_we = inst\_div | inst\_divu | inst\_mult | inst\_multu ? 2'b11 :

inst\_mthi ? 2'b10 :

inst\_mtlo ? 2'b01 :

inst\_mfhi ? 2'b01 :

inst\_mflo ? 2'b10 : 2'b00;

assign hilo\_en = inst\_div | inst\_divu | inst\_mult | inst\_multu | inst\_mthi | inst\_mtlo ;//1 write enable

assign hilo\_relate=inst\_mfhi | inst\_mflo;

assign mul\_div\_to\_ex={ mul\_div\_inst\_onehot, hilo\_we, hilo\_en};

### 指令回写控制

与之前的操作数选择类似，指令写回时的目标寄存器也需要进行选择，有些指令的目标写回地址由指令的rt段表示，有的由rd段表示，有的还需要写回特定的寄存器。因此，我们需要在每条指令的ID段进行解码后就设置好它的写回控制信号，包括使能信号和目标地址。

// regfile store enable

assign rf\_we = inst\_ori | inst\_lui | inst\_addiu | inst\_subu | inst\_jal | inst\_addu | inst\_sll | inst\_or | inst\_lw | inst\_xor

| inst\_sltu | inst\_slt | inst\_slti | inst\_sltiu | inst\_add | inst\_addi | inst\_sub | inst\_and | inst\_andi

| inst\_nor | inst\_xori | inst\_sllv | inst\_sra | inst\_srav | inst\_srl | inst\_srlv | inst\_bltzal | inst\_bgezal

| inst\_jalr | inst\_mfhi | inst\_mflo | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu | inst\_lsa;

// store in [rd]

assign sel\_rf\_dst[0] = inst\_subu | inst\_addu | inst\_sll | inst\_or | inst\_xor | inst\_sltu | inst\_slt | inst\_add | inst\_sub | inst\_and

| inst\_nor | inst\_sllv | inst\_sra | inst\_srav | inst\_srl | inst\_srlv | inst\_jalr | inst\_mfhi | inst\_mflo | inst\_lsa;

// store in [rt]

assign sel\_rf\_dst[1] = inst\_ori | inst\_lui | inst\_addiu | inst\_lw | inst\_slti | inst\_sltiu | inst\_addi | inst\_andi | inst\_xori | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu;

// store in [31]

assign sel\_rf\_dst[2] = inst\_jal | inst\_bltzal | inst\_bgezal;

// sel for regfile address

assign rf\_waddr = {5{sel\_rf\_dst[0]}} & rd

| {5{sel\_rf\_dst[1]}} & rt

| {5{sel\_rf\_dst[2]}} & 32'd31;

### 分支跳转和暂停请求

对于分支跳转请求，主要的控制信号有使能信号和目标地址。

使能信号和之前的回写寄存器操作一样，由对应的指令直接激发即可，有些条件跳转请求则需要在此之前做出判断来判断br\_enable是否可以被激活。而跳转的目标地址则一般是由当前指令的某一段进行扩展并与pc运算所得，例如inst\_bne对应的目的地址为(pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0})。此外，有的指令还要求将当前pc保留到31号寄存器中，因此要同时激发当前指令的回写相关信号。

在涉及到访存相关指令时，有一些数据相关问题是采用forwarding技术也无法解决的，这时就需要我们在流水线中插入气泡（发出暂停请求）来等待访存阶段的数据成功取回。具体地，当当前EX段指令的访存使能信号被激活且该指令的回写目标寄存器为当前ID段指令需要访问的操作数所在的寄存器，则激活暂停请求信号。CTRL模块受到ID段的暂停请求后会将前三段流水线暂停一个周期，它们仍然按照各自内部的段间寄存器所存储的信息运行，而后两段流水线会将当前的工作继续做完。这样，一个周期过后，mem段会从内存受到程序所期望的数据，并通过forwarding传给ID段，再利用数据相关通路实现正确运行。

assign rs\_eq\_rt = (rdata1 == rdata2);

assign rs\_ge\_z = (rdata1[31]==0);

assign rs\_gt\_z = (rdata1>32'h0 & rdata1[31]!=1);

assign rs\_le\_z = (rdata1==32'h0 | rdata1[31]==1);

assign rs\_lt\_z = (rdata1[31]==1);

assign br\_e = (inst\_beq & rs\_eq\_rt) | (inst\_bne & ~rs\_eq\_rt) | inst\_jr | inst\_jal | inst\_j | inst\_jalr

| (inst\_bgez & rs\_ge\_z) | (inst\_bgtz & rs\_gt\_z) | (inst\_blez & rs\_le\_z) | (inst\_bltz & rs\_lt\_z)

| (inst\_bltzal & rs\_lt\_z)| (inst\_bgezal & rs\_ge\_z);

assign br\_addr = inst\_beq ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_bne ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_jal ? ({pc\_plus\_4[31:28],inst[25:0],2'b0}) :

inst\_j ? ({pc\_plus\_4[31:28],inst[25:0],2'b0}) :

inst\_jr ? rdata1 :

inst\_bgez ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_bgtz ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_blez ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_bltz ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_bltzal ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_bgezal ? (pc\_plus\_4 + {{14{inst[15]}},inst[15:0],2'b0}) :

inst\_jalr ? rdata1 : 32'b0;

assign br\_bus = {

br\_e,

br\_addr

};

## EX段

此段主要负责对操作数进行运算处理，内部集成了ALU运算模块、乘法器、除法器以及对数据寄存器（data\_ram）进行访问控制的一些组合逻辑电路。

对于使用ALU模块的操作，首先会进行操作数的选取和预处理（扩展至相同位数），随后传入ALU模块进行运算，最后的运算结果随着ex\_to\_mem总线继续流水运行。

### 乘法器模块

我们自己设计了一个32周期的补码移位相加乘法器，电路原理图附在下页。模块输入信号包括两个进行运算的数，有无符号乘法信号等。输出包括完成信号done和最终的64位结果。

对于有符号乘法，我们的思路是将有符号乘法先转换为无符号乘法，无符号乘法计算完后再对符号进行转换判断。首先将负数都转换为正数

if(mul\_signed==1'b1&&ain[31]==1'b1) begin

   multiplier<=~ain+1;

end

完成计算后，最后判断两个操作数的符号(最高位)决定结果的符号。

result<=((ain[31]^bin[31])&mul\_signed)?(~result\_r+1):result\_r;

无符号乘法器采用时序逻辑控制，每个时钟周期进行加法和移位操作。核心包括一个计数器，一个加法器和两个移位器。

计数器i=0时，进行数据符号的变换和载入。接着，每一个时钟周期，在时序控制逻辑内进行两个操作数与结果的更新，并在时序逻辑外进行数据移位和相加的并行操作。

assign multiplicand\_next={multiplicand[63:0],1'b0}; //被乘数左移一位

assign multiplier\_next={1'b0,multiplier[31:1]}; //乘数右移一位

assign result\_r\_next = multiplier[0]? (multiplicand+result\_r):result\_r;//乘法结果的更新。

由于第0个周期进行数据的加载，对于有符号乘法，i=32时可以完成计算，而对于无符号乘法，i=33时可以完成计算。

else if(i==6'd33) //统一在i=33时完成计算;


begin

      result<=((ain[31]^bin[31])&mul\_signed)?(~result\_r+1):result\_r;

      done<=1'b1; end

注意乘法计算中流水线需要stall，stall信号通过乘法done信号控制:

assign stallreq\_for\_mul=~mul\_done&&(inst\_mult|inst\_multu);



CPU设计原理图 3

### 访存控制

本实验与访存相关的指令一共有八条，由于ID段在解码时已经获得了要执行的指令名，所以后续不希望再对inst进行解码，而是在ID段利用4bit线宽的data\_ram\_wen对这八条指令进行编码，当EX段和MEM段需要获取当前是哪种存储指令时就直接按照wen码比对即可。

编码规则如下：[store 1/load 0 , signed 1/unsigned 0 , 2 bit? 1:0, 4 bit? 1:0]

MIIPS指令集中关于store的操作指令一共有三条，对应操作如下：

|  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- |
| 指令 | 对应wen编码 | 写入的位置 | | | | | | |
| SB | 1100 | 目标地址后两位 | 00 | | 01 | 10 | | 11 |
| 字节位置 | 1 | | 2 | 3 | | 4 |
| wen控制信号 | 0001 | | 0010 | 0100 | | 1000 |
| SH | 1110 | 目标地址后两位 | | 00 | | | 10 | |
| 写入字节位置 | | 1、2 | | | 3、4 | |
| wen控制信号 | | 0011 | | | 1100 | |
| SW | 1101 | 所有字节都写入 | | | | | | |

ID段：

// load and store enable

assign data\_ram\_en = inst\_sw | inst\_lw | inst\_lb | inst\_lbu | inst\_lh | inst\_lhu | inst\_sb | inst\_sh;

// write enable [s/l,signed/unsigned,2 bit?,4 bit?]

assign data\_ram\_wen = inst\_lb ? 4'b0100 :

inst\_lbu ? 4'b0000 :

inst\_lh ? 4'b0110 :

inst\_lhu ? 4'b0010 :

inst\_lw ? 4'b0101 :

inst\_sb ? 4'b1100 :

inst\_sh ? 4'b1110 :

inst\_sw ? 4'b1101 : 4'b0;

EX段：

wire inst\_sb, inst\_sh, inst\_sw;

assign inst\_sb = data\_ram\_wen == 4'b1100 ? 1:0;

assign inst\_sh = data\_ram\_wen == 4'b1110 ? 1:0;

assign inst\_sw = data\_ram\_wen == 4'b1101 ? 1:0;

assign data\_sram\_en=data\_ram\_en;

assign data\_sram\_wen= inst\_sw ? 4'b1111:

inst\_sh && ex\_result[1:0]==2'b00 ? 4'b0011:

inst\_sh && ex\_result[1:0]==2'b10 ? 4'b1100:

inst\_sb && ex\_result[1:0]==2'b00 ? 4'b0001:

inst\_sb && ex\_result[1:0]==2'b01 ? 4'b0010:

inst\_sb && ex\_result[1:0]==2'b10 ? 4'b0100:

inst\_sb && ex\_result[1:0]==2'b11 ? 4'b1000: 4'b0;

assign data\_sram\_addr=alu\_result;

assign data\_sram\_wdata = inst\_sh && ex\_result[1:0]==2'b10 ? {rf\_rdata2[15:0],16'b0}:

inst\_sb && ex\_result[1:0]==2'b01 ? {16'b0,rf\_rdata2[7:0],8'b0}:

inst\_sb && ex\_result[1:0]==2'b10 ? {8'b0,rf\_rdata2[7:0],16'b0}:

inst\_sb && ex\_result[1:0]==2'b11 ? {rf\_rdata2[7:0],24'b0}: rf\_rdata2;

MEM段：

//load from ram

wire inst\_lb, inst\_lbu, inst\_lh, inst\_lhu, inst\_lw;

assign inst\_lb = data\_ram\_wen == 4'b0100 ? 1:0;

assign inst\_lbu = data\_ram\_wen == 4'b0000 ? 1:0;

assign inst\_lh = data\_ram\_wen == 4'b0110 ? 1:0;

assign inst\_lhu = data\_ram\_wen == 4'b0010 ? 1:0;

assign inst\_lw = data\_ram\_wen == 4'b0101 ? 1:0;

wire [31:0] byte\_ram\_data;

wire [31:0] half\_ram\_data;

assign byte\_ram\_data = inst\_lb && ex\_result[1:0]==2'b00 ? {{24{data\_sram\_rdata[7]}},data\_sram\_rdata[7:0]}:

inst\_lb && ex\_result[1:0]==2'b01 ? {{24{data\_sram\_rdata[15]}},data\_sram\_rdata[15:8]}:

inst\_lb && ex\_result[1:0]==2'b10 ? {{24{data\_sram\_rdata[23]}},data\_sram\_rdata[23:16]}:

inst\_lb && ex\_result[1:0]==2'b11 ? {{24{data\_sram\_rdata[31]}},data\_sram\_rdata[31:24]}:

inst\_lbu && ex\_result[1:0]==2'b00 ? {24'b0,data\_sram\_rdata[7:0]}:

inst\_lbu && ex\_result[1:0]==2'b01 ? {24'b0,data\_sram\_rdata[15:8]}:

inst\_lbu && ex\_result[1:0]==2'b10 ? {24'b0,data\_sram\_rdata[23:16]}:

inst\_lbu && ex\_result[1:0]==2'b11 ? {24'b0,data\_sram\_rdata[31:24]}: 32'b0;

assign half\_ram\_data = inst\_lh && ex\_result[1:0]==2'b00 ? {{16{data\_sram\_rdata[15]}},data\_sram\_rdata[15:0]}:

inst\_lh && ex\_result[1:0]==2'b10 ? {{16{data\_sram\_rdata[31]}},data\_sram\_rdata[31:16]}:

inst\_lhu && ex\_result[1:0]==2'b00 ? {16'b0,data\_sram\_rdata[15:0]}:

inst\_lhu && ex\_result[1:0]==2'b10 ? {16'b0,data\_sram\_rdata[31:16]}: 32'b0;

assign rf\_wdata = sel\_rf\_res ? mem\_result :

data\_ram\_en && inst\_lw ? data\_sram\_rdata :

data\_ram\_en && (inst\_lb | inst\_lbu) ? byte\_ram\_data:

data\_ram\_en && (inst\_lh | inst\_lhu) ? half\_ram\_data: ex\_result;

## MEM段

此段主要负责接收和处理访存得到的数据，并将其传给WB段。

MIIPS指令集中关于load的操作指令一共有五条，对应操作如下：

|  |  |  |  |
| --- | --- | --- | --- |
| 指令 | 对应wen编码 | 读取的数据 | 读取的位置 |
| LB | 0100 | 单字节有符号扩展 | 目标地址后两位00、01、10、11  分别对应从低位开始第1、2、3、4字节 |
| LBU | 0000 | 单字节无符号扩展 |
| LH | 0110 | 半字有符号扩展 | 目标地址后两位00、10  分别对应低位两个字节和高位两个字节 |
| LHU | 0010 | 半字无符号扩展 |
| LW | 0101 | 字 | 所有字节都取走 |

按照上述规则以及MEM段接收到的wen编码，我们即可在MEM段从读入的数据中选出需要的部分，按照指令要求的形式写回寄存器。

以LB指令的一种情况为例进行说明：

（1）assign inst\_lb = data\_ram\_wen == 4'b0100 ? 1:0;


（2）assign byte\_ram\_data = inst\_lb && ex\_result[1:0]==2'b00 ?

{{24{data\_sram\_rdata[7]}},data\_sram\_rdata[7:0]}: 32'b0;

（3）assign rf\_wdata = data\_ram\_en && (inst\_lb | inst\_lbu) ? byte\_ram\_data : ex\_result;

## WB段

此段主要负责对一条指令的操作进行收尾整合，把需要写回寄存器的数据回传给位于ID段的寄存器模块中。此外，WB段在回写之前还为程序debug留出了接口。



cpu设计原理图 4

1. reg [`MEM\_TO\_WB\_WD-1:0] mem\_to\_wb\_bus\_r;
2. reg [66:0] mul\_div\_to\_wb\_r;
3. always @ (posedge clk) begin
4. if (rst) begin
5. mem\_to\_wb\_bus\_r <= `MEM\_TO\_WB\_WD'b0;
6. mul\_div\_to\_wb\_r <= 66'b0;
7. end
8. // else if (flush) begin
9. //     mem\_to\_wb\_bus\_r <= `MEM\_TO\_WB\_WD'b0;
10. // end
11. else if (stall[4]==`Stop && stall[5]==`NoStop) begin
12. mem\_to\_wb\_bus\_r <= `MEM\_TO\_WB\_WD'b0;
13. mul\_div\_to\_wb\_r <= 66'b0;
14. end
15. else if (stall[4]==`NoStop) begin
16. mem\_to\_wb\_bus\_r <= mem\_to\_wb\_bus;
17. mul\_div\_to\_wb\_r <= mul\_div\_to\_wb;
18. end
19. end
20. wire [31:0] wb\_pc;
21. wire rf\_we;
22. wire [4:0] rf\_waddr;
23. wire [31:0] rf\_wdata;
24. assign {
25. wb\_pc,
26. rf\_we,
27. rf\_waddr,
28. rf\_wdata
29. } = mem\_to\_wb\_bus\_r;
30. // assign wb\_to\_rf\_bus = mem\_to\_wb\_bus\_r[`WB\_TO\_RF\_WD-1:0];
31. assign wb\_to\_rf\_bus = {
32. rf\_we,
33. rf\_waddr,
34. rf\_wdata
35. };
37. wire [31:0] hi\_rdata;
38. wire [31:0] lo\_rdata;
39. wire hi\_we;
40. wire lo\_we;
41. wire hilo\_en;
42. assign {
43. hilo\_en,
44. hi\_rdata,
45. lo\_rdata,
46. hi\_we,
47. lo\_we
48. } = mul\_div\_to\_wb\_r;
49. assign mul\_div\_to\_rf = {
50. hi\_rdata,
51. lo\_rdata,
52. hi\_we,
53. lo\_we,
54. hilo\_en
55. }
56. assign debug\_wb\_pc = wb\_pc;
57. assign debug\_wb\_rf\_wen = {4{rf\_we}};
58. assign debug\_wb\_rf\_wnum = rf\_waddr;
59. assign debug\_wb\_rf\_wdata = rf\_wdata;

# 总结与改进

孙平炜：这次自己动手做CPU的系统实验使我对课上所学的理论知识有了更加深入地理解和认识。通过自己的亲身实践操作，我对CPU各个流水段之间的工作模式以及控制方式掌握的也更加全面，做到了理论与实践相结合的学习效果。但是我们毕竟还是第一次进行尝试，对硬件和编程语言的掌握还不够全面，设计出的CPU体系也还有进一步改进的空间。

孙翰文：这次cpu lab对我来说是一次新的尝试，接触了面向硬件的编程语言，编程思想，掌握了面向波形图的调试方法。同时，亲自设计和编写cpu让我对课上学习的知识有了新的理解，尤其是数据在流水线间各个模块的流动和运算方式。

刘寒：这次的实验对我来说是一次很好的锻炼机会，通过亲手编写硬件相关的控制程序，第一次接触到硬件语言verilog和环境ivivado，这次计算机系统实验课使得我对cpu的架构和五级流水线有了更深刻的认识，同时是对所学课上内容的很好补充，并且进一步熟悉了mips指令，受益良多。

# 参考资料

1. 自己动手做cpu\_雷思磊
2. [Verilog 教程 | 菜鸟分类 | 菜鸟教程 (runoob.com)](https://www.runoob.com/w3cnote_genre/verilog)
3. https://github.com/fluctlight001/SampleCPU.git