NE-Core设计报告

东北大学1队

吴浩宇、孙平炜、陈宇童、刘向峰

2022年8月

**目录**

[一、 设计简介 2](#_Toc111387882)

[(一) CPU结构 2](#_Toc111387883)

[(二) CP0寄存器与异常处理 2](#_Toc111387884)

[(三) 分支跳转 2](#_Toc111387885)

[(四) TLB 2](#_Toc111387886)

[(五) Cache 2](#_Toc111387887)

[(六) AXI 3](#_Toc111387888)

[二、 设计方案 4](#_Toc111387889)

[(一) 总体设计思路 4](#_Toc111387890)

[(二) 流水线设计 6](#_Toc111387891)

[1. IF段 6](#_Toc111387892)

[2. ID段 6](#_Toc111387893)

[3. EX段 7](#_Toc111387894)

[4. DT段 8](#_Toc111387895)

[5. MEM段 8](#_Toc111387896)

[6. WB段 8](#_Toc111387897)

[(三) TLB设计 9](#_Toc111387898)

[(四) Cache设计 9](#_Toc111387899)

[(五) AXI设计 10](#_Toc111387900)

[三、 设计结果 11](#_Toc111387901)

[(一) 设计交付物说明 11](#_Toc111387902)

[(二) 设计演示结果 12](#_Toc111387903)

[四、 参考设计说明 15](#_Toc111387904)

[五、 参考文献 15](#_Toc111387905)

# 设计简介

本项目实现了一个基于MIPS32指令集设计的CPU，支持MIPS32指令集的部分指令。CPU流水线采用顺序双发射六级流水结构，同时还实现了两路组相连的ICache和Dcache以及TLB，并且经过封装后通过AXI接口和外设通信。

## CPU结构

我们在传统五级流水结构的CPU基础上对其进行修改，添加指令缓冲队列等部件以实现顺序双发射的六级流水线结构。在我们目前的测试中频率可以达到70M，为了实现更全面的功能我们还为其添加了cache、TLB等部件。

## CP0寄存器与异常处理

现阶段的CPU支持功能测试所需的全部例外情况和相应的寄存器，为了能够在项目种运行操作系统，我们还额外实现了cahce和TLB相关的例外处理机制。在流水线上，我们采用了精确异常的处理方式，异常检测分布在流水线的各个阶段，但是得到的异常信息都会随着指令流传递到MEM段，并在CP0模块进行统一处理。

## 分支跳转

由于我们采用的是双发结构，由ID段发出跳转请求，因此当流水线运行起来时一旦产生跳转则势必会造成两周期的损失。我们在指令缓冲队列中添加了判断逻辑，针对相邻空间的跳转请求进行优化，减少跳转指令造成的损失。

## TLB

为了在项目中运行操作系统，我们添加了TLB模块并实现了相关的异常处理。为了不被很少出现的TLB指令拖慢核心频率，我们为TLB配备了转发模块，以减少TLB指令和访存地址映射造成的关键路径过长的问题。

## Cache

cache采用两路组相联设计，写回，写分配策略。使用LRU算法调度。单路cache大小为4KB，故两路cache总容量8KB，指令cache和数据cache总体共16KB。

## AXI

我们在实现cache的同时也将CPU进行封装，通过AXI接口能够解决指令cache、数据cache和uncached类型访存的冲突问题，并能够实现读写并行。在读取新数据的同时，可以将旧数据写回，减少了大量花在访存上的时间。

# 设计方案

## 总体设计思路

我们的项目中实现了官方要求的57条指令、4条TLB指令、4条非对其访存指令以及MUL指令并且实现了相应的异常处理和相关CP0寄存器。

我们以传统的五级流水线结构为基础，在其上添加了指令缓冲队列、双发判断模块来实现流水线的双发射需求。为了充分利用指令缓冲队列的结构，我们还将其视作一个简易的分支跳转预测器，当产生跳转请求时可以在其中查找是否有目标pc以及相应的指令内容。

在指令执行阶段我们针对性地配备了两个不同功能的计算单元以满足两条流水线的不同需求，同时还能够减少线路的复杂度。

对于流水线的访存需求，为了克服添加TLB模块以后访存关键路径过长的问题，我们在原有五级流水结构的基础上添加了一级DT流水段，这样可以有效地切断关键路径。

在MEM段我们一方面对访存发回的数据进行解耦分配，另一方面通过其内部设置的CP0模块对流水线上产生的例外情况进行精确异常处理。此外，考虑到TLB指令的低频性，我们将CP0和TLB的交互都设置在此段。

当指令执行到达WB段时，在ID段被调换位置的跳转指令和延迟槽指令会恢复原有执行顺序，在此阶段将结果写回通用寄存器堆和HILO寄存器组。

在核外部分，我们为CPU配置了对应的指令cache和数据cache以减少访存开销，同时对CPU进行了封装，对外采用AXI接口方便系统调试和功能适配。




图1双发射六级流水线结构

## 流水线设计

我们的双发射六级流水线各部分的功能和设计方案如下：

1. IF段

向指令cache发出读请求信号，默认访问地址为当前pc+8，如果发生跳转或者需要进行异常处理则到相应的位置取址。当流水线全段暂停时也会暂停向icache发出取址请求。

需要注意的是，由于我们是双发射流水线，因此在取址阶段要做到8字节对齐，这样一来可能会不符合一些跳转和CP0指令的要求（pc[2]为1）.这种情况我们在IF段同一按照8字节对齐方案发送取址请求，至于取回的指令是否都有效则会在指令缓冲队列入口判断。

1. ID段

此段的主要功能是对指令进行译码和发射，依靠以下模块实现其功能：

* FIFO缓冲队列：

两条指令能够双发射是有条件约束的，为了保存起暂时无法发射的指令，我们在ID段设置了指令缓冲队列。由此队列负责接收icache发来的指令，并提供给后端的译码器进行译码和发射。队列的容量为32\*4Byte，当队满时会向流水线的控制模块发出请求，暂停IF段的取址工作，直到队列腾出空间。

前文提到，IF段发出的取址pc都是8字节对齐的，对于有些跳转和异常处理的情况，我们要在指令收容进FIFO前做具体的甄别。在我们的流水线中，一旦出现pc由于跳转或异常而不符合默认的八字节递增的情况时，目标pc会被送到id段并且让FIFO入口的对照机制触发，只有从icache取到的指令的pc和当前的目标pc一致时，该指令及其后续的指令才能被FIFO正常接收。

* 译码器

在此模块中会读取FIFO队头的两条指令进行译码解析，进而确定指令类型、源寄存器地址、目标寄存器地址、是否跳转、跳转目标地址。从而完成运算控制信号生成、取操作数、跳转控制等功能。

* 发射控制和跳转指令处理

此模块包含了双发的控制逻辑和跳转指令的发射控制逻辑。对于双发情况的选择，为了平衡设计复杂度和双发效率，我们的发射逻辑如下：

1. 跳转指令始终和延迟槽绑定，双发的同时跳转指令和延迟槽交换位置
2. 两条指令存在数据相关则单发
3. 乘除法，CP0相关指令要单发
4. 两条访存指令同时出现则单发

上述没有涉及到的情况默认都进行双发射。

同时，我们选择在ID段进行跳转指令的发射以减少周期损失。具体而言，在此阶段会根据跳转指令要求进行判断，如果需要进行跳转则会更新FIFO入口的目标pc、触发对照机制并向IF段发送跳转请求。同时我们也会对FIFO里写入过的指令进行匹配，如果在其中发现了跳转的目标pc则可以将其有效位恢复并在下一阶段进行译码和发射。这样一来可以一定程度上减少分支跳转的周期损失，尤其是对于近邻域的跳转操作而言。

1. EX段

为了配合ID段的双发逻辑，我们在指令执行阶段也做出了有针对性的调整。从前文提及的发射逻辑中不难看出，第二条流水线上的计算单元功能需求是要比第一条流水线少的，乘除法任务只会出现在第一条流水线上。因此，我们对计算单元进行了差异化设置，在满足需求的同时降低结构复杂度，从而能够适配更高的频率。

总体来说我们的运算单元包含由add、sub、slt、sltu、and、nor、or、xor、sll、srl、sra、lui等12种基础运算部件组成的ALU-base，2周期booth-wallace tree乘法器，32周期试商法除法器。

表1 计算单元功能

|  |  |
| --- | --- |
| 名称 | 能够执行的指令或功能 |
| Ex\_p | ALU-base、访存、乘除法、CP0相关指令 |
| Ex\_e | ALU-base、访存 |

1. DT段

为了减少关键路径长度提高频率，我们选择在流水线中为数据访存请求多设置一级流水段，这样可以有效地将访存地址计算和TLB以及cache的查找逻辑阻断开来，有助于我们提升CPU频率。为了实现网口相关功能，我们还添加了指令集手册中的非对齐访存指令。

1. MEM段

在此阶段，流水线会对dcache中取回的数据按照指令要求进行分配，同时对CP0寄存器进行访问并处理流水线上的异常情况。对于流水线上可能发生的异常情况，我们设计了专门的线路用来记录并且在MEM段统一进行精确异常处理。

表2 实现的例外情况

|  |  |  |
| --- | --- | --- |
| 例外标识符 | ExcCode | 检测位置 |
| Int | 0x00 | MEM段CP0模块 |
| Mod | 0x01 | MEM段CP0模块 |
| TLBL | 0x02 | MEM段CP0模块 |
| TLBS | 0x03 | MEM段CP0模块 |
| Adel | 0x04 | ID段译码器、EX段运算单元 |
| Ades | 0x05 | EX段运算单元 |
| Sys | 0x08 | ID段译码器 |
| Bp | 0x09 | ID段译码器 |
| RI | 0x0a | ID段译码器 |
| Ov | 0x0c | EX段运算单元 |

在流水线上对异常记录线路进行更新时要注意其优先级，一条指令有可能在多个位置触发不同的例外，因此越靠后的检测点在更新时越要考虑之前的异常信息能否被覆盖。

1. WB段

指令执行完毕后会在此阶段进行写回寄存器的操作，包括通用寄存器堆和HILO寄存器。在ID段被翻转过的两条指令在此阶段也会归位并按照原顺序写回。

## TLB设计

为了能在我们的项目上运行操作系统，我们添加了16路的TLB模块，并且实现了相关的指令和例外处理。

对于流水线的正常取址和访存请求，流水线给出的虚地址会在TLB模块里经过查找和映射得到实地址并和cache或AXI进行进一步的交互。而对于TLB指令，我们选择让其统一在CP0模块与TLB进行交互。也就是说读写请求都会在MEM段完成，为了能够优化时序，我们为TLB和CP0的交互配备了转发模块，因此在TLB指令执行时流水线会全段阻塞3个周期来让CP0和TLB完成交互任务。

对于TLB相关的例外情况，其也会在转发模块中经过一周期后再发给流水线，这样由于IF段和DT段访存地址引发的例外情况也可以分别发给ID段和MEM段，这一方案与我们的例外处理逻辑也是十分贴合的。

## Cache设计

我们的数据cache和指令cache都采用两路组相联设计，写回，写分配策略。使用LRU算法调度。单路cache大小为4KB，故两路cache总容量8KB，指令cache和数据cache总体共16KB。

此外由于是双发机制，因此我们对指令cache和数据cache针做了差异化设计。其中指令cache单路设置了64个cacheline，每cacheline内有两个line存储单元，每个单元可存储8条指令。故指令cache单路容量为64\*2\*8\*4Byte，即4KB大小。line存储单元根据高低地址进行区分，高地址存储单元存储pc[2]为高电平的指令，低地址存储单元存储pc[2]为低电平的指令，在取址过程中二者共用同一个偏移量（offset），可在一次访问过程中读出八字节对齐的两条指令。数据cache共有128个cacheline，每cacheline使用一个line存储单元。故数据cache单路容量为128\*8\*4Byte，即4KB大小。

当访问命中时，可使cpu核心流水地完成读或写请求，无需阻塞主流水线。当检测到缺页时会立即阻塞流水线，使主流水线保持当前请求，并向AXI接口发出读请求。此时，如果预计要写回的cacheline中存在脏数据，则cache会在发送读请求的同时发送写请求，将cacheline中的脏数据写回。当cache模块接到AXI接口发回的新数据并写入后，主流水线的请求会转为命中状态。

另外，我们还实现了uncache模块用来访问不可缓存的数据，当主流水线发来访存请求时，默认为访存缺失，阻塞主流水线，并将请求转发给AXI接口进行访存。

为减少对主流水线的阻塞，在该模块中实现了一个简易的写缓冲。其作用是在出现写请求时，将该请求保存下来慢慢执行，不阻塞流水线，与主流水线同时进行。如果下一个请求到来时，该写请求尚未完成，则需阻塞流水线直到该请求完成后再判断新请求的类型来执行。该操作将一部分写请求所花费的时间隐藏到了其他指令执行的时候。有效地缩短了程序运行时间。

## AXI设计

在设计过程中，我们将CPU封装为AXI接口，用于与系统环境和外设的交互。

其中，数据cache的请求和uncached类型的访存请求是互斥关系，不会同时出现。uncached类型的读请求和写请求也是互斥关系，不会同时出现。如果同时出现指令读和数据读，则先完成指令读，然后完成数据读。写行为同时只会出现一种，且可以在读行为的过程中同时进行。写操作或者读操作完成后，需等待另一种行为完成才能再次回到检测状态，以保证二者的一致性。

表3 访存请求处理顺序

|  |  |
| --- | --- |
| 优先级 | 类型 |
| 1 | 指令cache读请求 |
| 2 | 数据cache读请求和写请求 |
| 3 | uncached类型访存的读请求/写请求 |

# 设计结果

## 设计交付物说明

目前，我们的NE-Core主频为70M，内置TLB模块和两组cache模块，整体封装为AXI接口。在我们本地进行的测试中，NE-Core可以上板通过四项测试。

根据比赛提交包的规范在发送到邮箱的压缩包内按以下方式对作品进行组织：

|  |
| --- |
| NEU\_1\_wuhaoyu.zip  |---README.pdf  |---score.xls  |---design.pdf  |---sran\_src(我们的设计最终封装为AXI接口 因此没有提交SRAM代码)  |---src  |---mycpu  |---perf\_clk\_pll.xci(cpu\_clk设定为70M)  |---bit  |---func\_test  |---axi\_mem\_game\_test/mem.bit  |---soc\_axi\_func/axi\_func.bit  |---perf\_test/perf.bit  |---system\_test/sys.bit |

## 设计演示结果




图2 功能测试上板






图3 记忆游戏上板



我们的系统测试在vivado进行implementation时遇到了如下问题：



查阅资料后并未在代码方面找到有效方法。因此我们根据Xlinx社区的建议将implementation的Opt Design进行了如下调整：将drective项设置为NoBramPowerOpt。



在我们的本地测试中，系统测试可以全部通过，但是有部分测试程序需要多尝试几次，如果在官方进行验证时遇到此问题还麻烦评委老师花时间进行一下复现。



# 参考设计说明

我们项目中的cpu流水线参考了《自己动手做cpu》[1]的传统五级流水结构，在其基础框架上进行模块的改良和整合实现双发并优化关键路径提高频率。双发的控制逻辑上我们综合考虑了往届大赛的一些双发射作品的发射策略并结合我们的设计做了相应的改良。

在cache和axi的实现中，我们在设计初期参考了基于计分板算法的乱序多发射处理器的设计与实现[3]项目中的设计模式以及我校去年的参赛作品，并对其进行了重构与优化以适应双发需求。

# 参考文献

[1] 雷思磊. 《自己动手做cpu》.

[2] 汪文祥、邢金璋. 《 CPU 设计实战 》.

[3] 倪仁涛 基于计分板算法的乱序多发射处理器的设计与实现. 东北大学 2022年.

[4] MIPS32官方文档.