




Output-Pin				Input-Pin			
Logical Output Value	Output Signal			Input Signal	Logical Input		
	Open Drain No Pull	Open Drain + Pull Up	Push-Pull		No Pull (Floating)	Pull Down	Pull Up
0	Low	Low	Low	high	1	1	1
1	Z	High	High	floating (Z)	?	0	1
				low	0	0	0

GPIO cookbook for basic input / output configuration

- Initialization
 - Find pin numbers related to GPIOx or vice versa
 - Configure through configuration registers
 - GPIOx_MODER
 - GPIOx_OTYPER
 - GPIOx_OSPEEDR
 - GPIOx_PUPDR
- Use
 - Read / write data using data registers
 - GPIOx_IDR / GPIOx_ODR
 - or
 - GPIOx_BSRR


Clock Polarity and Clock Phase

- TX provides data on 'Toggling Edge'
- RX takes over data with 'Sampling Edge'




UART	SPI	I2C
serial ports (RS-232)	4-wire bus	2-wire bus
TX, RX opt. control signals	MOSI, MISO, SCLK, SS	SCL, SDA
point-to-point	point-to-multipoint	(multi-) point-to-multi-point
full-duplex	full-duplex	half-duplex
asynchronous	synchronous	synchronous
only higher layer addressing	slave selection through \overline{SS} signal	7/10-bit slave address
parity bit possible	no error detection	no error detection
chip-to-chip, PC terminal program	chip-to-chip, on-board connections	chip-to-chip, board-to-board connections

The three interfaces provide the lowest layer of communication and require higher level protocols to provide and interpret the transferred data.



Software: Handling Data Transmission and Reception


- Full duplex: Check TXE and RXNE bits



Control registers

32-bit memory-mapped control registers for each GPIO
Configure up to 16 I/Os
GPIOx_MODER RM 8.4.1, pg. 278
- I/O direction (input, output, alternate function, analog)
GPIOx_OTYPER RM 8.4.2, pg. 279
- output type (push-pull or open-drain)
GPIOx_OSPEEDR RM 8.4.3, pg. 279
- speed (the I/O speed pins are directly connected to the corresponding GPIOx_OSPEEDR register bits whatever the I/O direction)
GPIOx_PUPDR RM 8.4.4, pg. 280
- pull-up/pull-down independent of programmed I/O direction

UART Timing



Register	Inhalt	Funktion(en)
Prescaler	Divisor für Eingangssignal	Es wird nur jeder n-te Wert gezählt.
Counter	Aktueller Timerwert	Der Wert wird mit jedem n-ten Tick um eins erhöht oder erniedrigt
Reload	Wert für Timer-überlauf	Upcounter: Timer zählt bis zu diesem Wert, dann Überlauf Downcounter: Startwert für Timer
Capture/Compare	Vergleichswert	Capture: Bei einem Event wird der Wert des Counters hier gespeichert Compare: Sobald der Wert vom Counter erreicht wird, wird ein Event ausgelöst.

Synchronous Serial Data Connection


- Full duplex
 - Master (single master)
 - Generates clock (SCLK)
 - Initiates data transfer by setting \overline{SS} = 0 (Slave Select)
 - MOSI – Master Out Slave In
 - Data from master to slave
 - MISO – Master In Slave Out
 - Data from slave to master

Welche Taktabweichung in % von der Bit-Zeit (T) darf der Empfänger maximal aufweisen, damit die Zeichen noch fehlerfrei empfangen werden können, falls der Sender mit exakter Frequenz läuft?

fallende Flanke Start-Bit bis Mitte D6 = 7.5 Bits
Maximale Abweichung für die richtige Erkennung D6: 0.5 bits
Taktabweichung: $100\% \cdot 0.5 / 7.5 \approx 6\%$
Wie viele Nutzdaten-Bytes kann man pro Sekunde übertragen, wenn die UART eingestellt ist auf 9600 baud (entspricht hier 9600 bit/Sek.), 8 Datenbits, 2 Stoppbits, 1 Paritybit.

Pro Nutzdata-Byte werden 1 Startbit, 8 Datenbits, 2 Stoppbits und 1 Paritybit, d.h. total 12 Bits übertragen

Addressing Slaves



Data Transfer on I2C

- 8-bit oriented transfers
- Bit 9: Receiver acknowledges by driving SDA low
- Master defines number of 8-bit transfers (STOP)

c) Die Zeit f für den Timerüberlauf soll 200 ms betragen. Welche Werte müssen Sie in die Register PSC und ARR schreiben (Angabe hexadezimaler Werte)?
Hinweis: Es sind verschiedene richtige Lösungen möglich.



TIM3_PSC = 0x20CF // (8400 - 1) entspricht 10 kHz
TIM3_ARR = 0x07CF // (2000 - 1) entspricht 200 ms

TIM3_PSC = 0x0347 // (840 - 1) entspricht 100 kHz
TIM3_ARR = 0x4E20 // (20000 - 1) entspricht 200 ms

TIM3_PSC = 0x01A3 // (420 - 1) entspricht 200 kHz
TIM3_ARR = 0x9C3F // (40000 - 1) entspricht 200 ms

State-event applications

- Process control
 - Washing machines
 - Vending machines
 - Heating systems



button produces messages on port out

lamp reacts to events on port in

Für eine Autowaschanlage soll eine Software Steuerung entwickelt werden, welche wie folgt spezifiziert ist:

- Die Anlage soll im Ruhezustand auf das Drücken der Starttaste warten. Wurde die Starttaste gedrückt, sollen nacheinander die drei Arbeitsschritte 'Waschen', 'Spülen' und 'Trocknen' ausgeführt werden.
- Jeder der drei Arbeitsschritte soll gleich lange dauern. Für die Kontrolle der Zeitdauer steht ein Timer zur Verfügung.
- Beim Arbeitsschritt 'Waschen' soll Wasser und Shampoo eingeschaltet sein.
- Beim Arbeitsschritt 'Spülen' soll nur Wasser eingeschaltet sein.
- Beim Arbeitsschritt 'Trocknen' soll nur der Luftstrom eingeschaltet sein.
- Bei jedem Arbeitsschritt soll der Ablauf durch Drücken der Stoptaste abgebrochen werden können. Alle Aktoren sollen ausgeschaltet werden und die Steuerung soll in den Ruhezustand zurückkehren.

Folgende Ereignisse (Events) sind definiert:

start Die Starttaste wurde gedrückt.
stop Die Stoptaste wurde gedrückt.
time_out Der Timer ist abgelaufen.

Die Aktoren und der Timer können mit den folgenden Meldungen angesteuert werden:



water_on Wasser wird eingeschaltet.
water_off Wasser wird ausgeschaltet
shampoo_on Das Beimischen des Shampoos wird eingeschaltet.
shampooAus Das Beimischen des Shampoos wird ausgeschaltet.
air_on Der Luftstrom für das Trocknen wird eingeschaltet.
air_off Der Luftstrom für das Trocknen wird ausgeschaltet.
timer_start Startet den Timer neu.

Zeichnen Sie das State-Diagramm der Steuerung in UML, mit den oben definierten Ereignissen und Meldungen.


Example: LED control

```
int main(void)
{
    event_t event;

    fsm_init();
    while (1) {
        event = get_event();
        if (event != NO_SWITCH) {
            fsm_handle_event(event);
        }
        wait();
    }
}
```



→ see code example



```
switch (state) {
    case STATE_A:
        switch (event) {
            case S0:
                action();
                state = NEW_STATE;
                break;
            default:
                state = WAIT;
        }
        break;
    case STATE_B:
        switch (event) {

```

$$\text{Value} = (-1)^S \cdot (1 + F) \cdot 2^{(E - \text{Bias})}$$

- More exponent bits → wider range of numbers
- More fraction bits → higher precision

Exponent value = (E - Bias)

- Decimal: $0.00002796 = 2.796 \cdot 10^{-5}$
- Binary: $0.000010110111 = 1.0110111 \cdot 2^{-5}$

Fraction value = (1 + F)

Example

$1.265625_{10} = 1.010001_{2} \rightarrow F = 010001$

Single precision (float)

- 32 bits
- Exponent bias: 127
- Dynamics: $-3.4 \cdot 10^{38} \dots -1.17 \cdot 10^{-38}$, 0, $1.17 \cdot 10^{-38} \dots 3.4 \cdot 10^{38}$
- Resolution: $2^{-24} = 0.6 \cdot 10^{-7} \rightarrow 7$ digits



Double precision (double)

- 64 bits
- Exponent bias: 1023
- Dynamics: $-1.8 \cdot 10^{308} \dots -2.2 \cdot 10^{-308}$, 0, $2.2 \cdot 10^{-308} \dots 1.8 \cdot 10^{308}$
- Resolution: $2^{-53} = 0.11 \cdot 10^{-15} \rightarrow 15$ digits



Decimal 7.5 d = ?

$7.5 : 4 = 1$
 $3.5 : 2 = 1$
 $1.5 : 1 = 1$
 $0.5 : 2^{-1} = 1$


111.1

$1.111 \cdot 2^2$
 EXP = 2
 $E = 2 + 127 = 129$
 $= 1000'0001$

0 1000'0001 111000... (so geschrieben reicht es)
 In Hex = 40F0000h (muss man nicht)


Binary 101111111'01010000'00000000'00000000 = ?

$S = -1$
 $E = 01111110$
 $= -01111111$
 $= -1$
 $F = 101$
 $\text{Fraction} = 1.101$
 $\text{Value} = 1.101 \cdot 2^{-1}$
 $= 0.1101$
 $= (-1)^S \cdot 1/2 + 1/4 + 1/16 \text{ wegen sign}$





Access1: Lesen - 0xAA55'8877 von Adresse 0x3800FABC
 Access2: Schreiben - 0xBB44'CC33 nach Adresse 0xC888'7744


Adresse	Inhalt (Byte)	Nachschreibzugriff
0xC888'7747	0xBB	
0xC888'7746	0x44	
0xC888'7745	0xCC	
0xC888'7744	0x33	



Mittels I²C soll ein Baustein zum Lesen adressiert werden. Die 7-Bit Adresse lautet 0x56. Zeichnen Sie die übertragenen Signale vom Start bis zum Acknowledge auf.




Die Eingangsfrequenz f_{in} beträgt 10 MHz. Wie müssen die Register initialisiert werden, damit periodisch alle 38 ms ein Interrupt ausgelöst wird.



Gegeben ist ein 3-bit ADC. Die Referenzspannung V_{REF} ist auf 8V festgelegt.

a) Nehmen Sie an, der ADC ist „ideal“. Zeichnen Sie die Übertragungsfunktion!



In welchem Spannungsbereich (in V) bewegt sich der Quantisierungsfehler?
 $1 \text{ LSB} = V_{REF} / 2^n = 8V / 2^3 = 1V$
 Quantisierungsfehler:
 $\pm 0.5 \text{ LSB} = \pm 0.5V$

Gegeben ist ein realer 3-bit ADC. Er hat keinen Offsetfehler (offset error = 0 LSB). Ab einer Spannung von 5V gibt der ADC den digitalen Wert von „111“ aus. Wie gross ist der Verstärkungsfehler (Gain error)? Der Lösungsweg muss nachvollziehbar sein.

Full scale range $FSR = V_{REF} - 1 \text{ LSB} = 8V - 1V = 7V$
 111 sollte bei 6.5V erreicht werden (siehe Übertragungsfunktion).
 $\rightarrow \text{Gain error} = 1.5V = 1.5 \text{ LSB}$

$f_{count} = 100 \text{ kHz}$

```

if (CCR < Counter) {
  OC_REF = 1
}
else {
  OC_REF = 0
}


```



Geben Sie an, wie -4.75d im Single Precision-Format nach IEEE Standard 754/ 854 abgelegt wird. Ihr Lösungsweg muss nachvollziehbar sein.


Dezimal \rightarrow Binär: $-4.75d = -100.11b$
 Normalisieren: $100.11b = 1.0011b \times 2^2$
 Mantisse: 0011b
 Exponent: $E = 2d + 127d = 129d = 1000'0001b$
 Sign: $-4.75 < 0 \rightarrow V = 1$
 Packen:
 11000000'10011000'00000000'00000000

Auf einer seriellen Datenleitung (UART) messen Sie den folgenden zeitlichen Verlauf. Die Übertragung verwendet ein Startbit, ein Stoppbit, 8 Datenbits ohne Parity-bit bei 4'800 baud.



Ein Prozessor sendet über SPI das Byte 0x8D. Die Schnittstelle ist wie folgt konfiguriert:

- Mode 1, d.h. CPOL = 0 und CPHA = 1
- LSB first




Capture:
Bei einem Event wird der Inhalt des Counter Registers in das Capture / Compare Register kopiert. Der Counter läuft weiter.

Compare:
Sobald der Counter den Wert des Capture / Compare Register erreicht hat, wird ein Event oder ein Interrupt ausgelöst. Der Counter läuft weiter.

Compare example

- Raise an alarm when specified count is reached or exceeded
- Continuously compare counter value to a reference value




Event is triggered when counter reaches capture/compare register



Capture example

- Stop watch
- At which moment in time does the user push the button?

- Time of event is captured
- Count continues



STM32 timer reload functionality

- Upcounting
- Comparator instead of overflow
- No calculation for upcounting necessary

Count until Counter reaches max Value in Reload

Timer Configuration

Register address = Base address + Offset

- Offset address is given for each register in Reference Manual
- Base address defined in memory map -> Reference Manual pg. 64 ff

Boundary address	Peripheral
0x4000 0C00 - 0x4000 0FFF	TIM5
0x4000 0800 - 0x4000 0BFF	TIM4
0x4000 0400 - 0x4000 07FF	TIM3
0x4000 0000 - 0x4000 03FF	TIM2
0x4002 3800 - 0x4002 3BFF	RCC

RCC: Reset and Clock Configuration

Reset value is 0x0 as long as nothing else is given


Input signals

- Differential inputs
- V_{in+} signal to convert (non-inverting input)
- V_{in-} signal to convert (inverting input)

$$V_{in} = V_{in+} - V_{in-}$$

Single ended mode

- Only V_{in+} used
- V_{in-} is grounded



Reference voltage V_{REF+}

- Internal or external stable voltage
- Needed to weight input voltage

$$V_{in} = (\text{digital value}) * V_{REF+} / (2^N)$$

$$V_{out} = (\text{digital value}) * V_{REF} / (2^N)$$

Digital value

Full scale range

Ideal 3-bit ADC

1 LSB

EF

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

1) 1 least S

Digital value

111

110

101

100

011

010

001

000

EF

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010

001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}

Digital value

111

110

101

100

011

010


001

000

1 2 3 4 5 6 7 8

V_{FSR} V_{REF}


From source code to executable program



Topic	Benefits
Enable working in teams	Multiple developers working on the same source repository
Useful partitioning and structuring of the programs	Eases reusing of modules
Individual verification of each module	Benefits all users of the module
Providing libraries of types and functions	For reuse instead of reinvention
Mixing of modules that are programmed in various languages	E.g. mix C and assembly language modules
Only compile the changed modules	Speeds up compilation time

Tool chain

- Minimal view
 - The set of tools that is required to create from source code an executable for a given environment
- Native tool chain
 - Builds for the same architecture where it runs on
- Cross compiler tool chain
 - Builds for another architecture than the one it runs on
 - E.g. build in KEIL (on Windows) for the CT Board (bare-metal ARM)
- Professional view: there is more than the "compiler & linker":
 - Editing tools (IDE), revision control tools, documentation tools, testing tools, build tools, deployment tools, issue tracking tools, ...



```
// square.c
...
uint32_t square(uint32_t v) {
    return v*v;
}
```

square = external linkage

Code
<pre>int square(int v) { return v * v; }</pre>
External
<pre>int square(int v) { int res = v * v; return res; }</pre>
No
<pre>static int square(int v) { return v * v; }</pre>
Internal

```
// main.c
#include "square.h"
static uint32_t a = 5;
static uint32_t b = 7;
int main(void) {
    uint32_t res;
    res = square(a) + b;
    ...
}
```

a = internal linkage
 b = internal linkage
 main = external linkage
 res = no linkage
 square = external linkage¹⁾

Object File Section Name	Enthaltene Information
Code Section	Instruktionen
Data Section	Globale Daten
Symbol Table	Liste der internen, importierten und exportierten Symbole
Relocation Table	Adressen der Instruktionen und Daten deren Zugriff auf Symbole im Laufe des Linkens angepasst werden müssen

Tasks of a Linker

- Merge object file data sections**
 - Place all data sections of the individual object files into one data section of the executable file
- Merge object file code sections**
 - Place all code sections of the individual object files into one code section of the executable file
- Resolve used external symbols**
 - Search missing addresses of used external symbols
- Relocate addresses**
 - Adjust used addresses since merging the sections invalidated the original addresses¹⁾

Linker-Task	Situation
1) Merge code sections	a) Modul A ruft eine Funktion aus Module B auf
2) Merge data sections	b) Modul A und Modul B enthalten Instruktionen
3) Resolve referenced symbols	c) Modul A und Modul B enthalten globale Daten
4) Relocate addresses	d) Verwendete Referenzen im Code müssen an die neue Lage der Symbole angepasst werden

Daten mit einer Rate von 16 kbit/s. im Schnitt 100 Clockzyklen.

Quantifizieren Sie den Einfluss des Interrupts auf das System. D.h. welchen Anteil in Prozent der Gesamtrechnenzeit verbringt das System mit der Behandlung der Interrupts?

Interruptfrequenz = (16 kbit/s) / 32 bit = 500 Hz
 interrupt service time = 100 * 1/(1 MHz) = 100 us
 Impact = Interruptfrequenz * interrupt service time * 100 % = 500Hz * 100us * 100% = 5%

Bei welcher Datenrate der Schnittstelle würde der Prozessor 100% der Rechenzeit mit der Behandlung von Interrupts verbringen?

$(X / 32 \text{ bit}) * 100 \mu\text{s} * 100 \% = 100 \% \rightarrow$
 $X = 32 * (1/100) \text{ Mbit/s} = 320 \text{ kBit/s}$

Impact on system performance

Prüfung

- Percentage of CPU time used to service interrupts

$$\text{Impact} = f_{\text{INT}} * t_{\text{ISR}} * 100 \%$$

- Example keyboard

f_{INT} = wie oft kommt er vor
 t_{ISR} = zeit benötigt zum bearbeiten

$$\begin{aligned}
 f_{\text{INT}} &= 20 \text{ Hz} = 20 \frac{1}{\text{s}} \\
 t_{\text{ISR}} &= 6 \mu\text{s} \text{ } ^1) \\
 \text{Impact} &= 20 \text{ Hz} * 6 \mu\text{s} * 100 \% = 0.012 \%
 \end{aligned}$$

- Example serial interface with 230'400 Baud

$$\begin{aligned}
 f_{\text{INT}} &= 230'400 / 8 = 28'800 \text{ Hz} \\
 t_{\text{ISR}} &= 6 \mu\text{s} \text{ } ^1) \\
 \text{Impact} &= 28'800 \text{ Hz} * 6 \mu\text{s} * 100 \% = 17.3 \%
 \end{aligned}$$


■ $t_{\text{ISR}} > \text{"Time between two interrupt events"}$

- Some interrupt events will not be serviced (lost)
 - Data will be lost
- f_{INT} as well as t_{ISR} may vary over time
 - Average may be ok, but individual interrupt events may still be lost

wenn interrupt länger braucht als zeit bis zum nächsten interrupt gehen daten verloren

■ Caution in case of several interrupt sources

- Interrupts can occur simultaneously
- Computing power required for both ISRs



access 1: read von Adresse 0x6100'ABC8 mit Wert 0x1122'3344
access 2: write nach Adresse 0x6100'ABC8 mit Wert 0x5566'7788

Lesen Sie den Wert eines 8-bit Control Registers an der Adresse 0x6100'0007 in eine von Ihnen zu definierende Variable ein.
#define MY_BYTE_REG (*(volatile uint8_t*)(0x61000007))
uint8_t my_var;
my_var = MY_BYTE_REG;
Bits eines 16-Bit Control Registers an Adresse 0x6100'0008 auf ,1'.
#define MY_HALFWORD_REG (*(volatile uint16_t*)(0x61000008))
MY_HALFWORD_REG = 0xFFFF;
Warten Sie in einer Schleife, bis Bit 15 im 32-bit Control Register an der Adresse 0x6100'0010 auf ,1' gesetzt ist.
#define MY_WORD_REG (*(volatile uint32_t*)(0x61000010))
while(! (MY_WORD_REG & 0x00008000)){}
Setzen Sie Bit 16 im Control Register an Adresse 0x6100'0010 auf ,1' ohne die anderen Bits des Registers zu verändern.
#define MY_WORD_REG2 (*(volatile uint32_t*)(0x61000010))
MY_WORD_REG2 |= 0x00010000;

	NOR Flash ¹⁾		NAND Flash	
	trifft zu	trifft nicht zu	trifft zu	trifft nicht zu
Erlaubt das Ausführen von Programmcode direkt aus dem Speicher.	X			X
Der Speicher kann nur Sektor-weise gelöscht, d.h. auf '1' geschrieben werden.	X		X	
Eignet sich für wahlfreie Zugriffe auf einzelne Bytes.	X			X
Eignet sich für das effiziente Speichern von grossen Datenblöcken.		X	X	
Erfordert eine spezielle Schnittstelle, welche nicht mit asynchronen SRAM Lesezugriffen kompatibel ist.		X	X	
Bits in einem einzelnen Byte können immer auf '0' geschrieben werden.	X		X	
Bits in einem einzelnen Byte können immer auf '1' geschrieben werden.		X		X
Wenn Programmcode abgelegt wird, dann muss dieser in der Regel vor der Ausführung ins RAM geladen werden.		X	X	
Verwendet die Floating Gate Transistor Technologie	X		X	
Der erste Lesezugriff benötigt eine hohe Latenzzeit, die folgenden Lesezugriffe erfolgen aber sehr viel schneller.		X	X	
Grosse Datenblöcke können schnell abgespeichert werden.		X	X	
Wird vor allem für das Speichern von Programmcode und von persistenten Daten eingesetzt.	X			X
Solid-State-Disks (SSD) werden aus diesem Speicher gebaut.		X	X	

access 1:

0x6100' ABCB 0x11
0x6100' ABCA 0x22
0x6100' ABC9 0x33
0x6100' ABC8 0x44


access 2:

0x6100' ABCB 0x55
0x6100' ABCA 0x66
0x6100' ABC9 0x77
0x6100' ABC8 0x88

Bus Timing Options

Synchronous: Master and slaves use a common clock
1), Clock edges control bus transfer on both sides, Used by almost all on-chip busses, Off-chip: DDR and synchronous RAM

Asynchronous: Slaves have no access to the clock of the master Control signals carry timing information to allow synchronization, Widely used for low data-rate off-chip memories -> parallel flash memories and asynchronous RAM




Wie viele Adressspins benötigt der Baustein?
64K = 2¹⁶ a 16 Adressspins a ADDR[15:0]

Unter wie vielen 64KByte Adressblöcken kann auf den Baustein zugegriffen werden?
A[25:16] -> 10 Adresslinien -> 2¹⁰ = 1024 Adressblöcke: 0x68XX'0000, 0x69XX'0000, 0x6AXX'0000, 0x6BXX'0000

CPU writes 0x8899'AABB to address 0x2100'0248

```
LDR R0, =0x2100'0248
LDR R1, =0x8899'AABB
STR R1, [R0]
```

Aus CPU Sicht:
Write => CPU Schreibt
Read => CPU Liest



System Bus mit den 6 Adresslinien A[5:0].

2⁶ = 64 Byte Adressen

Unter welchen Adressen (in Hex) kann das Control Register angesprochen werden, wenn nur die oberen 4 Adressleitungen wie folgt dekodiert werden: select = A[5] & A[4] & A[3] & A[2]

1100XXb -> 0x30, 0x31, 0x32, 0x33

genau unter der Adresse 0x28 angesprochen

select = A[5] & A[4] & A[3] & A[2] & A[1] & A[0]

Address lines Unidirectional: From master to slave, Number of lines ->

yields size of address space, Cortex-M 32 parallel address lines, 2³² = 4

Giga addresses 0x0000'0000 - 0xFFFF'FFFF


Data lines 8, 16, 32 or 64 parallel lines of data, bidirectional (read/write)

Control signals Control read/write direction, Provide timing information

Two Possibilities

1. Individual wait states can be programmed at a bus interface unit
- Depending on the address of the bus cycle
gut für konstanten Zugriffswert

2. Slave tells bus interface unit when it is ready
- Well suited for slaves with long or variable access times
gut für variable Zugriffswerte



CPU reads 0xCCDD'EEFF from address 0x2100'134C

```
LDR R0, =0x2100'134C
LDR R1, [R0]
```

Assuming that the memory contains this value

Asynchronous SRAM

CS	OE	WE	I/O	Function
L	L	H	DATA OUT	Read Data
L	X	L	DATA IN	Write Data
L	H	H	HIGH-Z	Outputs Disabled
H	X	X	HIGH-Z	Deselected

SDRAM – Synchronous Dynamic RAM



Static RAM (SRAM)	Synchronous Dynamic RAM (SDRAM)
Flip-flop/latch -> 4 Transistors / 2 resistors	Transistor and capacitor
Large cell • Low density, high cost • Up to 64 Mb per device	Small cell • High density, low cost • Up to 4 Gb per device
Almost no static power consumption • Static i.e. no accesses taking place	Leakage currents • Requires periodic refresh
Asynchronous interface (no clock) • Simple connection to bus	Synchronous interface (clocked) • Requires dedicated SDRAM Controller
All accesses take roughly the same time • ~5ns per access -> 200 MHz • Suitable for distributed accesses	Long latency for first access of a block • Fast access for blocks of data (bursts) • Large overhead for single byte

Non-volatile Memory – Flash



	NOR Flash	NAND Flash
Topology		
Applications	• Execute code directly from memory • Persistent device configurations (replacement of EEPROM)	• File-based IO, disks • Large amounts of sequential data (images, SD cards, SSD) • Load programs into RAM before executing
Density	• Medium Up to 2 GBit = 256 MByte	• High Up to 1 Tbit
Interface	• Read same as asynchronous SRAM • Types with serial interface available	• Special NAND flash interface • Error correction for defective blocks
Access	• Random access read ~0.12 µs • Writing individual bytes possible • Slow writes ~180 µs / 32 Byte	• Slow random access read: 1. Byte 25 µs, then 0.03 µs each • Writing individual bytes difficult • Fast block write ~300 µs / 2 ¹¹² Bytes