SERİ ÇEVRE BİRİMİ ARABİRİMİ (SPI) KAPSAMLI TEKNİK EĞİTİM RAPORU

1. GİRİŞ VE TEMEL KAVRAMLAR

1.1 SPI Nedir? Standartlaşma Statüsü

SPI - Serial Peripheral Interface [Seri Çevre Birimi Arabirimi: Mikrodenetleyiciler ile çevre birimleri arasında senkron seri veri aktarımı sağlayan donanım arabirimi], mikrodenetleyiciler (işlemciler) ile sensörler, dönüştürücüler, bellekler ve göstergeler gibi çevre birimleri arasında kısa mesafeli, yüksek hızlı veri aktarımı sağlayan donanım tabanlı bir iletişim arabirimidir.

Mühendislik literatüründe **Serial [Seri: Veriyi oluşturan bitlerin tek bir hat üzerinden tek bir sıra halinde ardışık olarak aktarılması]** terimi, verinin bit dizileri halinde iletilmesini ifade eder. **Synchronous [Senkron: Veri aktarım zamanlamasının iletim hattına eşlik eden ortak bir saat sinyali ile doğrudan ilişkilendirilmesi]** terimi ise alıcı ve verici arasındaki bit zamanlamasının ortak bir saat hat sinyali üzerinden eşzamanlandığını tanımlar.

SPI, IEC - International Electrotechnical Commission [Uluslararası Elektroteknik Komisyonu: Elektrik ve elektronik teknolojileri standartlarını belirleyen küresel kuruluş] veya IEEE - Institute of Electrical and Electronics Engineers [Elektrik ve Elektronik Mühendisleri Enstitüsü: Elektrik, elektronik ve bilgisayar mühendisliği alanlarında uluslararası standartlar geliştiren mesleki örgüt] gibi resmi kurumlar tarafından tanımlanmış resmi bir enstitü standardı (**de jure**) değildir. Bunun yerine, 1980'lerin ortalarında Motorola firması tarafından geliştirilmiş ve endüstriyel ölçekte evrensel kabul görerek yaygınlaşmış bir fiili standarttır (**de facto**).

SPI'ın resmi bir *de jure* standarda sahip olmaması, donanım tasarımcılarına esneklik sağlar; üreticiler kendi entegre devrelerinin performansını en üst düzeye çıkaracak özel zamanlama, kılıf pin tasarımı ve protokol modifikasyonlarını serbestçe uygulayabilirler. Ancak bu durum, farklı üreticilerin SPI destekli entegrelerini aynı veri yoluna bağlarken zamanlama parametreleri, saat modları ve sinyal adlandırmalarındaki uyumsuzluklar nedeniyle entegrasyon karmaşıklığına ve iletişim hatalarına yol açabilir.

1.2 Rol Tanımları ve Terminoloji Değişimi

SPI veri iletişiminde birimler arasında belirgin bir hiyerarşi ve rol ayrımı bulunur. Tarihsel süreçte ve üretici dokümanlarında bu roller farklı terminolojilerle ifade edilmektedir:

- **Klasik Terminoloji: Master [Ana Cihaz] / Slave [Bağımlı Cihaz]**
- **Alternatif Terminoloji 1: Controller [Denetleyici] / Target [Hedef]**
- **Alternatif Terminoloji 2: Main [Ana Birim] / Subnode [Alt Düğüm]**

Bu terminolojiler sistem mimarisinde birebir aynı görevleri üstlenir:

- **Controller (Master / Main):** Veri aktarımı için gerekli olan saat sinyalini üreten, veri iletim oturumunu başlatan ve veri yolundaki hedef cihazı seçmekten sorumlu olan ana

donanım birimidir. Standart bir SPI veri yolunda aynı anda yalnızca bir adet aktif Controller bulunabilir.

- **Target (Slave / Subnode):** Controller tarafından üretilen saat sinyalini harici olarak alan, kendisi bağımsız saat üretemeyen ve seçildiği takdirde Controller ile veri alışverişi gerçekleştiren çevre birimidir.

1.3 Temel Sinyal Hatları ve Pin Adlandırmaları

Standart bir 4 telli SPI arabirimi dört temel sinyal hattından oluşur. Modern sanayi standartlarında hem klasik hem de güncel pini tanımlayan adlandırmalar birlikte kullanılır. Bu sinyallerin donanım mimarisindeki işlevleri ve yönleri aşağıdaki tabloda detaylandırılmıştır:

Sinyal Kısaltması	İngilizce Açılımı	Türkçe Adı	Sinyal Yönü	Temel İşlevi
SCLK (SCK, CLK)	Serial Clock	Seri Saat Sinyali	Controller → Target	Bit aktarımı ve örnekleme zamanlamasını belirleyen saat vuruşlarını taşır.
MOSI (COPI, SDO, DIN)	Master Out Slave In / Controller Out Target In	Ana Çıkış Bağımlı Giriş / Denetleyici Çıkış Hedef Giriş	Controller → Target	Denetleyiciden hedef cihaza doğru veri aktarımını sağlayan hat.
MISO (CIPO, SDI, DOUT)	Master In Slave Out / Controller In Target Out	Ana Giriş Bağımlı Çıkış / Denetleyici Giriş Hedef Çıkış	Target → Controller	Hedef cihazdan denetleyiciye doğru veri aktarımını sağlayan hat.
CS (SS, SYNC, ENABLE)	Chip Select / Slave Select	Yonga Seçimi / Bağımlı Cihaz Seçimi	Controller → Target	İlgili hedef cihazı aktif hale getiren ve veri çerçeve sınırlarını belirleyen sinyal.

Donanım tasarımında farklı üreticiler pinleri farklı terimlerle adlandırabilir. **SDI - Serial Data In [Seri Veri Girişi: Cihazın dışarıdan veri aldığı giriş pini]** ve **SDO - Serial Data Out [Seri Veri Çıkışı: Cihazın dışarıya veri sürdüğü çıkış pini]** adlandırmaları cihazın kendi bakış açısına göre yapıldığından, tasarımcıların pinleri doğrudan aynı isimlerle (SDO'dan SDO'ya) bağlama hatasına düşmemesi gerekir. Controller tarafındaki SDO (veya MOSI / COPI) pini, Target tarafındaki SDI (veya MOSI / COPI) pinine; Target tarafındaki SDO (veya MISO / CIPO) pini ise Controller tarafındaki SDI (veya MISO / CIPO) pinine bağlanmalıdır.

SS - Slave Select [Bağımlı Cihaz Seçimi], **SYNC - Synchronization [Senkronizasyon: Veri aktarımını senkronize eden kontrol hattı]** ve **ENABLE [Etkinleştirme: Cihaz çalışma izni veren kontrol hattı]** pinleri çoğunlukla **Active-Low [Aktif Düşük: Sinyalin lojik 0 / GND seviyesine çekildiğinde etkinleşmesi]** mantığıyla çalışır; yani hat mantıksal 0 seviyesine çekildiğinde ilgili Target seçilmiş olur.

2. SPI'NIN ÇALIŞMA MEKANİZMASI VE MİMARİSİ

2.1 Kaydırma Yazmacı (Shift Register) ve Tam Çift Yönlü (Full-Duplex) Bit Aktarımı


SPI haberleşmesinin donanım temelini, Controller ve Target içerisinde karşılıklı yer alan birer **Shift Register [Kaydırma Yazmacı: İçerisindeki ikili veriyi saat vuruşlarına bağlı olarak seri biçimde kaydıran donanım mimarisi]** oluşturur.

Verinin doğru okunması için **Sampling [Örnekleme: Saat sinyalinin belirli bir kenarında hat üzerindeki voltaj seviyesinin dijital değere dönüştürülüp kaydedilmesi]** işlemi gerçekleştirilir.

Veri iletiminde iki temel saat kenarı bulunur:

1. **Driving Edge [Sürüş Kenarı]:** Verinin hatta yeni voltaj seviyesi olarak sürüldüğü ve değiştirildiği saat kenarı.
2. **Sampling Edge [Örnekleme Kenarı]:** Hattaki kararlı verinin okunduğu ve kaydedildiği saat kenarı.

Saat kenarları sinyal yönüne göre **Rising Edge [Yükselen Kenar: Lojik 0 seviyesinden Lojik 1 seviyesine geçiş]** ve **Falling Edge [Düşen Kenar: Lojik 1 seviyesinden Lojik 0 seviyesine geçiş]** olarak adlandırılır.



Sekiz bitlik (1 Bayt) bir verinin aktarımı tam olarak 8 saat çevriminde (**8×SCLK**) gerçekleşir:

1. **Çevrim 1:** Controller MOSI hattına en yüksek bitini sürer; aynı anda Target MISO hattına kendi en yüksek bitini sürer. Belirlenen örnekleme kenarında her iki taraf karşıdaki biti kaydırma yazmacına örnekler.
2. **Çevrim 2 - 7:** Her saat vuruşunda yazmaçlardaki veriler bir adım kaydırılır, sıradaki bitler hatlara sürülür ve örneklenir.
3. **Çevrim 8:** Son bitler hatlara sürülür ve örneklenir. 8 saat çevriminin sonunda Controller ve Target veri yazmaçlarındaki 8 bitlik veriler tamamen yer değiştirmiş olur.

Bu mimari **Full-Duplex [Tam Çift Yönlü: Aynı anda her iki yönde eşzamanlı veri aktarımı kapasitesi]** çalışma mantığını sağlar. Controller hedeften bir bayt veri okurken, aynı 8 saat vuruşu içerisinde kendisi de hedefe bir bayt veri göndermek zorundadır.

2.2 Saat Kutupluluğu (CPOL) ve Saat Fazı (CPHA): Dört SPI Modu

SPI veriyolunda saat sinyalinin yapısını ve zamanlamasını belirleyen iki kritik yapılandırma biti bulunur:

- **CPOL - Clock Polarity [Saat Kutupluluğu: SPI veri yolu boşta durumundayken SCLK hattının durduğu voltaj seviyesi]:**

- **CPOL = 0**: Saat hattı boşta **düşük** seviyededir (**GND / Lojik 0**). İlk etkin kenar yükselen kenardır.
- **CPOL = 1**: Saat hattı boşta **yüksek** seviyededir (**VCC / Lojik 1**). İlk etkin kenar düşen kenardır.

- **CPHA - Clock Phase [Saat Fazı: Veri örneklemesinin saat sinyalinin kaçıncı kenarında yapılacağını belirleyen ayar]:**
  - **CPHA = 0**: Veri, saat sinyalinin **ilk** etkin kenarında örneklenir; ikinci kenarında hatta yeni veri sürülür.
  - **CPHA = 1**: Veri, saat sinyalinin **ikinci** etkin kenarında örneklenir; ilk kenarında hatta yeni veri sürülür.

Bu iki parametrenin kombinasyonu ile 4 farklı SPI Modu tanımlanır:

SPI Modu	CPOL	CPHA	Boşta Saat Seviyesi (Idle Clock)	Örnekleme Kenarı (Sampling Edge)	Sürüş Kenarı (Driving Edge)
Mod 0 (0,0)	0	0	Düşük (Lojik 0)	Yükselen Kenar (İlk Kenar)	Düşen Kenar (İkinci Kenar)
Mod 1 (0,1)	0	1	Düşük (Lojik 0)	Düşen Kenar (İkinci Kenar)	Yükselen Kenar (İlk Kenar)
Mod 2 (1,0)	1	0	Yüksek (Lojik 1)	Düşen Kenar (İlk Kenar)	Yükselen Kenar (İkinci Kenar)
Mod 3 (1,1)	1	1	Yüksek (Lojik 1)	Yükselen Kenar (İkinci Kenar)	Düşen Kenar (İlk Kenar)

CPHA = 0 modlarında, ilk saat kenarı gelmeden önce ilk veri bitinin hat üzerinde hazır tutulması gerekir. Bu nedenle CS hattının aktif düşük seviyeye çekilme anı, Target veya Controller tarafından ilk veri bitini hat üzerine süren tetikleyici unsur olarak işlev görür.

2.3 Bit Sırası (MSB / LSB), Kelime Uzunluğu ve Çerçeve Sınırları

- **MSB - Most Significant Bit [En Çok Anlamlı Bit: Bir ikili sayının en yüksek basamak değerine sahip biti]**
- **LSB - Least Significant Bit [En Az Anlamlı Bit: Bir ikili sayının en düşük basamak değerine sahip biti]**

SPI iletişiminde veri aktarım yönü donanımsal olarak yapılandırılabilir. Örneğin **0x96** (ikilik sistemde **10010110**) verisi iletileceğinde:

- **MSB-First (Önce MSB):** Hat üzerinden sırasıyla **1 - 0 - 0 - 1 - 0 - 1 - 1 - 0** bitleri iletilir.
- **LSB-First (Önce LSB):** Hat üzerinden sırasıyla **0 - 1 - 1 - 0 - 1 - 0 - 0 - 1** bitleri iletilir.

SPI protokolü sabit bir 8-bit kelime uzunluğuna mahkûm değildir. Entegre mimarisine bağlı olarak veri çerçeveleri 4-bit ile 32-bit arasında istenen genişlikte tasarlanabilir. Aktif düşük çalışan CS hattı, veri çerçevesinin sınırlarını (*Frame Boundaries*) belirler. CS sinyali Lojik 0 seviyesine düşerek iletim çerçevesini başlatır, veri aktarımı boyunca Lojik 0'da kalır ve tüm

veri iletimi bittiğinde Lojik 1 seviyesine yükselerek çerçeveyi kapatır ve Target cihazın dâhili mantık katmanına veriyi işlemesini bildirir.

---

3. DONANIM SEVİYESİNDE ZAMANLAMA, GEÇİŞ VE FREKANS HESAPLAMALARI

3.1 Kurulum (Setup) ve Tutma (Hold) Süreleri

Donanım seviyesinde hatasız bir veri örneklemesi gerçekleştirilebilmesi için dijital sinyallerin belirli zamanlama kriterlerine uyması zorunludur:

- **Setup Time (t_(setup)) [Kurulum Süresi]:** Örnekleme saat kenarı gerçekleşmeden önce, verinin veri hattında (MOSI/MISO) kararlı ve değişmez bir lojik seviyede bulunması gereken **minimum** süredir.
- **Hold Time (t_(hold)) [Tutma Süresi]:** Örnekleme saat kenarı gerçekleştikten sonra, verinin hat üzerinde kararlılığını koruması gereken **minimum** süredir.

```
SDI/DATA IN :  ----<========= KARARLI VERİ =========>----
                     |                          |
                     |<-- t_setup -->|<-- t_hold -->|
SCLK        :  ----------------------^------------------- (Örnekleme Kenarı)
```

Bunlara ek olarak:

- **Enable Time (t_(enable)) [Etkinleşme Süresi]:** CS sinyalinin aktif seviyeye inmesi ile ilk SCLK örnekleme kenarının oluşturulabileceği an arasında geçmesi gereken minimum süredir.
- **Disable Time (t_(disable)) [Devre Dışı Kalma Süresi]:** Son SCLK vuruşundan sonra CS sinyalinin pasif konuma getirilmesi ve Target cihazın SDO pini yüksek empedans durumuna geçirene kadar geçen süredir.

3.2 SDO Güncelleme Stratejileri ve Detaylı Sayısal Hız Hesabı (Çözümlü Örnek)

Target cihazların veriyi SDO pinine sürmesinde iki farklı strateji uygulanır:

1. **Sürüş Kenarında Güncelleme:** Veri SCLK'nin sürüş kenarında hemen hatta sürülür. Bu durumda sinyalin bir sonraki örnekleme kenarına kadar kararlı hale geçmesi için yalnızca yarım saat periyodu (**(T_(SCLK))/(2)**) süresi bulunur.
2. **Gecikmeli SDO Güncellemesi:** SDO sinyali, örnekleme kenarından birkaç nanosaniye sonra güncellenir. Target cihaz, sinyali kararlı kılmak için neredeyse tüm SCLK periyodunu kullanır.

Controller cihazlar güçlü çıkış sürücülerine sahip oldukları için hızlı geçiş yapabilirler ve ilk stratejiyi uygularlar. Target cihazlar ise dâhili olarak daha zayıf SDO sürücülerine sahiptir. Bu nedenle yüksek frekanslı okuma işlemlerinde frekansın sınırlandırılması gerekir.

Çözümlü Sayısal Örnek (AN-1248 Uygulama Notu Verilerine Doğrudan Dayanarak):

- **Verilenler:**

  - SDI/SDO Veri Geçerlilik Süresi (**t_(9)**): **36 ns** (SCLK yükselen kenarından itibaren verinin kararlı hale gelme süresi).
  - Controller Kurulum Süresi (**t_(setup)**): **10 ns**.
- **Formül:**

Genel periyot formülü:

T_(cycle_min) = t_(9) + t_(setup)

- **Hesaplama:**

T_(cycle_min) = 36 ns + 10 ns = 46 ns

- **Maksimum Okuma Frekansı Hesabı (f_(SCLK_max)):**

f_(SCLK_max) = (1)/(T_(cycle_min)) = (1)/(46× 10^(-9) s) ≈ 21.73 MHz

Pratik Mühendislik Sınırı: Hat kapasitansları, gürültü marjı ve PCB iz gecikmeleri göz önüne alınarak veri sayfasında güvenilir geri okuma (*readback*) için bu frekans maksimum **10 MHz** olarak sınırlandırılır.

- **Veri Verimliliği Hesabı (1 MHz SCLK ve 8-Bit Veri İçin):**

Tek Bayt Aktarım Süresi (T_(byte)) = (8 bit)/(1.000.000 Hz) = 8 µs

Teorik Aktarım Hızı = (1)/(8 µs) = 125.000 Byte/s (125 kB/s)

3.3 Harici Mantık Kapıları ile Zamanlama Düzeltme ve Mod Dönüştürme

Yavaş denetleyicilerin veya yüksek tutma süresi (**t_(hold) > 15 ns**) gerektiren mantık devrelerinin Hold Time ihlallerini önlemek için, veri hatlarına yayılım gecikmesi (*propagation delay*) bilinen harici mantık kapıları eklenerek veri sinyali geciktirilir.

CMOS - Complementary Metal-Oxide-Semiconductor [Tamamlayıcı Metal-Oksit-Yarı İletken: Düşük güç tüketen dijital entegre devre teknolojisi] ve TTL - Transistor-Transistor Logic [Transistör-Transistör Mantığı: Bipolar transistörlerle gerçekleştirilen dijital mantık ailesi] teknolojilerine ait mantık kapılarının tipik NOR kapısı yayılım gecikmeleri aşağıda listelenmiştir:

Kapı Teknolojisi	Tipik Yayılım Gecikmesi (Propagation Delay)
AHC (Advanced High-Speed CMOS)	**4.4 ns**
HC (High-Speed CMOS)	**9.0 ns**
HCT (High-Speed CMOS, TTL Compatible)	**11.0 ns**

Controller ve Target arasında mod uyumsuzluğu yaşandığında şu çözümler uygulanır:

- **Tamamlayıcı Modlar (Mod 0 ↔ Mod 2 veya Mod 1 ↔ Mod 3):** Kutupluluklar zıttır (**CPOL_(1) ≠ CPOL_(2)**). SCLK hattına serice bağlanan tek bir **Inverter [Değilleyici Kapı]** ile sorun donanımsal olarak çözülür.


- **Tamamlayıcı Olmayan Modlar (Mod 0 ↔ Mod 1 veya Mod 2 ↔ Mod 3):** Faz uyumsuzluğu vardır. Çözüm için Değilleyici ve Flip-Flop entegrelerinin birlikte kullanıldığı karmaşık mantık devreleri gerekir. Ancak bu tür müdahaleler ek yayılım gecikmeleri yaratarak kritik zamanlama ihlallerine yol açabileceğinden mühendislik tasarımında kaçınılmalıdır.

---

4. TOPOLOJİLER VE ÇOKLU CİHAZ YAPILANDIRMALARI

4.1 Tekil (Standalone) Topoloji


Tekil topoloji, tek bir Controller ile tek bir Target cihazın doğrudan birbirine bağlandığı en basit SPI konfigürasyonudur.



- **4 Telli Yapı:** SCLK, MOSI, MISO ve CS hatlarının tümü kullanılır.
- **3 Telli Yapı:** Yalnızca veri yazılan bir DAC - Digital-to-Analog Converter [Dijital-Analog Dönüştürücü: Dijital veriyi analog voltaj sinyaline dönüştüren entegre] cihazında MISO hattına ihtiyaç duyulmaz; ya da yalnızca veri okunan bir ADC - Analog-to-Digital Converter [Analog-Dijital Dönüştürücü: Analog voltajı dijital veriye dönüştüren entegre] uygulamasında MOSI hattı devre dışı bırakılarak sistem 3 tele indirgenir.

4.2 Paralel / Çoklu CS (Multi-CS) Topolojisi ve Elektriksel Riskler

Paralel topolojide SCLK, MOSI ve MISO hatları tüm Target cihazlar tarafından ortak paylaşılır. Controller her bir Target cihazı bağımsız olarak kontrol edebilmek için ayrı birer CS hattı tahsis eder.




- **GPIO İhtiyacı:** GPIO - General Purpose Input/Output [Genel Amaçlı Giriş/Çıkış: Yazılımla yönü ve seviyesi kontrol edilen mikrodenetleyici pini] ihtiyacı doğrusal artar. **N** adet Target cihazı paralel bağlamak için Controller üzerinde **N** adet GPIO pini sadece CS kontrolüne ayrılmalıdır. Toplam CS pin sayısı doğrudan **N**'ye eşittir.
- **Tri-State (Yüksek Empedans) Zorunluluğu:** Ortak MISO hattında veri çakışmasını (**Bus Contention**) önlemek için, CS sinyali aktif (Lojik 0) yapılmamış tüm Target cihazların SDO

pinlerini derhal **Tri-State [Üçüncü Durum / Yüksek Empedans (Z): Pin çıkışının elektriksel olarak devreden izole edilmesi]** moduna geçirmesi şarttır. Aksi takdirde birden fazla cihazın MISO hattını aynı anda farklı voltaj seviyelerine sürmesi hat kısa devresine ve verilerin bozulmasına yol açar.

- **Parazitik Kapasitans:** Ortak veri ve saat hatlarına bağlanan cihaz sayısı arttıkça, hat üzerindeki parazitik iz kapasitansı birikir. Sinyal yükselme/düşme süreleri uzayacağından, SCLK frekansının düşürülmesi gerekir.

4.3 Zincirleme (Daisy-Chain) Topolojisi

Daisy-Chain topolojisinde cihazlar seri olarak birbirine ardaşık bağlanır. Controller'ın SDO (MOSI) çıkışı birinci Target cihazın SDI pini bağlamına; birinci Target cihazın SDO pini ise ikinci Target cihazın SDI pini bağlamına girer. Bütün cihazlar **ortak tek bir CS** ve SCLK hattını paylaşır.



- **Veri Kaydırma Mantığı:** Veriler dahili kaydırma yazmaçları üzerinden aşamalı olarak aktarılır. Controller tarafından gönderilen **ilk kelime (word)**, veri yolunda ilerleyerek zincirin **en sonundaki** cihaza ulaşır. En son gönderilen kelime ise zincirin başındaki (Controller'a en yakın) cihazda kalır.
- **Saat Çevrimi İhtiyacı: N_(cihaz)** adet cihazın yer aldığı ve her cihazın **N_(bit)** genişlikte olduğu bir zincirde, tüm cihazları güncellemek için gereken toplam saat vuruşu sayısı:

Toplam SCLK Sayısı = N_(cihaz) × N_(bit)

- **Frekans ve Hat Gecikmesi:** Cihazlar arası yayılım gecikmeleri katlanarak arttığı için saat frekansı düşürülmelidir.
- **Açılış Durumu ve Direnç Tedbiri:** Bazı entegreler ilk enerjilendiğinde varsayılan olarak Standalone modda başlar ve SDO pinleri yüksek empedanstadır. İletim sırasında zincirin kopmasını ve ikinci cihaza rastgele gürültü iletilmesini önlemek için SDO hatlarına harici **Pull-Up [Yukarı Çekme Direnci]** veya **Pull-Down [Aşağı Çekme Direnci]** eklenmelidir.

4.4 Gerçek Donanım Kullanım Örnekleri: ADGS1412 ve MAX7319

ADI ADGS1412 Analizi

Standart bir ADG1412 4 kanallı SPST - Single-Pole Single-Throw [Tek Kutuplu Tek Yönlü Anahtar: Tek bir kontak üzerinden devreyi açıp kapatan anahtar] yapısındaki anahtarlama entegresi, her bir anahtarın kontrolü için ayrı birer GPIO pini ister. **4 × 4** matris yapısındaki (16 anahtarlı) bir test sisteminde geleneksel anahtarlar 16 adet GPIO pini tüketir.

SPI kontrollü ADGS1412 kullanıldığında:

- Paralel SPI modunda 4 adet ADGS1412 entegresi için gereken GPIO sayısı 16'dan **7'ye** iner (**3 sinyal + 4 CS**).
- Daisy-Chain modunda ise tüm matris yalnızca **4 GPIO** pini (**SCLK, MOSI, MISO, CS**) ile kontrol edilir.
- Bu mimari, harici seri-paralel dönüştürücü entegre kullanımını ve BOM - Bill of Materials [Malzeme Listesi: Bir elektronik kart üzerindeki tüm bileşenlerin dökümü] maliyetini azaltır. 6 katmanlı bir PCB tasarımında matris kart alanından **%20 tasarruf** sağlar.

Maxim MAX7319 Analizi

MAX7319, I2C - Inter-Integrated Circuit [Entegreler Arası İletişim: Cihazlar arasında iki hat üzerinden senkron veri aktarımı sağlayan seri veriyolu protokolü] port genişletici entegresidir. Yalnızca 2 adet adres seçici pin (AD0, AD2) kullanarak ve bu pinleri GND, VCC, SCL, SDA hatlarına çapraz bağlayarak 16 adet benzersiz I2C adresi üretebilir.

MAX7319 entegresinin 16 benzersiz adres haritası aşağıda derlenmiştir:

Pin Bağlantısı AD2	Pin Bağlantısı AD0	Cihaz Adresi A6	A5	A4	A3	A2	A1	A0
SCL	GND	1	1	0	0	0	0	0
SCL	VCC	1	1	0	0	0	0	1
SCL	SCL	1	1	0	0	0	1	0
SCL	SDA	1	1	0	0	0	1	1
SDA	GND	1	1	0	0	1	0	0
SDA	VCC	1	1	0	0	1	0	1
SDA	SCL	1	1	0	0	1	1	0
SDA	SDA	1	1	0	0	1	1	1
GND	GND	1	1	0	1	0	0	0
GND	VCC	1	1	0	1	0	0	1
GND	SCL	1	1	0	1	0	1	0
GND	SDA	1	1	0	1	0	1	1
VCC	GND	1	1	0	1	1	0	0
VCC	VCC	1	1	0	1	1	0	1
VCC	SCL	1	1	0	1	1	1	0
VCC	SDA	1	1	0	1	1	1	1

5. PROTOKOL UYGULAMALARI VE GERÇEK DONANIM OKUMA/YAZMA SENARYOLARI

5.1 SPI Bir Evrensel Mesaj Protokolü müdür?

SPI sadece bir **donanım fiziksel katmanı** tanımlar. Verinin pakete nasıl dönüştürüleceği, adresleme mimarisi, otomatik onay mekanizmaları (**ACK - Acknowledgment [Onay Sinyali: Verinin alındığını belirten kontrol biti]**) veya hata denetim kodları (**CRC - Cyclic Redundancy Check [Döngüsel Artıklık Denetimi: Veri iletim hatalarını saptayan matematiksel kontrol kodu]**) gibi üst seviye standart yazılım protokol kurallarını **zorunlu kılmaz**.

SPI uygulamalarında kullanılan temel kavramlar:

- **Register [Yazmaç]:** Cihaz dâhilindeki ayar veya veri saklama hücreleridir.
- **Command [Komut]:** Cihaza ne yapacağını bildiren kontrol baytıdır.
- **Address [Adres]:** Erişilmek istenen dâhili yazmacın bellek konumudur.
- **Payload [Faydalı Yük / Veri]:** Aktarılmak istenen asıl veri içeriğidir.

5.2 Gerçek Zaman Saati (RTC) Okuma/Yazma Senaryosu

RTC - Real-Time Clock [Gerçek Zaman Saati: Sistem gücü kesilse dahi tarih ve saat bilgisini tutan özel entegre], sistem kapalı olsa dahi zaman bilgisini saklar. Analog Devices RTC ailesi (DS1305, DS1306, DS1343, DS1390 vb.) Motorola SPI standardını temel alır.

Bu cihazlar, CE sinyali aktifleştiğinde (**CE = 1**), SCLK hattının boşta durduğu voltaj seviyesini inceleyerek **CPOL** değerini kendi kendine tespit eder. **CPHA = 1** mantığı sabit tutulduğundan, bu RTC'ler hem **Mod 1 (0,1)** hem de **Mod 3 (1,1)** SPI modlarında doğrudan çalışabilir.

Dummy Byte (Dolgu Baytı) Zorunluluğunun Teknik Sebebi:

SPI haberleşmesi donanımsal kaydırma yazmaçları tarafından yürütülür. Target cihazlar bağımsız bir saat üretecine sahip olmadıklarından MISO hattı üzerindeki veriyi kendi başlarına Controller'a itemezler. Controller hedeften veri okumak istediğinde dahi SCLK hattında saat vuruşları oluşturmak zorundadır. Bu saat vuruşlarını üretmek amacıyla Controller MOSI hattı üzerinden etkisiz bir **Dummy Byte [Dolgu Baytı: Saati ilerletmek amacıyla hatta sürülen geçersiz veri baytı]** (**0x00**) pompalar.

Adım Adım Yazmaç Okuma Senaryosu:

1. Controller CE sinyalini Lojik 1 seviyesine kaldırır.
2. **Bayt 1 (Komut Baytı):** Controller **0x80** okuma komutu biti ile **0x12** yazmaç adresini mantıksal OR işlemine tabi tutar: **0x80 | 0x12 = 0x92**. İlk 8 SCLK vuruşunda **0x92** komut baytı MOSI üzerinden RTC'ye gönderilir.
3. **Bayt 2 (Veri Okuma & Dummy Byte):** RTC hedef adresi işler ve istenen veriyi MISO hattına sürmeye hazırlanır. Controller, RTC'nin ihtiyaç duyduğu 8 SCLK vuruşunu üretmek için MOSI hattından bir Dummy Byte (**0x00**) sürer.

4. Aynı 8 saat vuruşunda RTC, **0x12** adresindeki veriyi (**0x3A**) MISO hattından Controller'a aktarır.
5. Controller CE sinyalini Lojik 0 seviyesine çekerek oturumu sonlandırır.

```
// SPI RTC Yazmaç Okuma Pseudocode Örneği
uint8_t RTC_Read_Register(uint8_t reg_addr) {
    uint8_t command_byte = 0x80 | reg_addr; // Okuma biti (0x80) ile adresi birleştir
    uint8_t read_value = 0;

    HAL_GPIO_WritePin(RTC_CE_GPIO_Port, RTC_CE_Pin, GPIO_PIN_SET); // CE Aktif (High)

    SPI_Transmit(&command_byte, 1); // 1. Bayt: Komut/Adres Gönder
    read_value = SPI_TransmitReceive(0x00); // 2. Bayt: Dummy Gönder (0x00), SCLK üret,
MISO'dan Oku

    HAL_GPIO_WritePin(RTC_CE_GPIO_Port, RTC_CE_Pin, GPIO_PIN_RESET); // CE Pasif (Low)

    return read_value; // Okunan veriyi (Örn: 0x3A) döndür
}
```

5.3 CS ve SDO Pinlerinin Çift İşlevleri (Start Conversion ve SDO/RDY)

Bacak sayısı az olan entegrelerde CS ve SDO pinlerine çoklu işlevler yüklenir:

CS Pininin "Start Conversion" İşlevi:

- **Senaryo 1 (Harici Saat Sürekli):** CS düşen kenarı dâhili ADC dönüştürmesini başlatır (**Start Conversion**). SCLK, entegrenin dâhili saati olarak da kullanıldığı için kesintisiz çalışmalıdır.
- **Senaryo 2 (Sessiz SCLK):** ADC dâhili bir osilatöre sahiptir. CS dönüşümü başlatır. Dönüşüm sırasında dijital gürültünün analog hassasiyeti bozmasını önlemek için SCLK hattı dönüştürme süresince tamamen **sessiz (Quiet/Idle)** tutulmalıdır.

SDO Pininin "SDO/RDY" İşlevi:

ADC dönüştürme yaparken SDO pini yüksek empedanstadır. Dönüştürme tamamlandığında entegre SDO pini dâhilinden **Lojik 0** seviyesine çeker. Bu duruma **SDO/RDY [Serial Data Out / Ready - Dönüştürme Hazır]** mekanizması denir. Controller SDO hattının Lojik 0'a düştüğünü gördüğünde verinin okumaya hazır olduğunu anlar.

---

6. VERİ AKIŞ YÖNETİMİ, MİMARİ EVRİM VE PERFORMANS ANALİZİ (STM32 / AN5543 ODAKLI)

6.1 Veri Aktarım Yöntemleri: Polling, Interrupt ve DMA

- **CPU - Central Processing Unit [Merkezi İşlem Birimi: Sistemdeki komutları yürüten ana işlemci organı]**
- **Polling [Yoklama: CPU'nun donanım durum bayraklarını bir yazılım döngüsü içerisinde sürekli olarak kontrol etmesi yöntemi]**
- **Interrupt [Kesme: Donanım olayı gerçekleştiğinde CPU'nun mevcut işini durdurup ilgili ISR koduna atlaması]**

- **ISR - Interrupt Service Routine [Kesme Hizmet Programı: Kesme oluştuğunda yürütülen özel yazılım bloğu]**
- **DMA - Direct Memory Access [Doğrudan Bellek Erişimi: CPU müdahalesi olmadan bellek ile çevre birimleri arasında donanımsal veri taşıyan birim]**

6.2 Polling Döngüsü ve Cortex-M3 Komut/Çevrim Analizi

Yüksek SCLK frekanslarında ve kısa veri paketlerinde (Örn: 4-bit veri, **Baud Rate = PCLK / 2**, burada PCLK - Peripheral Clock [Çevre Birimi Saat Sinyali] anlamındadır) CPU Polling yöntemiyle veriye yetişemez.

C-Dili Polling Döngüsü:

```
while (1) {
    if ((SPI->SR & SPI_SR_TXE) != 0) {
        SPI->DR = *tx_data++;
    }
    if ((SPI->SR & SPI_SR_RXNE) != 0) {
        *rx_data++ = SPI->DR;
    }
}
```

C-Derleyicisi tarafından üretilen ARM Cortex-M3 Assembly Kodu:

```
??main_1:
    LDR      R0, [R3, #+08]    ; SPI->SR bayrak yazmacını oku
    LSLS     R0, R0, #+30      ; TXE bayrağını test et
    BMI.N    ??main_2          ; Aktarım hazır değilse main_2'ye atla
    LDRB     R0, [R1], #+1     ; Bellekten veriyi yükle ve adresi arttır
    STRB     R0, [R3, #+12]    ; Veriyi SPI->DR yazmacına yaz

??main_2:
    LDR      R0, [R3, #+08]    ; SPI->SR bayrak yazmacını tekrar oku
    LSLS     R0, R0, #+31      ; RXNE bayrağını test et
    BPL.N    ??main_1          ; Alım hazır değilse main_1'e dön
    LDRB     R0, [R3, #+12]    ; SPI->DR yazmacından veriyi oku
    STRB     R0, [R2], #+1     ; Veriyi belleğe kaydet
    B.N      ??main_1          ; Döngü başına dön
```

Performans Analizi: Bu assembly döngüsünün tek bir turu optimize edilse dahi **en az 12-15 CPU saat çevriminden** fazla sürer. 4-bitlik bir verinin **PCLK/2** hızında iletimi 8 saat çevriminde tamamlanır. CPU döngüyü tamamlayamadan yeni veri geleceğinden sistem RxFIFO **Data Overrun [Veri Taşması: Alım tamponu doluyken yeni veri gelmesi]** hatasına düşer.

Kesme (Interrupt) yöntemi de çözüm olmaz; çünkü kesmeye giriş ve çıkışta işlemci durumunun yığına (**Stack**) kaydedilip geri yüklenmesi (*Push/Pop*) tek başına **8 + 8 = 16 çevrim** sürer.

6.3 DMA Tamamlanması ile Tel Üzeri Aktarım Tamamlanması Farkı

DMA TC - Transfer Complete [DMA Aktarım Tamamlandı] bayrağının aktifleşmesi, yalnızca verilerin sistem belleği ile SPI dâhili **Tx Buffer [İletim Tamponu]** arasındaki transferinin bittiğini gösterir. Veri henüz fiziksel veri hatları (MOSI/MISO) üzerinden iletilmeye devam ediyor olabilir.

```
Fiziksel Hat : --[ Veri D1 ]--[ Veri D2 ]--[ CRC Baytı ]--> Tel Üzerinde İletim Devam
Ediyor!
                                                  ^
DMA Durumu   : --[ Memory -> Tx Buffer bitti ]+ (DMA TC Bayrağı Kaldırıldı)
```

Eğer yazılım **DMA TC** bayrağını görünce CS hattını kapatırsa veya SPI birimini devre dışı bırakırsa, tel üzerindeki son veri veya CRC baytı bozulur. İletişimi güvenle kapatmak için SPI bus durum bayrakları olan **BSY [Busy - Meşgul Bayrağı]**, **EOT [End of Transfer - Aktarım Sonu Bayrağı]** veya **TXC [Transmission Completed - İletim Tamamlandı Bayrağı]** izlenmelidir.

Bus Matrix Round-Robin Arbitrasyonu ve Latency Analizi:

DMA aktarımlarında her veri talebi çip içi veriyolu matrisinden (**Bus Matrix**) geçmek zorundadır. Matriste uygulanan **Round-Robin [Dairesel Öncelik Dağıtımı]** mekanizması nedeniyle her DMA transferi en az 7 sistem saat çevrimlik temel gecikmeye sahiptir.

CPU tarafından yürütülen kesintisiz çoklu komut blokları (Örn: **LDMIA** komutunun çalışması 14 çevrim sürer) veya kesme servis kayıt işlemleri (8 çevrim) esnasında veriyolu matrisi kilitlenir. Bu kilitlenmeler birleştiğinde DMA taleplerinin yanıtlanması **onlarca sistem çevrimi gecikebilir (Latency)**. Bu gecikme süresi, SPI donanımının TxFIFO tamponunun boşalmasına (**Data Underrun**) veya RxFIFO tamponunun taşmasına (**Data Overrun**) neden olur.

6.4 STM32 SPI Mimarisi Evrimi (v1.x, v2.x, v3.x)

STMicroelectronics STM32 mikrodenetleyici ailesindeki SPI donanım bloklarının sürümler bazında evrimi aşağıdaki tabloda karşılaştırılmıştır:

Özellik / Parametre	Sürüm 1.2.x	Sürüm 1.3.x	Sürüm 2.x.x	Sürüm 3.x.x
Veri Boyutu (Data Size)	Sabit 8 veya 16-bit	4 ila 16-bit arası	4 ila 16/32-bit arası	4 ila 16/32-bit arası
Tx & Rx FIFO Yapısı	Yok (Tekil Yazmaç)	2x 4-Bayt FIFO	2x 4 ila 32-Bayt FIFO	2x 4 ila 32-Bayt FIFO
Dual-Clock Domain	Yok (Tek APB Saati)	Yok (Tek APB Saati)	Var (APB ve Kernel Ayrımı)	Var (APB ve Kernel Ayrımı)
Programlanabilir Sayaçlar (TSIZE)	Yok	Yok	Var	Var
Underrun Algılama (UDR)	Yok	Yok	Var	Var
Master Otomatik Süspansiyon	Yok	Yok	Var (**MASRX**)	Var
DXP Bayrağı (Dual-Packet)	Yok	Yok	Var	Var
RDY Sinyal Desteği	Yok	Yok	Yok	Var

Özellik / Parametre	Sürüm 1.2.x	Sürüm 1.3.x	Sürüm 2.x.x	Sürüm 3.x.x
SPI Devre Dışı FIFO Durumu	Korunur	Korunur ve Erişilebilir	Temizlenir (Flushed/Lost)	Temizlenir (Flushed/Lost)

AN5543 uygulama notuna göre kritik mimari fark şudur: **Sürüm 1.3.x** yapısında SPI birimi devre dışı bırakıldığında (**SPE = 0**), RxFIFO içerisindeki veriler korunur ve CPU tarafından okunmaya devam edilebilir. Ancak **Sürüm 2.x.x ve 3.x.x** mimarilerinde SPI kapatıldığı anda TxFIFO ve RxFIFO içeriklerinin tamamı دونanımsal olarak temizlenir (**Flushed**) ve tamponlardaki veriler kalıcı olarak kaybolur.

6.5 Yarı Çift Yönlü (Half-Duplex) Çalışma ve Seri Direnç Tedbiri

Tek bir veri hattı üzerinden hem okuma hem yazma yapılan **Half-Duplex [Yarı Çift Yönlü: Tek bir hat üzerinden sırayla tek yönlü aktarım]** sistemlerde yön değişimi sırasında zamanlama uyumsuzlukları yaşanabilir. Controller kendi GPIO çıkışını pasifleştirmeden Target kendi çıkışını aktifleştirirse, iki sürücü aynı anda hatta farklı lojik seviyeler sürer.

Bu elektriksel çakışma anında oluşacak kısa devre akımını ve entegre hasarını önlemek için, ortak veri hattına serice bir **Koruma Direnci (Serial Protection Resistor)** eklenmesi zorunludur.

---

7. ARAYÜZ KARŞILAŞTIRMALARI VE OTOMOTİV/ENDÜSTRİYEL SERİ STANDARTLAR

7.1 SPI, I2C ve UART Karşılaştırması

Endüstride en sık kullanılan üç seri haberleşme protokolünün teknik karşılaştırması aşağıda verilmiştir:

Kriter / Parametre	SPI (Serial Peripheral Interface)	I2C (Inter-Integrated Circuit)	UART (Universal Asynchronous Receiver/Transmitter)
Sinyal Hat Sayısı	3 veya 4 Hat (SCLK, MOSI, MISO, CS)	2 Hat (SDA, SCL)	2 Hat (TX, RX)
Zamanlama Tipi	Senkron (Ortak Saat Var)	Senkron (Ortak Saat Var)	Asenkron (Ortak Saat Yok, Baud Rate Ayarlı)
Maksimum Hız	Yüksek (**10 - 50+ MHz**)	Standart (**100 kHz, 400 kHz, 3.4 MHz**)	Düşük-Orta (**9600 bps - 1.5 Mbps**)
Donanım Karmaşıklığı	Düşük (Shift Register Tabanlı)	Orta (Açık Kollektör + Pull-Up Dirençleri)	Düşük-Orta (Baud Rate Osilatörü Gerekir)
Veri Onayı (ACK)	Donanımsal Standart ACK Yok	Her Baytta Donanımsal ACK/NACK Var	Otomatik Donanımsal ACK Yok
Çoklu Cihaz Desteği	Var (Ayrı CS veya Daisy-Chain)	Var (7-bit / 10-bit Adresleme ile)	Temel Yapıda Yok (Noktadan Noktaya)

Kriter / Parametre	SPI (Serial Peripheral Interface)	I2C (Inter-Integrated Circuit)	UART (Universal Asynchronous Receiver/Transmitter)
Çalışma Modu	Full-Duplex veya Half-Duplex	Half-Duplex	Full-Duplex veya Half-Duplex
Tetikleme Tipi	Kenar Tetiklemeli (Edge-Triggered)	Seviye Tetiklemeli (Level-Triggered)	Başlatma Biti Kenar Tetiklemeli

UART - Universal Asynchronous Receiver/Transmitter [Evrensel Asenkron Alıcı/Verici: Ortak saat hattı olmadan asenkron seri veri aktarımı sağlayan donanım arabirimi] protokolünde saat hattı bulunmadığı için alıcı ve verici tarafların Baud Rate frekanslarını önceden eşitlemesi şarttır.

7.2 İlgili Diğer Standartlar: QSPI ve MICROWIRE

QSPI - Queued Serial Peripheral Interface [Kuyruklu Seri Çevre Birimi Arabirimi]

QSPI, standart SPI'ın gelişmiş bir sürümüdür.

- **Kuyruk Mimarisi:** 16 kelimelik dâhili bir aktarım kuyruğuna (RAM - Random Access Memory [Rastgele Erişimli Bellek: Geçici veri saklama birimi]) sahiptir. CPU müdahalesi olmadan 256 bite kadar olan veri bloklarını otomatik olarak transfer edebilir.
- **Programlanabilir CS:** Chip Select hatları donanım tarafından otomatik yönetilir.

MICROWIRE / MICROWIRE PLUS

National Semiconductor tarafından geliştirilen seri arabirim standardıdır.

- **Sabit Ayarlar:** SPI'ın aksine esnek mod seçimi sunmaz. Kutupluluk ve faz sabit olarak **CPOL = 0, CPHA = 0** (Mod 0) varsayılanındadır.

---

8. SORUN GİDERME, YAYGIN HATALAR VE MANTIK ANALİZÖRÜ KULLANIMI

8.1 Yaygın Donanım ve Yazılım Hataları

- **OVR - Data Overrun [Veri Taşması Hatası]:** Alım FIFO tamponu (**RxFIFO**) tamamen doluyken ve mevcut veri okunamamışken harici cihazdan yeni bir verinin gelmesi durumudur.
- **UDR - Data Underrun [Veri Yetersizliği Hatası]:** İletim FIFO tamponu (**TxFIFO**) boşken SCLK saat vuruşlarının gelmeye devam etmesi durumudur.
- **Desenkronizasyon (Desynchronization):** SCLK hattına gürültü girmesi sonucu Target cihazın faz kayması yaşamasıdır. Çözüm için oturum aralarında SPI birimi devre dışı bırakılarak dâhili durum makinesi (**State Machine**) sıfırlanmalı veya MISO örnekleme geciktirme biti (**DRDS**) aktifleştirilmelidir.

8.2 Mantık Analizörü (Logic Analyzer) ile Adım Adım Hata Ayıklama

Bir **Logic Analyzer [Mantık Analizörü: Dijital hatlardaki sinyalleri yakalayıp zaman ekseninde grafiksel olarak inceleyen test cihazı]** ile SPI hattı hatalarını adım adım giderme prosedürü:

1. **CS Doğrulaması:** CS hattının veri iletimi başlamadan önce Lojik 0 (aktif) seviyesine indiğini ve veri bitimi sonrasına kadar Lojik 0'da kaldığını doğrula.
2. **Boşta Saat Seviyesi (CPOL):** CS henüz aktifleşmemişken SCLK hattının lojik seviyesini incele. Lojik 0 ise **CPOL=0**, Lojik 1 ise **CPOL=1** modunu ayarla.
3. **Örnekleme Kenarı (CPHA):** İlk veri bitinin saatin ilk kenarında mı yoksa ikinci kenarında mı sabitlenip okunduğunu tespit et (**CPHA=0** veya **CPHA=1**).
4. **Bit Sırası (MSB/LSB):** Veri yolında okunan ilk bitin hedef entegrenin veri sayfasındaki en yüksek bit (MSB) ile eşleştiğini doğrula.
5. **Dummy Byte ve Yanıt Hizalaması:** Okuma işleminde cevabın kaçıncı baytta geldiğini kontrol et. İlk baytın komut ekosu mu yoksa geçersiz veri mi olduğunu doğrula.

---

9. AKADEMİK VE TEKNİK KAYNAKLARIN DEĞERLENDİRİLMESİ

9.1 Kaynak Türleri, Doğruluk ve Popülerlik Analizi

Mühendislik dokümantasyonunda kullanılan kaynak türlerinin teknik geçerliliği farklı bağlamlarda değerlendirilir:

1. **Üretici Uygulama Notları (Application Notes - AN-1248, AN5543, SBOA621):** Doğrudan silikon üreticilerinin (Analog Devices, STMicroelectronics, Texas Instruments) kıdemli mühendislerince hazırlanır. Donanım hatalarını, zamanlama sınırlarını ve silikon seviyesindeki davranışı birebir yansıttığı için **en yüksek teknik doğruluğa** sahiptir.
2. **Teknik Makaleler ve Dergiler (Analog Dialogue vb.):** Kavramsal öğretim ve sistem seviyesi mimari çözümler için mükemmeldir.
3. **Hakemli Akademik Makaleler:** Yeni algoritmalar ve teorik yaklaşımlar sunar; ancak doğrudan entegre zamanlama ayrıntılarını içermeyebilir.

Sayısal indirilme, görüntülenme veya atıf sayıları teknik doğrulukla doğrudan korelasyon göstermez. Bir kaynağın popüler olması, ilgili kütüphanenin hatasız olduğunu garanti etmez; her zaman üreticinin resmi veri sayfaları (**Datasheet**) temel alınmalıdır.

---

10. KAPSAMLI KISALTMA VE KAVRAM SÖZLÜĞÜ

Terim / Kısaltma	İngilizce Açılımı ve Türkçe Açıklaması
SPI	**Serial Peripheral Interface [Seri Çevre Birimi Arabirimi]:** Senkron seri haberleşme protokolü.
SCLK	**Serial Clock [Seri Saat Sinyali]:** Veri aktarımını senkronize eden saat hattı.
MOSI	**Master Out Slave In [Ana Çıkış Bağımlı Giriş]:** Denetleyiciden hedefe veri hattı.

Terim / Kısaltma	İngilizce Açılımı ve Türkçe Açıklaması
MISO	**Master In Slave Out [Ana Giriş Bağımlı Çıkış]:** Hedeften denetleyiciye veri hattı.
COPI	**Controller Out Target In [Denetleyici Çıkış Hedef Giriş]:** Güncel denetleyiciden hedefe veri hattı.
CIPO	**Controller In Target Out [Denetleyici Giriş Hedef Çıkış]:** Güncel hedeften denetleyiciye veri hattı.
CS	**Chip Select [Yonga Seçimi]:** Hedef cihazı aktifleştiren aktif-düşük sinyal.
SS	**Slave Select [Bağımlı Cihaz Seçimi]:** Target cihaz seçim hattı.
CPOL	**Clock Polarity [Saat Kutupluluğu]:** Saat hattının boşta durma voltaj seviyesi.
CPHA	**Clock Phase [Saat Fazı]:** Verinin örneklenme saat kenarı sırası.
MSB	**Most Significant Bit [En Çok Anlamlı Bit]:** En yüksek basamak değerli ikili bit.
LSB	**Least Significant Bit [En Az Anlamlı Bit]:** En düşük basamak değerli ikili bit.
RTC	**Real-Time Clock [Gerçek Zaman Saati]:** Zaman bilgisini tutan özel entegre.
DMA	**Direct Memory Access [Doğrudan Bellek Erişimi]:** İşlemcisiz bellek veri taşıma birimi.
CPU	**Central Processing Unit [Merkezi İşlem Birimi]:** Sistem ana işlemcisi.
RTOS	**Real-Time Operating System [Gerçek Zamanlı İşletim Sistemi]:** Zaman öncelikli işletim sistemi.
FIFO	**First In First Out [İlk Giren İlk Çıkar]:** Tampon bellek mimarisi.
OVR	**Overrun Error [Veri Taşması Hatası]:** Alım tamponu doluyken yeni veri gelmesi hatası.
UDR	**Underrun Error [Veri Yetersizliği Hatası]:** İletim tamponu boşken saat gelmesi hatası.
BSY	**Busy Flag [Meşgul Bayrağı]:** SPI veri yolunun o anda aktif olduğunu gösteren bayrak.
EOT	**End of Transfer [Aktarım Sonu]:** SPI iletim paketinin bittiğini bildiren bayrak.
TXC	**Transmission Completed [İletim Tamamlandı]:** Tel üzerindeki iletimin bittiğini gösteren bayrak.
ACK	**Acknowledgment [Onay Sinyali]:** Verinin alındığını doğrulayan yanıt biti.

Terim / Kısaltma	İngilizce Açılımı ve Türkçe Açıklaması
CRC	**Cyclic Redundancy Check [Döngüsel Artıklık Denetimi]:** Matematiksel veri doğrulama kodu.
QSPI	**Queued Serial Peripheral Interface [Kuyruklu SPI]:** Bellek kuyruklu gelişmiş SPI.
I2C	**Inter-Integrated Circuit [Entegreler Arası İletişim]:** 2 telli senkron seri protokol.
UART	**Universal Asynchronous Receiver/Transmitter:** Asenkron seri iletişim donanımı.
ADC	**Analog-to-Digital Converter [Analog-Dijital Dönüştürücü]:** Analog sinyali dijital veriye dönüştüren birim.
DAC	**Digital-to-Analog Converter [Dijital-Analog Dönüştürücü]:** Dijital veriyi analog sinyale dönüştüren birim.
GPIO	**General Purpose Input/Output [Genel Amaçlı Giriş/Çıkış]:** Programlanabilir mikrodenetleyici pini.
SPST	**Single-Pole Single-Throw [Tek Kutuplu Tek Yönlü Anahtar]:** Basit aç/kapa anahtar yapısı.
APB	**Advanced Peripheral Bus [Gelişmiş Çevre Birimi Veriyolu]:** Çip içi düşük hızlı çevre veriyolu.
CMOS	**Complementary Metal-Oxide-Semiconductor:** Düşük güçlü yarı iletken entegre teknolojisi.
TTL	**Transistor-Transistor Logic:** Transistör tabanlı dijital mantık ailesi.
RAM	**Random Access Memory [Rastgele Erişimli Bellek]:** Geçici veri depolama birimi.

---

11. DEĞERLENDİRME VE KONTROL SORULARI

Soru 1:

CPOL = 1 ve **CPHA = 0** olarak konfigüre edilmiş bir SPI sisteminde saat sinyalinin boşta seviyesi ve veri örnekleme kenarı aşağıdakilerden hangisidir? A) Boşta Düşük - Yükselen Kenar B) Boşta Yüksek - Düşen Kenar C) Boşta Yüksek - Yükselen Kenar D) Boşta Düşük - Düşen Kenar

Açıklamalı Yanıt:

Doğru Cevap: B. CPOL = 1 olduğunda SCLK saat hattı boşta Lojik 1 (Yüksek) seviyesindedir. Kutupluluk yüksek olduğu için saat sinyalinin ilk etkin kenarı Lojik 1'den Lojik 0'a geçiş yani **Düşen Kenar**dır. **CPHA = 0** olduğu için örnekleme ilk etkin kenarda yapılır. Dolayısıyla yanıt "Boşta Yüksek - Düşen Kenar"dır (Mod 2).

Soru 2:

Bir Target cihazın SDO verisini geçerli kılma süresi (**t_(9)**) **36 ns** ve Controller'ın kurulum süresi (**t_(setup)**) **10 ns** ise, bu sistemde teorik maksimum okuma frekansı ve pratik sınır nedir? A) **50 MHz** teorik / **25 MHz** pratik B) **21.73 MHz** teorik / **10 MHz** pratik C) **10 MHz** teorik / **5 MHz** pratik D) **100 MHz** teorik / **50 MHz** pratik

Açıklamalı Yanıt:

Doğru Cevap: B. Toplam minimum periyot **T_(min) = t_(9) + t_(setup) = 36 ns + 10 ns = 46 ns**. Teorik frekans **f = 1 / 46 ns ≈ 21.73 MHz**. AN-1248 belgesine göre pratik güvenilir okunabilirlik sınırı hat kapasitansları nedeniyle **10 MHz** olarak sınırlandırılır.

Soru 3:

Bir DMA transferinde **DMA TC** (Transfer Complete) bayrağı yandığı anda CS sinyalinin hemen kapatılmamasının temel teknik sebebi nedir? A) DMA işlemciyi durdurduğu için B) DMA TC bayrağı bellek-tampon transferini gösterir; veri henüz tel üzerinde aktarılıyor olabilir C) SCLK frekansı otomatik düştüğü için D) CS sinyali yazılımla kontrol edilemediği için

Açıklamalı Yanıt:

Doğru Cevap: B. DMA TC bayrağı yalnızca RAM ile SPI TxFIFO arasındaki veri taşımasının bittiğini doğrular. Verinin son biti veya CRC baytı henüz kaydırma yazmacından tel üzerine (MOSI) sürülmeye devam ediyor olabilir. CS erken kaldırılırsa iletim yarıda kesilir.

Soru 4:

Daisy-Chain topolojisinde 8-bitlik 4 adet cihaz bağlandığında, tüm cihazların güncellenmesi için kaç SCLK vuruşu gerekir? A) 8 B) 16 C) 24 D) 32

Açıklamalı Yanıt:

Doğru Cevap: D. Formül: **Toplam SCLK = N_(cihaz) × N_(bit) = 4 × 8 = 32** saat çevrimidir.

Soru 5:

MAX7319 entegresinde AD2=GND ve AD0=VCC bağlandığında cihazın 7-bitlik I2C adresi binary olarak ne olur? A) **1100000** B) **1101001** C) **1101101** D) **1100111**

Açıklamalı Yanıt:

Doğru Cevap: B. MAX7319 adres tablosuna bakıldığında A6=1, A5=1, A4=0 sabittir. AD2=GND ve AD0=VCC kombinasyonu için A3=1, A2=0, A1=0, A0=1 üretilir. Birleşimi **1101001** (**0x69**) olur.

Soru 6:

Cortex-M3 mikrodenetleyicide 4-bitlik kelime uzunluğunda ve **PCLK/2** saat hızında Polling yöntemi uygulandığında RxFIFO taşmasının (Data Overrun) temel sebebi nedir? A) İşlemcinin saat hızının düşük olması B) Polling assembly döngüsünün (12-15 çevrim) 8 çevrimlik veri aktarım süresinden daha uzun sürmesi C) CS sinyalinin erken kesilmesi D) SPI modunun yanlış seçilmesi

Açıklamalı Yanıt:

Doğru Cevap: B. 4-bitlik veri **PCLK/2** hızında 8 saat çevriminde iletilir. Assembly kod analizi gösterir ki durum bayrağını test edip belleğe veri yazan döngü en az 12-15 çevrim sürer. CPU veriye yetişemediği için RxFIFO dolar ve Data Overrun hatası oluşur.

Soru 7:

Yarı Çift Yönlü (Half-Duplex) tek hatlı SPI iletişiminde hattına serice bir koruma direncinin eklenme zorunluluğunun teknik sebebi nedir? A) Sinyal gürültüsünü bastırmak B) Yön değişimi sırasında Master ve Slave GPIO'larının aynı anda zıt lojik seviyeleri sürmesiyle oluşacak kısa devre akımını önlemek C) SCLK frekansını arttırmak D) Tri-State modunu kapatmak

Açıklamalı Yanıt:

Doğru Cevap: B. Yazmadan okumaya geçiş anında zamanlama kayması yaşanırsa, Master Lojik 1 sürerken Slave Lojik 0 sürebilir. İki sürücünün çakışması (Bus Contention) yüksek kısa devre akımı çeker. Seri direnç bu akımı sınırlayarak entegreleri korur.

Soru 8:

CPHA = 0 modunda çalışan bir SPI Slave cihazında TxFIFO yazımının gecikmesi (Underrun) durumunda MISO hattında ilk bit örneklenirken nasıl bir bozulma yaşanır? A) Veri hiç iletilmez B) Slave ilk bit periodunda önceki verinin son bit seviyesini (adept) sürer; geç gelen veri yazımı örnekleme anından sonraya kalırsa yanlış bit örneklenir C) SCLK hattı kilitlenir D) CS hattı otomatik Lojik 1 olur

Açıklamalı Yanıt:

Doğru Cevap: B. CPHA = 0 modunda örnekleme saatin hemen ilk kenarında yapılır. Eğer veri yazımı gecikirse Slave MISO hattına önceki tampon verisini çıkarır. Örnekleme anından sonra yapılan veri yazımı ilk biti kurtaramaz ve hatalı bit örneklenir (AN5543 Şekil 3).

Soru 9:

QSPI (Queued SPI) protokolünün standart SPI protokolüne kıyasla sunduğu en büyük donanımsal avantaj nedir? A) Daha az hat kullanması B) 16 kelimelik dâhili kuyruk (RAM) sayesinde CPU müdahalesi olmadan 256 bite kadar veriyi otomatik transfer edebilmesi C) Asenkron çalışması D) Sadece 2 hat kullanması

Açıklamalı Yanıt:

Doğru Cevap: B. QSPI dâhilinde bulunan 16 kelimelik iletim kuyruğu sayesinde işlemciye her baytta kesme üretmeden blok veriyi donanımsal olarak aktarabilir.

Soru 10:

Bir Mantık Analizörü (Logic Analyzer) ekranında CS aktifleştikten sonra SCLK hattının Lojik 1 seviyesinde beklediği ve verinin SCLK'nin yükselen kenarında örneklendiği görülmüştür. Bu sistem hangi SPI Modunda çalışmaktadır? A) Mod 0 B) Mod 1 C) Mod 2 D) Mod 3

Açıklamalı Yanıt:

Doğru Cevap: D. Boşta saat seviyesi Lojik 1 olduğu için **CPOL = 1**'dir. İlk kenar düşen, ikinci kenar yükselen kenardır. Veri yükselen kenarda (yani ikinci kenarda) örneklendiği için **CPHA = 1**'dir. **CPOL=1, CPHA=1** kombinasyonu **Mod 3**'e karşılık gelir.

Soru 11:

CPHA = 0 modunda Controller'ın ilk veri bitini (MSB) hat üzerine sürmesini sağlayan tetikleyici donanım olayı nedir? A) İlk SCLK yükselen kenarı B) CS sinyalinin Lojik 1'den Lojik 0 seviyesine düşmesi (Active-Low assertion) C) İlk SCLK düşen kenarı D) DMA TC bayrağının kalkması

Açıklamalı Yanıt:

Doğru Cevap: B. CPHA = 0 modunda ilk saat kenarı aynı zamanda ilk örnekleme kenarıdır. Verinin ilk örnekleme kenarından önce hatta kararlı olması gerektiğinden, CS sinyalinin aktif düşük seviyeye inmesi donanım tarafından MSB biti hat üzerine süren tetikleyici olarak kullanılır.

Soru 12:

STM32 SPI mimarisinde Sürüm 1.3.x ile Sürüm 2.x.x/3.x.x arasındaki, SPI biriminin devre dışı bırakılması (**SPE=0**) durumundaki FIFO davranış farkı nedir? A) Sürüm 1.3.x FIFO'yu temizler; Sürüm 2.x.x korur B) Sürüm 1.3.x RxFIFO içeriğini korur ve erişime izin verir; Sürüm 2.x.x ve üzeri ise SPI kapatıldığında FIFO içeriklerini otomatik temizler (flushed/lost) C) İki sürüm arasında fark yoktur D) Sürüm 3.x.x sadece TxFIFO'yu korur

Açıklamalı Yanıt:

Doğru Cevap: B. AN5543 uygulama notu Madde 4.2.2'ye göre v1.3.x mimarisinde SPI kapatıldığında RxFIFO'daki okunamamış veriler korunur. v2.x.x ve v3.x.x mimarilerinde ise SPI devre dışı bırakıldığı anda hem TxFIFO hem RxFIFO içerikleri donanımsal olarak sıfırlanır ve veriler kaybolur.

---

12. KAYNAKÇA (REFERENCES)

- **[S01]** Analog Devices - *AN-1248 Application Note: SPI Interface* (Miguel Usach Merino).
- **[S02]** Analog Devices - *Introduction to SPI Interface* (Piyu Dhaker, Analog Dialogue Vol. 52).
- **[S03]** STMicroelectronics - *AN5543 Application Note: Guidelines for Enhanced SPI Communication on STM32 MCUs/MPUs*.
- **[S04]** Analog Devices - *Interfacing SPI Real-Time Clocks (RTCs) with a Microcontroller*.
- **[S05]** Analog Devices - *SPI/I2C Bus Lines Control Multiple Peripherals*.
- **[S06]** Texas Instruments - *Understanding the SPI Bus* (SBOA621).