

Rapport de stage de BUT

Conception et fabrication de la carte DGCTR (Digitizer Clock and Time Reference) ALMA 2030

Laboratoire d'Astrophysique de Bordeaux
Par Arthur Blachon

Maître de stage : Wilfried d'Anna
Professeur référent : Frédéric Champion

Année universitaire 2025 - 2026



Remerciements

Je souhaite remercier chaleureusement toute l'équipe SEII du Laboratoire d'Astrophysique de Bordeaux, pour m'avoir accueilli et intégré au sein de l'équipe dès le premier jour. Je me suis directement senti à l'aise dans un environnement complètement étranger, et c'est grâce à eux.

Un immense merci à Wilfried D'Anna, mon maître de stage, pour son accompagnement, ses conseils, sa pédagogie et sa patience. Sa personnalité m'a permis de me sentir tout de suite intégré dans le bureau où j'étais.

Je remercie aussi Stéphane Gauffre, pour m'avoir guidé et aidé tout au long de la conception de la carte, de m'avoir expliqué avec pédagogie de nouvelles notions de conception, et d'avoir été disponible dès que j'avais besoin de lui.

Merci à Vincent Carlier, mon voisin de bureau et bon professeur lorsqu'il s'agit de répondre à mes questions sur la partie FPGA du projet.

Je tiens aussi à remercier Hervé Soulié, Valentin Hazard, Théo Chicard et Théotime Sergeant, qui amènent une ambiance chaleureuse au sein de l'équipe, et qui ont su se montrer patients lors de mes questions sur leur travail.

Je n'oublie pas Benjamin Quertier, chef de projet, dont le leadership m'a montré une nouvelle manière d'organiser des réunions et de créer un environnement de travail motivant et encourageant.

Merci aussi aux professeurs de l'IUT de Gradignan, en GEII, qui m'ont enseigné leur domaine et ont été patients lors de mes nombreuses questions. Une formation encadrée par des professionnels passionnés comme eux est un environnement parfait pour le développement de connaissances et compétences.

Résumé

Ce stage avait pour objectif la conception d'une carte électronique nommée DGCTR dans le cadre du projet international ALMA 2030. Une fois le schéma électrique pris en main, des simulations ont été réalisées sur LTSpice afin de vérifier le bon fonctionnement théorique du système, l'adapter si besoin, et réaliser une analyse de fiabilité.

S'est ensuivie une phase de placement et routage des composants sur le logiciel eCADStar, avec en parallèle la modélisation 3D d'un support pour banc de test sur le logiciel OnShape.

Enfin, après réception de la carte fabriquée, des tests ont été réalisés sur banc de test afin de vérifier et valider le bon fonctionnement de la carte.

Abstract

The main goal of this internship was the design and verification of an electronic board named DGCTR, for the international project ALMA 2030. Once the wiring diagram was understood, simulations were made on LTSpice in order to confirm that the system was theoretically working as intended, adapt it if needed, and conduct a part stress analysis.

Then came a phase of placement and routing of the components on the software eCADStar, with the realisation of a 3D model for the test bench simultaneously, on the software OnShape.

Finally, after receiving the assembled board, tests were conducted on a test bench in order to validate the performances of the DGCTR board.

Résumé.....	3
Abstract.....	3
Introduction.....	5
Présentation du cadre.....	6
1. Présentation du Laboratoire d'Astrophysique de Bordeaux.....	6
2. Présentation de l'équipe SEII.....	7
a. Projets spatiaux.....	8
b. Projets terrestres.....	8
3. Présentation du projet ALMA.....	8
a. Le projet actuel.....	8
b. Présentation du projet WSU (Wideband Sensitivity Upgrade) (ALMA 2030).....	11
c. Présentation du projet WIFP (WSU IF Processor) (ALMA 2030).....	11
Développement de la carte DGCTR.....	14
1. Contexte et description de la carte DGCTR.....	14
2. Etude et compréhension du schéma électrique.....	16
a. Partie puissance.....	17
b. Partie numérique.....	22
c. Partie haute fréquence.....	27
3. Simulations de la partie puissance.....	30
4. Derating et fiabilité.....	33
a. Définition de derating.....	33
b. Analyse de fiabilité.....	34
5. Placement et routage.....	34
a. Placement des composants.....	35
b. Définition des plans d'alimentation.....	40
c. Routage par plan.....	43
d. Routage par pistes.....	44
e. Blindage.....	46
6. Préparation aux tests et à la maintenance.....	49
7. Modélisation 3D et conception du support de la carte.....	50
8. Les étapes restantes pour finaliser la carte DGCTR.....	53
Acquis.....	55
1. Compétences acquises et renforcées.....	55
2. Outils découverts et utilisés.....	55
Conclusion et perspectives.....	56
Annexes.....	57
Index des figures.....	58
Glossaire.....	60

Introduction

J'ai depuis longtemps été passionné par l'espace et ses mystères. Un univers à découvrir, semblant défier toutes lois que l'on essaye de lui appliquer, et avec des contraintes thermiques et magnétiques hors du commun.

Lorsque j'ai eu l'occasion de rencontrer Willy d'Anna en première année de BUT GEII, en cours de SAE, j'ai été directement passionné par les domaines du Laboratoire d'Astrophysique de Bordeaux et les projets qu'ils y ont réalisés.

J'ai pu intégrer le LAB dans l'équipe Systèmes Électroniques et Informatique Instrumentale (SEII), où j'en ai découvert davantage sur le projet actuel principal de l'équipe, le projet ALMA 2030, ainsi que sur ma mission pour ce stage : router une des cartes de ce projet, ainsi que modéliser la partie mécanique autour de cette carte et préparer pour les tests qui seront ensuite réalisés dessus.

La carte mettant quelques semaines à être fabriquée par un service tiers, je n'ai pas pu réaliser les tests directement sur la carte, mais j'ai tout de même pu prévoir la réalisation de ces tests en la routant.

Ce stage m'a permis à la fois de renforcer mes compétences en conception électronique et 3D, mais aussi de découvrir et prendre en main de nouveaux logiciels comme LTSpice ou eCADStar. J'ai aussi pu en apprendre davantage sur les normes IPC, AFNOR et le routage en haute fréquence.

Au cours de ce rapport, je présenterai tout d'abord le contexte global de la carte que j'ai routée, suivi de l'analyse réalisée sur le schéma électrique déjà existant, puis du routage de la carte, pour finir sur la conception mécanique autour de celle-ci.

Présentation du cadre

1. Présentation du Laboratoire d'Astrophysique de Bordeaux

Le Laboratoire d'Astrophysique de Bordeaux (LAB) est une unité mixte de recherche (UMR) rattachée à l'Université de Bordeaux et au Centre National de la Recherche Scientifique (CNRS). Il fait partie de l'Observatoire Aquitain des Sciences de l'Univers (OASU), lui-même rattaché à l'Institut National des Sciences de l'Univers (INSU) du CNRS.

Les domaines de recherche du LAB sont très variés. Ils vont de l'étude du milieu interstellaire à la formation des étoiles et des systèmes planétaires, en passant par la recherche de la vie, le climat planétaire et l'habitabilité. À plus grande échelle, certaines équipes s'intéressent à des objets massifs comme les amas d'étoiles et galaxies.

Le LAB est impliqué dans des projets de recherche d'ampleur nationale et internationale. Il collabore avec des agences telles que la NASA (National Aeronautics and Space Administration, États-Unis), la JAXA (Japan Aerospace Exploration Agency, Japon), l'ESA (European Space Agency, Europe), l'ESO (European Southern Observatory, Europe), l'IRAM (Institut de RadioAstronomie Millimétrique), le LATMOS (Laboratoire Atmosphères, Milieux, Observations Spatiales), l'IRAP (Institut de Recherche en Astrophysique et Planétologie), le LIRA (Laboratoire d'Instrumentation et de Recherche en Astrophysique), le CNES (Centre National d'Études Spatiales) et d'autres.

L'organisation au sein du Laboratoire d'Astrophysique de Bordeaux (LAB) repose sur plusieurs pôles aux missions complémentaires, répartis entre activités scientifiques, techniques et administratives.

L'organisation du LAB se fait comme suit :

- ❖ 5 équipes scientifiques travaillant sur des thématiques différentes:
 - AMOR (Astrochimie Moléculaire et ORigine des systèmes planétaires)
 - ASP (Atmosphères et Surfaces Planétaires)
 - ECLIPSE (Exoplanets, CLimates and Planetary Systems Evolution)
 - FEMIS (Formation d'Étoiles et Milieu InterStellaire)
 - M2A (Métrologie de l'espace, Astrodynamique, Astrophysique)
- ❖ 3 équipes techniques qui sont spécialisées en :
 - SEII (Systèmes Électroniques et Informatique Instrumentale) pour la conception et réalisation de systèmes embarqués
 - CSSD (Calculs Scientifiques et Science des Données) pour le développement de logiciels et interfaces de pilotage d'instruments
 - Mécanique pour la fabrication de composants pour les missions spatiales et les observatoires au sol

- ❖ 1 service administratif, chargé de la gestion logistique, financière et des ressources humaines du laboratoire.




Figure 1 : Organigramme du LAB

Les équipes scientifiques ont pour objectif de produire des avancées dans la compréhension de l'univers à différentes échelles.

Les équipes techniques, quant à elles, soutiennent les recherches en développant des outils et des instruments innovants pour les observatoires terrestres ou les missions spatiales.

2. Présentation de l'équipe SEII

Mon stage s'est déroulé au sein de l'équipe technique SEII. Cette équipe est spécialisée dans le développement de cartes électroniques, de systèmes de numérisation et de modules de pilotage embarqués.

L'équipe SEII est impliquée dans deux grandes catégories de projets : les missions spatiales et les projets d'observation terrestre. Elle développe les systèmes électroniques nécessaires au fonctionnement des instruments scientifiques embarqués ou installés sur les observatoires.

a. Projets spatiaux

- ❖ Instrument ChemCam (rover Curiosity, NASA) : conception des systèmes électroniques de pilotage et d'acquisition pour un spectromètre laser (analyse la composition chimique des roches martiennes) dans le cadre de la mission MSL (Mars Science Laboratory) .
- ❖ Instrument SuperCam (rover Perseverance, NASA) : augmentation des capacités de ChemCam avec de nouveaux modes de spectroscopie (Raman, infrarouge) et intégration d'un microphone dans le cadre de la mission MARS 2020.
- ❖ Instrument MIRS (MMX InfraRed Spectrometer, JAXA) : Conception des systèmes embarqués pour le spectro-imageur infrarouge qui permettra de caractériser la composition du système Martien.
- ❖ Radar WISDOM (rover Rosalind Franklin, ESA) : conception des systèmes embarqués pour un radar d'exploration du sous-sol martien dans le cadre de la mission ExoMars.
- ❖ Spectromètre HIFI (satellite Herschel, ESA) : instrument pour l'étude du milieu interstellaire froid à haute résolution spectrale.

b. Projets terrestres

- ❖ SKA (Square Kilometre Array) : ce projet international vise à construire le plus grand radiotélescope au monde, réparti entre l'Afrique du Sud (SKA-Mid) et l'Australie (SKA-Low). Le LAB a contribué au développement de la chaîne de réception pour des fréquences comprises entre 50 MHz et 14 GHz.
- ❖ ALMA (Atacama Large Millimeter/submillimeter Array, Chili) : participation au programme ALMA 2030, avec la conception de cartes électroniques pour la numérisation à large bande (jusqu'à 40 GS/s) et le traitement numérique du signal.

3. Présentation du projet ALMA

a. Le projet actuel

ALMA (Atacama Large Millimeter/submillimeter Array) est un réseau de radiotélescopes situé sur le plateau de Chajnantor à environ 5000 m d'altitude, dans le désert d'Atacama au Chili. Cet observatoire est le fruit d'une collaboration entre l'ESO (European Southern Observatory), le NRAO (National Radio Astronomy Observatory) et le NAOJ (National Astronomical Observatory of Japan) en partenariat avec le Chili.




Figure 2 : Site ALMA au Chili

L'étude du projet ALMA a débuté en 1995 mais la mise en service effective s'est faite en 2013 avec l'ouverture du site aux scientifiques.




Figure 3 : Développement du projet ALMA

ALMA est composé de 66 antennes (54 antennes de 12 mètres de diamètre et 12 antennes de 7 mètres) dont l'espacement est compris entre 15 mètres et 13 kilomètres. Ces antennes sont capables d'observer dans une bande de fréquences allant de 30 GHz à 950 GHz. L'objectif est de regarder la formation stellaire, les nuages moléculaires ainsi que l'univers primordial. Ce télescope, dû à sa bande de fréquence, est le plus puissant pour observer l'Univers.



Figure 4 : Différentes visualisations de la galaxie Centaurus A

Les rayons X permettent de voir des éléments plus chaud alors que les ondes millimétriques et submillimétriques permettent de visualiser les éléments plus froids.

Le signaux collectés par la parabole affluent vers le “Front End” qui est composé de 10 récepteurs avec chacun une plage de fréquences spécifique (entre 30 GHz et 950 GHz), puis le “Back End” permet la transposition de ces 10 plages entre 2GHz et 20GHz, avant de numériser les données et de les transmettre au corrélateur, qui sert au traitement du signal des antennes.




Figure 5 : Schéma de l’observatoire ALMA

b. Présentation du projet WSU (Wideband Sensitivity Upgrade) (ALMA 2030)

ALMA 2030 est une campagne d'amélioration de l'observatoire. Dans ce cadre, le WSU a pour objectif une amélioration de la bande passante traitée, de 2x8GHz à 2x16GHz.




Figure 6 : Schéma de la partie Back End et Front End

c. Présentation du projet WIFP (WSU IF Processor) (ALMA 2030)

Le WIFP est le projet proposé par le LAB pour contribuer au WSU.

- Le module WIFP DGSPOT consiste à numériser le signal IF provenant du Front-end (signal provenant du ciel), traiter les signaux numérisés (grâce à des FPGA), puis mettre en paquet les signaux traités afin de les transmettre vers le super corrélateur ALMA (ATAC) via 4 liens optiques à 400 GB/s soit à une vitesse globale de 1,2TB/s.
- D'autre part, un module d'alimentation WIFP Power Supply est nécessaire au fonctionnement de celui-ci.

Ces deux modules seront placés dans la baie électronique appelée “Digital Back-End Rack”.

Le DGSPOT est un module du WIFP. Il regroupe 6 cartes :

- 2 cartes DGSPOT (DiGitizer Signal Processing and Optical Transmission): composée de quatre ADC 6 bits et de deux FPGA,
- 2 cartes IFC (Intermediate Frequency Conditionner) : permet d’amplifier et filtrer les signaux avant de les transmettre aux ADC,
- 1 carte DGCTR (DiGitizer Clock and Time Reference) : chargée de distribuer une fréquence de 125 MHz et un signal de synchronisation TE (Time Event) aux cartes ci-dessus, en plus de “nettoyer” ce signal,
- 1 carte d’interface du système DTS (Digital Transmission System) : utilisée pour convertir les signaux électriques en signaux optiques et pour envoyer les données au nouveau supercalculateur.




Figure 7 : Vision 3D du module DGSPOT




Figure 8 : Diagramme du module DGSPOT

Le module DGSPOT intègre 4 ADC, ce qui donne un débit total de 960 GS/s ($4 \times 6 \text{ bits} \times 40 \text{ GS/s}$). Chaque ADC a pour but de numériser soit l'une des deux polarisations électromagnétiques soit la voie USB (Upper Side Band) ou LSB (Lower Side Band).

Développement de la carte DGCTR

1. Contexte et description de la carte DGCTR

La carte DGCTR a trois fonctions :

- Transmettre l'horloge de référence de 125 MHz aux deux cartes DGSPOT pour qu'elle puisse être convertie en 20 GHz à l'aide d'une PLL (Phase-Locked Loop),
- Transmettre le signal TE (Time Event) aux deux cartes DGSPOT,
- Nettoyer le signal TE à l'aide de l'horloge de référence et transmettre le signal cTE (clean TE) ainsi généré aux deux cartes IFC.




Figure 9 : Transmission des signaux de la carte DGCTR




Figure 10 : Entrées et sorties de la carte DGCTR

Les signaux mentionnés ci-dessus sont les suivants :

- Signal **TE** : permet de synchroniser les 66 antennes entre elles, afin qu'un élément unique capté par deux antennes espacées l'une de l'autre de plusieurs kilomètres soit traité comme tel. La gigue de ce signal varie est de l'ordre de 800 picosecondes, ce qui doit être réduit à moins de 25 picosecondes (une période à 40 GHz) en utilisant une DFF (Bascule D),
- Signal **125MHz** : une horloge dont la fréquence est de 125 MHz, elle constitue la fréquence de référence au travers des 66 antennes, utilisée de part et d'autre de la carte et du module DGSPOT en général. Cette horloge a une gigue très faible (< ps),
- Signal **cTE** : le signal TE après que la variation de sa période (gigue) ait été réduite sous les 25 picosecondes,
- Signaux **SPI** : permettent une communication entre les FPGA présents sur les cartes DGSPOT et les composants de contrôle de la carte DGCTR,
- Tensions **12V** et **1.2V** : servent à l'alimentation des composants de la carte.

Dans le module DGSPOT (voir figure 7), la carte DGCTR se trouve à l'avant, au plus près du panneau de connecteurs du module (voir figure 11).




Figure 11 : Emplacement de la carte DGCTR

2. Etude et compréhension du schéma électrique

A partir d'un cahier des charges et de spécifications, un schéma électrique de la carte DGCTR à été réalisé par Stéphane Gauffre, ingénieur de l'équipe SEII du Laboratoire d'Astrophysique de Bordeaux, avant mon arrivée dans l'équipe.

Ce schéma peut être divisé en trois parties principales :

- Puissance
- Numérique
- Haute fréquence

a. Partie puissance

La partie puissance a pour rôles de convertir la tension de 12V en entrée de la carte en tension de 3.3V, pouvant alimenter les composants de la carte. Elle est composée d'un convertisseur DC/DC (figure 15), abaissant la tension de 12V en 3.9V, précédé d'un filtre de mode commun (figure 13) et d'un filtre EMI (electromagnetic interferences) (figure 14) en série, afin de protéger le réseau 12V du bruit généré par le régulateur. S'ensuit alors un filtre de mode différentiel (figure 16), ainsi que deux régulateurs de tension (figure 17), abaissant la tension de 3.9V en deux tensions de 3.3V, qui alimentent chacune une partie du circuit.

Les figures ci-dessous se connectent entre elles de la manière suivante :




Figure 12 : Architecture de la partie puissance




Figure 13 : Filtre de mode commun




Figure 14 : Filtre EMI




Figure 15 : Convertisseur DC/DC




Figure 16 : Filtre de mode différentiel




Figure 17 : Régulateurs linéaires de tension

b. Partie numérique

La partie numérique a principalement un rôle de contrôle. Lorsque la carte est installée dans son antenne, aller contrôler manuellement son état de santé est tout sauf efficace. La carte transmet donc par elle-même différentes tensions, courants et températures, en plus d'envoyer des alertes dans le cas où une de ces valeurs devient anormale. Elle est composée de deux capteurs de température (figure 19), de deux translateurs de niveau (figure 20) pour convertir la logique 1,2 V du FPGA en logique 3,3 V des composants numériques, d'un ADC (figure 21), de trois mesures de courants (figure 22), d'un composant de référence de tension pour l'ADC (figure 23), d'une EEPROM (Electrically Erasable Programmable Read-Only Memory) pour l'identification de la carte (figure 24), ainsi que de quatre amplificateurs opérationnels (figure 25).

Les figures ci-dessous se connectent entre elles de la manière suivante :




Figure 18 : Architecture de la partie numérique




Figure 19 : capteurs de température




Figure 20 : Translateurs de niveau




Figure 21 : ADC de contrôle




Figure 22 : Mesures de courant




Figure 23 : Référence de tension




Figure 24 : EEPROM




Figure 25 : Amplificateurs opérationnels

c. Partie haute fréquence

La partie haute fréquence fonctionne à 125 MHz, et est chargée du “nettoyage” de la gigue du signal TE grâce à la bascule D. Elle est composée de deux buffers 1:4 (figure 27), un multiplexeur (figure 28), deux convertisseurs LVDS vers CML (figure 29), et une bascule D (figure 30), ainsi que les connecteurs associés aux signaux TE, cTE et 125 MHz.

Les buffers 1:4 permettent de diviser une entrée en 4 sorties identiques. Le multiplexeur permet d'appliquer ou non un décalage d'une demi-période à la fréquence 125 MHz (soit 4 ns), car on ne connaît pas la relation de phase entre le TE et le 125MHz pour chaque antenne. Les convertisseurs permettent de convertir les signaux de LVDS (Low Voltage Differential Signaling) en signaux CML (Current Mode Logic), correspondant à la logique utilisée par la bascule D. La bascule D permet ensuite de synchroniser le signal TE avec la fréquence de référence, afin de réduire grandement le jitter (inconsistance de la période du signal, à quelques centaines de picosecondes près).

Les figures ci-dessous se connectent entre elles de la manière suivante :




Figure 26 : Architecture de la partie haute fréquence




Figure 27 : Buffer 1:4 LVDS




Figure 28 : Multiplexeur LVDS




Figure 29 : Convertisseur LVDS vers CML





Figure 30 : Bascule D (DFF) CML



3. Simulations de la partie puissance

La première partie de ce projet a été de vérifier que le schéma électrique réalisé au préalable était correct et fiable sur le long terme. Pour cela, des simulations ont été réalisées sur le logiciel LTSpice. J'ai donc commencé par simuler la partie puissance en entier afin de vérifier les tensions théoriques de 3.9V en sortie du régulateur abaisseur de tension, et de 3.3V en sortie des convertisseurs DC/DC.

Après avoir recréé la partie puissance sur LTSpice (figure 31), j'ai ajouté des résistances très faibles afin de mesurer le courant traversant certaines zones (les rectangles sur la figure 31).



Les noms sur la figure précédente correspondent aux mesures sur les figures 32 à 36. Après avoir simulé le circuit, j'ai placé des sondes de mesure aux 5 points de la figure 31, et j'ai ainsi pu non seulement mesurer les tensions théoriques de 3.9V et 3.3V (figures 33 et 34), mais aussi constater l'efficacité du filtre EMI (figures 35 et 36), situé entre les courants IR7 et IR8.






Figure 34 : Mesure du 3.3V théorique




Figure 35 : FFT du courant en entrée du filtre EMI




Figure 36 : FFT du courant en sortie du filtre EMI

Plusieurs informations peuvent être tirées de ces mesures :

1. La tension théorique de 3.9V s'est avérée être plus proche de 4V. Suite à différents tests qui n'ont pas montré d'améliorations, cet écart a été déterminé comme acceptable,
2. La tension théorique de 3.3V est à +3,32 V, ce qui est acceptable,
3. Le courant en entrée du filtre EMI voit son bruit bel et bien atténué, comparé au courant à sa sortie qui est très bruyant à cause du régulateur,
4. On peut constater un pic de gain aux alentours des 10 KHz. Suite à plusieurs tests, il a été conclu que ce pic venait de la ferrite utilisée pour la simulation, qui n'était pas exactement la même que celle du schéma électrique. La figure 37 représente les courants en entrée et sortie du filtre après avoir remplacé la ferrite par le modèle équivalent du constructeur.




Figure 37 : FFT des courants en entrée et sortie du filtre EMI après modification

4. Derating et fiabilité

a. Définition de derating

Le derating, ou déclassement en français, correspond à une norme ESA utilisée pour les projets du domaine spatial. Afin d'assurer un fonctionnement optimal le plus longtemps possible, une marge doit être appliquée aux conditions d'utilisation maximales d'un composant. Cette marge se nomme "derating", et varie de grandeur et valeur en fonction de chaque composant.

Dans notre cas, le derating est le suivant :

- Résistances : 50% de la puissance maximale
- Bobines : 60% du courant maximal

- Condensateurs : 60% de la tension maximale

b. Analyse de fiabilité

Suite aux simulations réalisées sur le circuit de puissance, la dernière étape avant le routage était une analyse de fiabilité. J'ai donc vérifié que chaque condensateur, bobine et résistance respectait les normes de derating que nous voulions utiliser.

Voici, en figure 38, un exemple de la notation réalisée sur l'intégralité du schéma électrique, avec en premier les conditions d'utilisation maximales (constructeur), puis entre parenthèses la valeur maximale en prenant en compte le déclassement, et enfin la valeur obtenue soit par simulation sur LTSpice, soit en observation sur le schéma.




Figure 38 : Exemple d'analyse de fiabilité des composants du filtre EMI

5. Placement et routage

La carte DGCTR a été réalisée à partir d'un circuit imprimé à 6 couches, ce qui permet d'assigner certaines couches à certains rôles, et d'effectuer des routages plus complexes. Dans le cas de la carte DGCTR, les couches 1 et 6, soit les couches externes, sont réservées pour le routage de signaux et le placement de composants. Les couches 2 et 5 sont principalement réservées pour un plan de masse général, et les couches 3 et 4 sont prévues pour les plans d'alimentation. Il est très important de noter que, pour des raisons de normes, les composants sensibles ont été placés sur la couche 1, soit la couche supérieure du circuit imprimé, alors que ces composants seront en réalité sur le dessous de la carte une fois celle-ci placée sur son support.

Tout au long des parties ci-dessous, le point de vue pris est celui de la phase de routage, et non de la carte finale. Afin de voir la carte comme elle sera placée sur son support, une rotation de 180° par rapport à l'axe horizontal doit être effectuée.

Certains éléments de conception étaient imposés avant le placement ou routage des composants :

- Dimensions : la carte DGCTR doit faire une taille de 120 mm par 70 mm,
- Vis de fixation : la carte doit avoir des vis de fixation tout autour, afin de lier la masse de la carte au boîtier du module DGSPOT (en vert sur la figure 39),
- Connecteurs : les connecteurs de la carte doivent être placés à des endroits spécifiques sur la carte, afin d'assurer un passage des câbles sans encombrement (en jaune sur la figure 39),
- Cavité : dans l'optique de placer les composants sensibles dans une cavité, aucun élément autre que les vis ne doit se trouver sur la couche du dessous, au niveau des murs de la cavité (en rouge sur la figure 39).




Figure 39 : Eléments imposés de la carte DGCTR (échelle 1:1)

a. Placement des composants


Le placement des composants a été fait en 3 parties :

- Haute fréquence
- Puissance
- Numérique

Chacune correspondant à une des parties détaillées dans la présentation du schéma électrique. L'ordre dans lequel ces parties ont été placées correspond à leur niveau d'importance dans le fonctionnement de la carte.

i. Partie haute fréquence

J'ai donc placé en premier toute la partie haute fréquence, car elle est la plus sensible et nécessite que les composants soient placés le plus proche possible les uns des autres afin de limiter les pertes lors du trajet des informations. Cette partie se trouve sur la couche qui sera sur le dessous de la carte, afin de pouvoir l'encapsuler dans une cavité qui la protégera du bruit électromagnétique créé par toutes les autres cartes et les autres composants de la carte DGCTR.



que les tensions de 3.9V et 3.3V soient bien respectées, mais aussi que le filtre EMI protège bien le reste des cartes du bruit généré par le régulateur abaisseur de tension. Les convertisseurs DC/DC sont tout de même placés sur la couche opposée car ils sont relativement sensibles aux perturbations des autres composants.




Figure 41 : Placement de la partie puissance (vue partielle de la carte)

iii. Partie numérique

Enfin, j'ai placé la partie numérique. Les parties précédentes devaient être placées en gardant en tête le fait que certains composants de la partie numérique, soit les ADC et les translateurs de niveau, prennent beaucoup de place. Cette partie est beaucoup moins sensible

au temps de trajet des informations et aux perturbations des autres cartes, ce qui laisse beaucoup plus de libertés au moment du routage, et donc moins de contraintes au moment du placement.




Figure 42 : Placement de la partie numérique (vue partielle de la carte)

Avec l'ajout de 9 points de tests, permettant au moment des tests d'avoir des points de repère et d'accroche clairs, la carte avait de chaque côté l'apparence suivante :




Figure 43 : Placement sur la couche du dessus (vue globale de la carte)




Figure 44 : Placement sur la couche du dessous (vue globale de la carte)

b. Définition des plans d'alimentation

Une fois les composants placés, et plus généralement les différents blocs de fonctionnalités bien définis, j'ai défini les zones d'alimentation. Les tensions servant le plus sont les suivantes :

- 3.3V, servant pour l'alimentation d'une partie des composants haute fréquence,
- 3.3VAUX, servant pour l'alimentation du reste des composants haute fréquence et les composants numériques,
- 3.3VAUXA, servant pour l'alimentation des composants analogiques.

La tension 3.3V est divisée en deux tensions, 3.3VLVDS et 3.3VCML, afin d'alimenter les composants fonctionnant en LVDS, et traitant l'horloge de 125 MHz, ou en CML. La tension 3.3VAUX est aussi divisée, avec une partie alimentant les composants numériques, et une autre les composants haute fréquence traitant le signal TE.

Les zones ainsi générées sont donc connectées à ces tensions, comme vu en figures 45 et 46. Ils sont présents sur les couches internes 3 et 4, réservées pour les alimentations. Une superposition entre les zones des deux couches est évitée afin de ne pas avoir d'effet capacitif.




Figure 45 : Zones d'alimentation sur la couche 3 (vue globale de la carte)




Figure 46 : Zones d'alimentation sur la couche 4 (vue globale de la carte)

On peut constater une superposition des tensions 3.3VAUX et 3.3VAUXA. Les deux zones sont bien moins sensibles aux perturbations que les trois autres zones, qui sont filtrés par une ferrite. Nous pouvons donc nous permettre de les superposer.

Le circuit électronique à donc pris la forme suivante :




Figure 47 : Plans d'alimentation - Vue de dessus (rouge : partie haute fréquence, vert : partie puissance) (vue globale de la carte)




Figure 48 : Plans d'alimentation - Vue de dessous (rouge : partie haute puissance, vert : partie numérique) (vue globale de la carte)

c. Routage par plan

Les alimentations traversant toute la carte ne sont pas les seuls plans utiles lors du routage. En effet, lorsque plusieurs composants sont connectés ensemble et assez proches les uns des autres, un plan au lieu de plusieurs pistes s'avère plus optimisé.

La prochaine étape de ce routage a donc été de placer des plans entre les composants partageant des connexions. De cette manière, les couches externes sont devenues celles des figures 49 et 50.





Figure 49 : Zones de routage sur la couche du dessus (vue globale de la carte)






Figure 51 : Routage par pistes de la couche du dessus (vue globale de la carte)





Figure 52 : Routage par pistes de la couche du dessous (vue globale de la carte)



Premièrement, chaque zone vide de chacune des six couches de la carte DGCTR à été

Deuxièmement, trois rangées de vias traversants en quinconce ont été placées autour de la carte, à 1.5 mm des bords. Ces rangées protègent la carte des ondes électromagnétiques qui pourraient la perturber sinon. Ces vias de protection ont aussi été placés autour des vis de fixation, aidant au passage de la masse.

Troisièmement, une grille de vias traversants, espacés chacun de 5 mm les uns des autres, à été réalisée. Celle-ci sert à connecter les plans de masse entre eux de la manière la plus directe possible, transformant six plans de masse individuels, connectés uniquement par les vis de fixation, en un plan entier.

Enfin, des vias de masse traversants ont été placés de chaque côté des paires différentielles, afin d'ajouter une couche de protection supplémentaire autour de ces pistes particulièrement sensibles.




Figure 54 : Plan de perçage de la carte DGCTR (vue globale de la carte)




Figure 55 : Plan de masse général de la couche 1 (vue globale de la carte)




Figure 56 : Exemple de blindage de paires différentielles (vue globale de la carte)

6. Préparation aux tests et à la maintenance

Une fois la carte terminée, il me fallait aussi prendre en compte le fait que cette carte sera testée par d'autres personnes, et même maintenue par d'autres personnes encore. Il me fallait donc noter sur la carte directement toutes les informations cruciales. Ces informations sont les suivantes :

- L'identification des points de test,
- Les tensions principales,
- Le nom des connecteurs.

Puisque la carte sera testée une fois fixée sur son support, et donc avec sa face inférieure cachée, toutes les informations ont été mises sur la couche qui sera visible, soit la couche 6 du circuit imprimé. Les figures 57 et 58 ont été tournées de 180° selon l'axe horizontal, et le plan de masse de la couche 6 a été retiré sur la figure 58, afin de permettre une meilleure lisibilité. La couche utilisée pour ces écrits se nomme "silkscreen".




Figure 57 : Couche de silkscreen uniquement (vue globale de la carte)




Figure 58 : Couche de silkscreen et couche 6 (vue globale de la carte)

Sur la figure 58, on voit plus précisément la raison de la présence des deux plans isolés, comme expliqué en partie 5-c. Ces plans permettront de prendre des mesures sur deux tensions ne passant que sur la couche qui sera couverte lors des tests, en les ramenant sur la couche opposée.

7. Modélisation 3D et conception du support de la carte

La partie haute fréquence de la carte DGCTR doit être protégée des perturbations électromagnétiques extérieures. Pour cela, la carte repose sur un support comportant une cavité accueillant les composants sensibles de la carte.

Entre la carte et le support, un joint EMI assurera l'isolation de l'intérieur de la cavité, en plus de faire le contact entre le plan de masse de la couche du dessous et le support.

Deux modèles 3D ont ainsi été réalisés sur le logiciel OnShape, en parallèle de la phase de routage. Un premier modèle qui contient uniquement le support, afin de l'intégrer au sein du modèle 3D du boîtier du module WIFP (figure 59), et un deuxième avec un socle prévu pour fixer ce support au banc de test (figure 60). Le support, en aluminium, sera réalisé par l'équipe mécanique du Laboratoire d'Astrophysique de Bordeaux.




Figure 59 : Support de la carte pour le boîtier WIFP




Figure 60 : Support de la carte pour le banc de test

La carte a aussi été importée en modèle 3D (.step) sur OnShape, afin de vérifier l'absence de collisions entre le support et les composants, et le bon respect des dimensions du support et des trous de vis.




Figure 61 : Carte DGCTR sur son support




Figure 62 : Vue de coupe du support avec la carte DGCTR

8. Les étapes restantes pour finaliser la carte DGCTR

Une fois mon stage terminé, la carte ne sera pas complètement finie. Elle sera partie en fabrication, mais ne sera pas encore revenue et n'aura pas encore subi les divers tests qui permettront de valider son bon fonctionnement.

Ces tests seront réalisés sur le banc de test du laboratoire (voir figure 63), avec la carte elle-même et le support décrit ci-dessus (voir figure 60). Ces éléments remplaceront certaines cartes présentes sur le banc (voir figure 64).




Figure 63 : Banc de test du module DGSPOT




Figure 64 : Cartes remplacées par la carte DGCTR

Acquis

1. Compétences acquises et renforcées

Au cours de ce stage au sein du Laboratoire d'Astrophysique de Bordeaux, j'ai non seulement enrichi mes compétences déjà acquises, mais j'ai aussi pu en découvrir de nouvelles, et même de nouvelles notions en général.

J'ai appris à définir et respecter les règles de routage (largeurs de pistes, espacements, gestion des vias), en m'appuyant sur les différentes normes IPC.

J'ai aussi pu découvrir le routage multi-couches, ainsi que la répartition des plans de signal, de masse et d'alimentation.

De plus, j'ai aussi découvert la notion et l'application du blindage (plans de masse, vias de blindage) afin de limiter les perturbations électromagnétiques.

En général, j'ai acquis des compétences dans le routage haute fréquence et fiable à long terme.

2. Outils découverts et utilisés

J'ai aussi appris à manier de nouveaux outils, que j'ai ensuite utilisés tout au long de la conception de la carte DGCTR.

Parmi ces outils se trouve LTSpice, un logiciel de simulation de circuits puissant et précis, qui permet de réaliser différents types de simulations sur un même circuit, allant de simulations temporelles à fréquentielles, avec des circuits pouvant avoir des composants à valeurs variables.

Un autre outil que j'ai beaucoup utilisé est eCADStar, un logiciel très complet incluant à la fois la création de schémas électriques, de routages de pcb, ainsi que l'ajout de composants à une librairie centrale et la modification de tous les aspects de ces composants (empreintes, modèle 3D, symbole sur le schéma électrique). Il permet aussi, une fois les bonnes règles de routage définies, d'appliquer des règles de routage automatiques respectant des normes bien précises, permettant du routage de précision.

Conclusion et perspectives

Ce stage au sein du Laboratoire d'Astrophysique de Bordeaux a constitué une expérience particulièrement enrichissante, tant sur le plan technique que personnel. Il m'a permis de consolider des bases déjà acquises tout en découvrant de nouvelles notions, notamment dans le domaine de la conception électronique en haute fréquence.

J'ai aussi pu me familiariser avec les normes IPC, le blindage, le derating, ainsi que le routage multicouche. Ces notions, essentielles dans le développement de cartes électroniques fiables et performantes, m'ont donné un aperçu des exigences du routage haute fréquence.

La prise en main de nouveaux outils a également été très intéressante. LTSpice m'a permis de simuler des systèmes et vérifier, ainsi que réaliser des mesures précises, tandis que le logiciel eCADStar m'a fait découvrir des règles de conceptions et comment les appliquer automatiquement à un routage afin d'assurer la qualité du résultat.

Au-delà des aspects techniques, ce stage m'a aussi appris à travailler dans un cadre de recherche scientifique, avec les contraintes de rigueur et de précision que cela implique, ainsi qu'entouré des ingénieurs qui y travaillent. Il m'a conforté dans mon intérêt pour l'électronique embarquée et la mécatronique, et m'a donné envie de poursuivre dans cette voie.

Annexes

Valeurs utilisées pour le derating :

 ECSS-Q-ST-30-11C-Rev14October2011.pdf , pages 22, 39 et 49.

Index des figures

Figure 1 : Organigramme du LAB	7
Figure 2 : Site ALMA au Chili	9
Figure 3 : Développement du projet ALMA	9
Figure 4 : Différentes visualisations de la galaxie Centaurus A	10
Figure 5 : Schéma de l'observatoire ALMA	10
Figure 6 : Schéma de la partie Back End et Front End	11
Figure 7 : Vision 3D du module DGSPOT	12
Figure 8 : Diagramme du module DGSPOT	13
Figure 9 : Transmission des signaux de la carte DGCTR	14
Figure 10 : Entrées et sorties de la carte DGCTR	15
Figure 11 : Emplacement de la carte DGCTR	16
Figure 12 : Architecture de la partie puissance	17
Figure 13 : Filtre de mode commun	18
Figure 14 : Filtre EMI	19
Figure 15 : Convertisseur DC/DC	19
Figure 16 : Filtre de mode différentiel	20
Figure 17 : Régulateurs linéaires de tension	21
Figure 18 : Architecture de la partie numérique	22
Figure 19 : capteurs de température	23
Figure 20 : Translateurs de niveau	24
Figure 21 : ADC de contrôle	24
Figure 22 : Mesures de courant	25
Figure 23 : Référence de tension	25
Figure 24 : EEPROM	26
Figure 25 : Amplificateurs opérationnels	26
Figure 26 : Architecture de la partie haute fréquence	27
Figure 27 : Buffer 1:4 LVDS	28
Figure 28 : Multiplexeur LVDS	29
Figure 29 : Convertisseur LVDS vers CML	29
Figure 30 : Bascule D (DFF) CML	30
Figure 31 : Partie puissance simulée sur LTSpice	31
Figure 32 : Mesure des courants et tensions	31
Figure 33 : Mesure du 3.9V théorique	31
Figure 34 : Mesure du 3.3V théorique	32
Figure 35 : FFT du courant en entrée du filtre EMI	32
Figure 36 : FFT du courant en sortie du filtre EMI	32
Figure 37 : FFT des courants en entrée et sortie du filtre EMI après modification	33
Figure 38 : Exemple d'analyse de fiabilité des composants du filtre EMI	34

Figure 39 : Eléments imposés de la carte DGCTR (échelle 1:1)	35
Figure 40 : Placement de la partie haute fréquence (vue partielle de la carte)	36
Figure 41 : Placement de la partie puissance (vue partielle de la carte)	37
Figure 42 : Placement de la partie numérique (vue partielle de la carte)	38
Figure 43 : Placement sur la couche du dessus (vue globale de la carte)	39
Figure 44 : Placement sur la couche du dessous (vue globale de la carte)	39
Figure 45 : Zones d'alimentation sur la couche 3 (vue globale de la carte)	40
Figure 46 : Zones d'alimentation sur la couche 4 (vue globale de la carte)	41
Figure 47 : Plans d'alimentation - Vue de dessus (rouge : partie haute fréquence, vert : partie puissance) (vue globale de la carte)	42
Figure 48 : Plans d'alimentation - Vue de dessous (rouge : partie haute puissance, vert : partie numérique) (vue globale de la carte)	43
Figure 49 : Zones de routage sur la couche du dessus (vue globale de la carte)	43
Figure 50 : Zones de routage sur la couche du dessous (vue globale de la carte)	44
Figure 51 : Routage par pistes de la couche du dessus (vue globale de la carte)	45
Figure 52 : Routage par pistes de la couche du dessous (vue globale de la carte)	45
Figure 53 : Routage par pistes de la couche du dessous (vue partielle de la carte)	46
Figure 54 : Plan de perçage de la carte DGCTR (vue globale de la carte)	47
Figure 55 : Plan de masse général de la couche 1 (vue globale de la carte)	48
Figure 56 : Exemple de blindage de paires différentielles (vue globale de la carte)	48
Figure 57 : Couche de silkscreen uniquement (vue globale de la carte)	49
Figure 58 : Couche de silkscreen et couche 6 (vue globale de la carte)	50
Figure 59 : Support de la carte pour le boîtier WIFP	51
Figure 60 : Support de la carte pour le banc de test	51
Figure 61 : Carte DGCTR sur son support	52
Figure 62 : Vue de coupe du support avec la carte DGCTR	52
Figure 63 : Banc de test du module DGSPOT	53
Figure 64 : Cartes remplacées par la carte DGCTR	54

Glossaire

ADC : Analog to Digital Converter

AFNOR : Association Française de NORmalisation

ALMA : Atacama Large Millimeter/submillimeter Array

AMOR : Astrochimie Moléculaire et ORigine des systèmes planétaires

AOS : Array Operations Site

ASP : Atmosphères et Surfaces Planétaires

AUX : Auxiliaire

BE : Back-End

CML : Current Mode Logic

CNES : Centre National d'Études Spatiales

CNRS : Centre National de la Recherche Scientifique

CSSD : Calculs Scientifiques et Science des Données

cTE : clean Time Event

DC : Direct Current

DFF : D Flip-Flop

DGCTR : Digitizer Clock and Time Reference

DGSPOT : Digitization, Signal Processing and Optical Transmission

DTS : Digital Transmission System

ECLIPSE : Exoplanets, CLimates and Planetary Systems Evolution

EEPROM : Electrically Erasable Programmable Read-Only Memory

EMI : ElectroMagnetic Interferences

ESA : European Space Agency

ESO : European Southern Observatory

FE : Front-End

FEMIS : Formation d'Étoiles et Milieu InterStellaire

FPGA : Field-Programmable Gate Array

GEII : Génie Electrique et Informatique Industrielle

GHz : Gigahertz

HIFI : Heterodyne Instrument for the Far Infrared

IFC : Intermediate Frequency Conditioner

INSU : Institut National des Sciences de l'Univers

IPC : Institute of Printing Circuits
IRAM : Institut de RadioAstronomie Millimétrique
IRAP : Institut de Recherche en Astrophysique et Planétologie
JAXA : Japan Aerospace eXploration Agency
KHz : Kilohertz
LAB : Laboratoire d'Astrophysique de Bordeaux
LATMOS : Laboratoire Atmosphères, Milieux, Observations Spatiales
LIRA : Laboratoire d'Instrumentation et de Recherche en Astrophysique
LSB : Lower Side Band
LVDS : Low Voltage Differential Signaling
M2A : Métrologie de l'espace, Astrodynamique, Astrophysique
MHz : Mégahertz
MIRS : MMX InfraRed Spectrometer
MMX : Martian Moon eXploration
MSL : Mars Science Laboratory
MUX : Multiplexeur
NAOJ : National Astronomical Observatory of Japan
NASA : National Aeronautics and Space Administration
OASU : Observatoire Aquitain des Sciences de l'Univers
OSF : Operations Support Facility
SAE : Situation d'Apprentissage et d'Évaluation
SEII : Systèmes Electroniques et Informatique Instrumentale
SKA : Square Kilometre Array
SPI : Serial Peripheral Interface
TE : Time Event
UMR : Unité Mixte de Recherche
USB : Upper Side Band
WIFP : WSU IF Processor
WISDOM : Water Ice and Subsurface Deposit Observation on Mars
WSU : Wideband Sensitivity Upgrade