Čítač s klopnými obvody J-K (7472)

Navrhněte čítač podle zadání pomocí klopných obvodů.

V referátu uveďte: zadání, pravdivostní tabulku obvodu, postup řešení, minimalizované a upravené vztahy a schéma ověřeného obvodu (Eagle knihovna 74ttl-din a pro 7472 74xx-eu).

Pokyny:

- pro návrh čítače s klopnými obvody J-K postupujte podle manuálu "Návrh čítače s obvody J-K" (webová stránka předmětu Automatizace),
- vypracujte pravdivostní tabulku čítače tabulku výchozích a následných stavů (např. s označením neměnných stavů tzn. v tabulce stavů jsou hodnoty 0, 1 a hodnoty v závorce (0) a (1)),
- minimalizujte jednotlivé funkce zapište funkce do K. map a vytvořte smyčky: pro J musí obsahovat 1 a nesmí obsahovat (0), pro K musí obsahovat 0 a nesmí (1),
- zapište rovnice a upravte je pro NAND a součiny $J = J_1 \cdot J_2 \cdot J_3$ a $K = K_1 \cdot K_2 \cdot K_3$,
- vypracujte schéma s rozvrženými integrovanými obvody, jejich hradly a čísly vývodů (v případě potřeby si nakreslete i rozvržení označených i.o. na Cadetu),
- uspořádejte pracoviště s Cadetem, nářadím, vodiči, psacím prostředkem a schématem,
- připravte si všechny potřebné integrované obvody ze zásobníku, zkontrolujte příčnou i podélnou rozteč vývodů každého i.o. a případné **nerovnosti vyrovnejte** pinzetou,
- osaďte i.o. do propojovacího pole osazujte jen přiměřenou silou,
- zapojte rozvod napájecího napětí (doporučuje se hřebenový rozvod):
 - na +Ucc (kladný pól = log. 1) použijte vodiče s červenou izolací
 - na GND (nulový potenciál = zem = log. 0) použijte vodiče s modrou/zelenou izolací
- zapojte postupně celý obvod od vstupních po výstupní signály:
 - zdrojem signálů je podle potřeby bezzákmitové tlačítko nebo TTL generátor (signál Clk)
 - výstupní signály se indikují na sedmisegmentovkách (signály A, B, C)
- každý použitý vodič vizuálně kontrolujte může být zlomený a může mít nekvalitní konce, nekvalitní konce odstřihněte a znovu odizolujte,
- první zapnutí CADETu provedete pouze pod dozorem učitele.
- ověřte funkčnost zapojeného obvodu a předveď te jeho činnost,
- v případě potřeby hledání chyb postupujte následovně:
 - přepojte vstup hodin čítače na bezzákmitové tlačítko (debounced pushbuttons),
 - nastavte čítač stisky tlačítka na poslední správný stav (nelze-li nastavit některé zadané číslo, připojte signály Set a Reset a jejich aktivací nastavte některé číslo ze zadání),
 - pomocí logické sondy (logic probe) změřte hodnoty na JK vstupech obvodů,
 - podle pravdivostní tabulky klopného obvodu určete hodnoty na vstupech pro následný stav (pro každý klopný <u>obvod se musí samostatně analyzovat výchozí a následn</u>á hodnota výstupu),

Pravdivostní tabulka obvodu J-K			
J	K	Q _(t)	Činnost obvodu
0	0	Q _(t-1)	Zachová předchozí hodnotu
0	1	Q(t-1)	1
0	l	0	Reset výstupu – vynulování
1	0	1	Set výstupu – nastavení
1	1	$/Q_{(t-1)}$	Zneguje předchozí stav

- porovnejte požadované a naměřené hodnoty,
- pokud se liší, hledejte chyby v návrhu obvodu a pak v logických obvodech,
- pokud se neliší, použijte JK obvody stejné výrobní šarže (se stejnou rychlostí překlápění) a zapojte jejich vstupy S a R na log. 1 (klidová logická hodnota podle katalogu),
- pokud je vše v pořádku, ověřte dle pravdivostní tabulky překlápění samotného JK obvodu a vylučte závadné obvody.