## Convocatoria Abierta - Silicluster 2025

¿Diseñas en Verilog? ¿Te gustaría ver tu proyecto fabricado en silicio real?

Esta es tu oportunidad de formar parte de Silicluster, un chip colaborativo que reunirá módulos digitales sencillos diseñados por la comunidad.

¿Quién puede participar?

Estudiantes, makers, docentes, ingenieros, autodidactas... ¡Todos son bienvenidos!

La participación es completamente gratuita.

Envía tu módulo Verilog a: silicluster@gmail.com

Fecha límite: Domingo 3 de agosto de 2025

Tu envío debe incluir:

- Archivo .v del módulo
- PDF con:
  - \* Tu nombre completo (para los créditos)
  - \* Nombre del proyecto
  - \* Descripción breve de su funcionamiento
  - \* Diagrama de bloques o tabla de verdad (si aplica)
- Testbench funcional que permita validar el módulo

Este testbench será clave para que podamos verificar tu diseño cuando regrese fabricado en silicio.

Especificaciones del módulo:

- Área máxima: 150 x 150 um

