






七、指令流水线



本章主要内容

- 7.1 流水线概述
- n 7.2 流水线数据通路
- n 7.3 流水线冲突与处理
- n 7.4 流水线的异常与中断
- n 7.5 指令集并行技术






MIPS CPU实现方案

n 单周期方案


- 性能受限于最慢的指令
- 结构简单,实现容易


n 多周期方案

- p 传统多周期
 - □ 提升性能,复用器件
 - U 异步控制,变长指令周期
- p 指令流水线
 - u 多指令并行,提升性能
 - □ 部件并发



MIPS单周期与流水线






5




单周期指令运行动态

n 数据通路细分为5段,总时长为1个时钟周期=5T


- p 取指令 IF (Instruction Fetch)
- p 指令译码 ID (Instruction Decode)
- p 执行运算 EX (Execution)
- p 访存阶段 MEM
- p 结果写回 WB (Write Back)







单周期时空图







流水线指令运行动态


n 数据通路细分为5段,<u>各段完全并发</u>

- p 取指令 IF (Instruction Fetch)
- p 指令译码 ID (Instruction Decode)
- p 执行运算 EX (Execution)
- p 访存阶段 MEM
- p 结果写回 WB (Write Back)





指令流水线时空图



完成n条指令的时间=完成第一条指令时间5T+(n-1)*T=(n+4)T



理想流水线

- n 适用范围
 - 下工业自动化流水线
 - p 指令流水线?
- n 理想流水线特征

○ 阶段数相同:所有加工对象均通过同样的工序(阶段) 不同指令阶段数不同

р 段时延相同:各段传输延迟一致,不能有等待现象,取最慢的同步 取指,访存段最慢

Microprocessor without interlocked piped stages (MIPS)


12

本章主要内容


- n 7.1 流水线概述
- 7.2 流水线数据通路
- n 7.3 流水线冲突与处理
- n 7.4 流水线的异常与中断
- n 7.5 指令集并行技术




|| 单周期MIPS处理器数据通路




|| 单周期MIPS数据通路流水线改造



单周期MIPS数据通路流水线改造




流水线中写回数据通路改造





5段指令流水线数据与信号传递




n 译码段生成各段所需的控制信号,依次向后传递


控制信号分类


控制信号	位置	来源	功能说明		
BranchTaken	IF	EX	分支跳转信号,为1表示跳转,由EX段的Branch信号与equal标志进行逻辑与生成		
RegDst	ID	ID	写入目的寄存器选择,为1时目的寄存器为rd寄存器,为0时为rt寄存器		
RegWrite	ID	WB	控制寄存器堆写操作,为1时数据需要写回寄存器堆中的指定寄存器		
AluSrc	EX	EX	ALU 的第二输入选择控制,为0时输入寄存器rt,为1时输入扩展后的立即数		
AluOp	EX	EX	控制 ALU 进行不同运算,具体取值和位宽与 ALU 的设计有关		
MemWrite	MEM	MEM	控制数据存储器写操作,为0时进行读操作,为1时进行写操作		
MemToReg	WB	WB	为1时将数据存储器读出数据写回寄存器堆,否则将ALU运算结果写回		


5段流水线控制信号与传递





20











本章主要内容

- n 7.1 流水线概述
- n 7.2 流水线数据通路
- 7.3 流水线冲突与处理
- n 7.4 流水线的异常与中断
- n 7.5 指令集并行技术





指令流水线的冲突、相关、冒险 ((hazard))

- n结构冲突
 - 争用主存:IF段取指令、ID段取操作数
 - p 争用ALU:多周期方案中计算PC、分支地址,运算指令
 - p 解决方案:增加部件消除
- n控制冲突
 - 提前取出的指令作废,流水线清空
 - 流水线发生中断
- n 数据冲突
 - 指令操作数依赖于前一条指令的执行结果
 - 引起流水线停顿直到数据写回

ADD \$s1, \$s2, \$s3

ADD \$s4, \$s1, \$s3


控制冲突总结

- n 指令跳转
 - D IF段重新取新的指令
- n 清除误取指令
 - □ IF/ID、ID/EX段给出同步清零信号
- n 分支指令执行阶段?
 - ▷ 越早执行,性能损失越小
 - MIPS中通常为ID段执行,为了简化中断,重定向机制,可在EX段执行
- n 分支延迟槽技术
 - p 配合ID段执行分支指令,彻底消除分支带来的流水性能损失
 - 如何将有用的指令载入延迟槽比较关键
 - p X86中没有分支延迟槽,采用动态分支预测技术




流水接口清零 同步/异步?

清除误取指令



分支逻辑:IF段根据EX段分支目标地址取指令,清除误取指令

分支指令执行时机?




分支执行越早,性能损失越小!




MIPS延迟槽技术

I: GPR[31] ← PC + 8



n 分支在ID段执行,相邻指令为延迟槽,无论是否跳转,延迟槽指令必须执行



分支相关执行动态

1 **beq** \$0, \$0, 2

2 add \$1, \$2, \$3

3 addi \$4, \$5, \$6

5 lw \$5, 4(\$1)

6 sw \$6, 8(\$1)

跳转到第 4 条指令, 分支目标地址为 PC+4+8

不应执行

不应执行

4 **bne** \$1, \$2, 2 # 跳转到第7条指令,假设两寄存器不相等

不应执行

不应执行

clks	IF	ID	EX	MEM	WB	
1	beq		EX段执行分支			
2	add	beq				
3	addi	add	beq			
4	bne			beq		
5	lw	bne			beq	
6	sw	lw	bne			
7	New			bne		


clks	IF	ID	EX	MEM	WB	
1	beq		ID段执行分支			
2	add	beq				
3	bne		beq			
4	lw	bne		beq		
5	New		bne		beq	
6						
7						



数据相关处理机制


- □ 软件方法 (编译器完成)
 - u 插入空指令
 - 山 调整程序顺序,使相关性在流水线中消失
- u 硬件方法
 - u 插入气泡(空操作)
 - p 向后段插入气泡(接口信号清零)
 - 向前给出阻塞信号(流水线停顿)避免当前指令被新指令取代
 - u 数据重定向bypass (数据旁路)
 - □ 将后端处理后的数据(还没来得及写回)重定向
 - □数据在哪就从哪送到运算器

数据相关



ID段所需数据可能还未及时写回,涉及EX、MEM、WB段3条指令

ID段与WB段数据相关消除




先写后读,寄存器文件下跳沿写入,流水接口上跳沿有效



ID段与MEM段数据相关消除

下一个时钟相关性?




IF、ID段暂停等待数据写回,EX段同步插入气泡

37



ID段与EX段数据相关消除

下一个时钟相关性?



IF、ID段暂停等待数据写回, EX段同步插入气泡

38

数据相关执行动态 ((插入气泡))

1 lw \$5, 4(\$1)

\$5 为目的寄存器

2 add **\$6, \$5,** \$7

\$5 依赖第 1 条指令的访存结果

3 sub \$1, \$2, \$3

无数据相关

4 or **\$7, \$6,** \$7

\$6 依赖第 2 条指令的运算结果

5 and \$9, **\$7**, \$6

\$7 依赖第 4 条指令的运算结果

clks	IF	ID	EX	MEM	WB
3	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7	lw <u>\$5</u> , 4(\$1)		
4	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7		lw <u>\$5</u> , 4(\$1)	
5	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7			lw <u>\$5</u> , 4(\$1)
6	or \$7, \$6, \$7	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7		
7	and \$9, \$7, \$6	or \$7, <u>\$6</u> , \$7	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7	
8	and \$9, \$7, \$6	or \$7, <u>\$6</u> , \$7		sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7
9	Next Instr	and \$9, <u>\$7</u> , \$6	or <u>\$7, \$6, \$7</u>		sub \$1, \$2, \$3
10	Next Instr	and \$9, <u>\$7</u> , \$6		or <u>\$7, \$6, \$7</u>	
11	Next Instr	and \$9, <u>\$7</u> , \$6			or <u>\$7, \$6, \$7</u>




数据相关处理总结

- n ID段与WB段相关
 - 寄存器文件先写后读(下跳沿写入)
- n ID段与EX、MEM段数据相关
 - 在ID段增加<u>数据相关检测</u>逻辑
 - IF段,ID段暂停,应该给出PC和ID/EX的阻塞信号stall(低电平有效,流水线停顿)
 - □控制PC写使能,IF/ID流水接口写使能
 - □需要增加IF/ID流水接口的写使能接口
 - □ ID向EX段插入一个气泡 (给出ID/EX接口同步清零信号)
 - 下一时刻如果相关解除,暂停信号,气泡信号也自然解除


数据相关检测逻辑

```
DataHazzard = RsUsed & (rs≠0) & EX. RegWrite & (rs==EX. WriteReg#)
            + RtUsed & (rt≠0) & EX. RegWrite & (rt==EX. WriteReg#)
            + RsUsed & (rs≠0) & MEM RegWrite & (rs==MEM WriteReg#)
            + RtUsed & (rt≠0) & MEM RegWrite & (rt==MEM WriteReg#)
stall = DataHazzard
PC.EN = \sim Stall
IF/ID.EN = \sim Stall
IF/ID. CLR = BranchTaken
ID/EX.CLR = Flush = BranchTaken + DataHazzard
```

气泡流水线顶层视图




数据重定向




43

数据重定向数据通路




Load-Use相关




LoadUse = RsUsed & (rs≠0) & EX. MemRead & (rs==EX. WriteReg#)

+ RtUsed & (rt≠0) & EX. MemRead & (rt==EX. WriteReg#)


插入气泡消除Load-Use相关



ID段执行分支的重定向问题



重定向流水线



数据相关执行动态(重定向)

1 lw **\$5**, 4(\$1)

2 add **\$6, \$5,** \$7

3 sub \$1, \$2, \$3

4 or **\$7, \$6,** \$7

5 and \$9, **\$7**, \$6

\$5 为目的寄存器

\$5 依赖第 1 条指令的访存结果


无数据相关

\$6 依赖第 2 条指令的运算结果


\$7 依赖第 4 条指令的运算结果


clks	IF	ID	EX	MEM	WB
3	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7	lw <u>\$5</u> , 4(\$1)		
4	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7		lw <u>\$5</u> , 4(\$1)	
5	or \$7, \$6, \$7	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7		lw <u>\$5</u> , 4(\$1)
6	and \$9, \$7, \$6	or \$7, <u>\$6</u> , \$7	sub \$1, \$2, \$3	add <u>\$6</u> , <u>\$5</u> , \$7	
7	Next Instr	and \$9, <u>\$7</u> , \$6	or <u>\$7,</u> \$6, \$7	sub \$1, \$2, \$3	add \$6, <u>\$5</u> , \$7
8		Next Instr	and \$9, \$7, \$6	or \$7, \$6, \$7	sub \$1, \$2, \$3

动态分支预测流水线









本章主要内容

- n 7.1 流水线概述
- n 7.2 流水线数据通路
- n 7.3 流水线冲突与处理
- 7.4 流水线的异常与中断
- n 7.5 指令集并行技术



7.4 流水线的异常与中断

n中断类别

□ 同步中断(指令异常)、异步中断(外设中断)

#	IF	ID	EX	MEM	WB
1	缺页或TLB异常	未定义指令	算术运算溢出	缺页或TLB异常	无异常
2	未对齐指令地址	除数为零	自陷异常	未对齐数据地址	
3	存储保护违例			存储保护违例	

n 异步中断处理

○ 保存断点(下一条指令地址) à 设置中断原因 à 关中断 à 指令清空

n 同步中断处理

○ 保存断点(当前异常指令地址) à 设置中断原因 à 关中断 à 指令清空

7.5 指令集并行技术

- n 超流水线(superpipelined)
 - p 技术主要通过增加流水线功能段数目,尽可能细化减少各段关键延迟,从而提高流水线主频的方式提升流水线性能,例如Pentium pro的流水线就多达14段
- n 多发射 (multiple issue)
 - ▶ 复制计算机内部功能部件的数量,使各流水功能段能同时处理多条指令,处理器一次可以发射多条指令进入流水线进行处理。引起更多的相关性,冲突冒险问题更难处理
- n 静态多发射,
 - 冲突冒险全部交给编译器静态解决
- n 动态多发射
 - 由硬件动态处理多发射流水线运行过程中出现的各种冲突冒险
 - 也称为超标量 (superscalar)技术

