

Lab13: Latch and Flip-Flop

학번:

이름:


1. 다음 SR 래치 회로의 타이밍 다이어그램을 완성하시오 (1점)





2. 다음 D-latch 회로의 타이밍 다이어그램을 완성하시오 (2점)

-D-latch Q의 초기 로직은 Low, Q'의 초기 로직은 high로 가정함



3. 다음 D-flip flop 회로의 타이밍 다이어그램을 완성하시오 (2점)

- D-Flip Flop Q의 초기 로직은 Low, Q'의 초기 로직은 high로 가정함

