Lab #D - SDRAM Controller and SDRAM

Group5

Members:

M11207415 陳謝鎧

M11207002 陳泊佑

M11107426 廖千慧

M11207328 吳奕帆

• SDRAM controller design

INIT: 初始狀態,初始化 SDRAM,在正常操作 SDRAM 前須先進行初始化。即對內部邏輯控制單元進行初始化。下一步在這次的 lab 中會直接進到 IDLE 這個階段。

INIT>IDLE

IDLE:空閒狀態,當 bank 被 precharged 後等一段時間 SDRAM 將會處於 IDLE 階段

ACTIVATE(row activate): 當處於 IDLE 狀態時,收到控制訊號後 bank 和 row 被選中後的狀態。

IDLE>ACTIVATE

WRITE:在處於 row activate 時,收到 WRITE 後 bank 和 column 被選中後的狀態,則執行資料的寫入。

IDLE>ACTIVATE>WRITE>IDLE 同個 bank 中的寫入步驟
IDLE>PRECHARGE>ACTIVATE>WRITE>IDLE 不同 bank 的寫入步驟

READ: 在 row activate 時,收到 READ 後 bank 和 column 被選中後的狀態,負責執行 SDRAM 讀取的步驟。

IDLE>ACTIVATE>READ>READ_RES>IDLE 同個 bank 中的讀取步驟
IDLE>PRECHARGE>ACTIVATE>READ>READ RES>IDLE 不同 bank 的讀取步驟


READ_RES: read 完後進行 reset。

PRECHARGE: 預充電,當需要將 row 關閉時則需要進行 precharge,即若要更換不同的 bank 進行讀寫動作時即需要先進行 precharge 關閉原本的 bank 和 row。

REFRESH:為了保持 SDRAM 的數據一直都在,需要不停的刷新,主要分為兩種, auto refresh 和 self refresh。在執行 auto refresh 時需要先將所有的 active bank 進行 precharge。

SDRAM Controller

- INIT→IDLE
- IDLE→ACTIVATE→WRITE→IDLE
- IDLE→ACTIVATE→READ→READ_RES
 →IDLE
- IDLE→WRITE→IDLE
- IDLE→READ→READ_RES→IDLE
- IDLE→PRECHARE→ACTIVATE→WRITE
 →IDLE
- IDLE→PRECHARE→ACTIVATE→READ
 →READ_RES→IDLE
- IDLE→PRECHARE→REFRESH→IDLE



SDRAM bus protocol

外部:

SDRAM Device

- sdram_cle, sdram_cs, sdram_cas, sdram_ras, sdram_we
- o sdram dqm, sdram ba, sdram a
- o sdram dqi, sdram dqo

clk: 時脈信號

Cke(sdram sle):為clk 信號的 enable

Cs n(sdram cs):片選信號。

Cas n(sdram cas): 行選信號,輸入資料為行地址的選擇。

Ras n(sdram ras):列選信號,輸入資料為列地址的選擇。

We n(sdram we):此為 write 的 enable 信號。

Dqm(sdram_dqm):數據掩碼(Data I/O Mask),可以控制 I/O 端口取消那些輸入或輸出的數據。

Ba(sdram ba):Bank 的位址,主要用於選擇要用哪一個 bank。

Addr(saram_a): 位址總縣,依據當下情況可能為 row 或 column 的 adress。

Dqi(sdram_dqi):原 in-out pin 的輸入 input。

Dgo(sdram dgo): 原 in-out pin 的輸出 output。

內部:

```
// Commands Decode
         Active enable = ~Cs_n & ~Ras_n & Cas_n & We_n;
wire
wire
         Aref enable
                        = ~Cs n & ~Ras n & ~Cas n & We n;
         Burst_term
                         = ~Cs n & Ras n & Cas n & ~We n;
wire
         Mode_reg_enable = ~Cs_n & ~Ras_n & ~Cas_n & ~We_n;
wire
         Prech_enable = ~Cs_n & ~Ras_n & Cas_n & ~We_n;
wire
         Read enable
                        = ~Cs_n & Ras_n & ~Cas_n & We_n;
wire
         Read_enable
Write_enable
wire
                        = ~Cs n & Ras n & ~Cas n & ~We n;
```

Activate_enable:用以將選定的 row 的 enable。

Aref_enable:auto refresh 的 enable。

Brust_term: SDRAM 處於讀/寫操作過程中可被寫入,突發停止操作被用來截斷 固定長度或者整頁長度的突發,執行突發停止命令後,最近執行的數據讀/寫操 作被終止,此命令操作並不會通過預充電關閉當前激活列,需通過預充電操作 關閉被激活列。

Mode_reg_enable:Mode register 的 enable signal。


Prech_enable: Precharge 的 enable signal。
Read_enable:讀取的 enable,激活 column。
Write_enable:寫入的 enable,激活 column。

• Introduce the prefetch scheme

這是設定是否要 prefetch 的條件,首先當 in_valid 等於, prefetch_address 會加 4,接著再來判別 prefetch 什麼時候要為 1,並會在 IDLE state 判斷是否要進行 prefetch。


在實作過程中,本來我們是把 prefetch 的 bank access 寫在 READ_RES state 並在 IDLE 端判別是否要 prefetch,假設有 prefetch 則跳到 READ_RES state 去 access prefetch addr,雖然這樣有 prefetch,但假如第二次讀取的是同一個 BANK 時,他還是要再重新 ACTIVATE,所以後來我們就在 idle 也加了

prefetch 的 bank access,這樣假設第二次讀取同一個 bank 就不需要在 ACTIVATE,也就是說第一次進行 READ 的時候會需要先進行 ACTIVATE,這個部分需要有 3 個 T 的等待時間,而在第二次如果讀取的是同一個 BANK 時,則只需要 3 個 T 的 READ 來讀取資料就可以了,所以 READ_RES 所花的時間都只有 1 個 T,這樣也可以省掉 ACTIVATE3 個 T 的等待時間,如下圖所示。



Introduce the bank interleave for code and data

```
.data :
             = ALIGN(8);
          _fdata = .;
*(.data .data.* .gnu.linkonce.d.*)
           *(.data1)
           _gp = ALIGN(16);
*(.sdata .sdata.* .gnu.linkonce.s.*)
. = ALIGN(8);
_edata = .;
} > mprj AT > flash
 .bss :
           . = ALIGN(8);
          _fbss = .;
*(.dynsbss)
           *(.sbss .sbss.* .gnu.linkonce.sb.*)
           *(.scommon)
           *(.dynbss)
           *(.bss .bss.* .anu.linkonce.b.*)
           *(COMMON)
           . = ALIGN(8):
           _ebss = .;
_end = .;
} > mprj AT > flash
```



透過 section 來指定放 code 跟 data 的位置。

```
// request signal
  wire req_data;
wire req_code;
wire[1:0] data_bank;//data
wire [22:0] data_addr;
wire[1:0] code_bank;//code
wire [22:0] code_addr;
assign req_data = (wbs_stb_i & wbs_cyc_i &(wbs_adr_i[31:24] == 8'h30)) ? 1 : 0;
assign req_code = (wbs_stb_i & wbs_cyc_i &(wbs_adr_i[31:24] == 8'h38)) ? 1 : 0;
assign data_bank = (wbs_adr_i[9:8]>2'b01) ? (wbs_adr_i[9:8]-2'b10) : wbs_adr_i[9:8];
assign data_addr = (req_data) ? {wbs_adr_i[22:10], data_bank, wbs_adr_i[7:0]} : 0;
assign code_bank = (wbs_adr_i[9:8]<2'b10) ? (wbs_adr_i[9:8]+2'b10) : wbs_adr_i[9:8];
assign code_addr = (req_code) ? {wbs_adr_i[22:10], code_bank, wbs_adr_i[7:0]} : 0;</pre>
```

接著在利用 wbs_adr_i[31:24]、wbs_stb_i、wbs_cyc_i 來區分 req_code(3800)還是 req_data (3000) ,若 request_code 為 1 ,表示需要看 code_adr 並依據其數據選擇要哪個 bank,bank 的選擇為 2(10)或 3(11)。 code_addr={wbs_adr_i[22:10], code_bank, wbs_adr_i[7:0]} 若 req_data 為 1 ,表示需要看 data_addr 的位址,選定要哪一個 bank,bank 的選擇為 0(00)或 1(01)。 data_addr={wbs_adr_i[22:10], data_bank, wbs_adr_i[7:0]}


Introduce how to modify the linker to load

address/data in two different bank

要在 user 裡面來設定要使用哪一個 bank,下圖是程式碼,我們是判斷 wbs_adr_i[9:8]的值來決定要放哪一個 bank,若 wbs_adr_i[9:8]>01 的話,則 wbs_adr_i[9:8]-2' b10 來決定 data_bank(00 或 01),若 wbs_adr_i[9:8]<10 的話,則 wbs_adr_i[9:8]+2' b10 來決定 code_bank(10 或 11)。

```
wire[1:0] data_bank;
assign data_bank = (wbs_adr_i[9:8]>2'b01) ? (wbs_adr_i[9:8]-2'b10) : wbs_adr_i[9:8];
wire [22:0] data_addr;
assign data_addr = (req_data) ? {wbs_adr_i[22:10], data_bank, wbs_adr_i[7:0]} : 0;
wire[1:0] code_bank;
assign code_bank = (wbs_adr_i[9:8]<2'b10) ? (wbs_adr_i[9:8]+2'b10) : wbs_adr_i[9:8];
wire [22:0] code_addr;
assign code_addr = (req_code) ? {wbs_adr_i[22:10], code_bank, wbs_adr_i[7:0]} : 0;</pre>
```

我們可以從下圖的波型看出 $code_bank$ 選到 10 的位置,而 $data_bank$ 選到 00 的位置。



Observe SDRAM access conflicts with SDRAM

refresh (reduce the refresh period

在 SDRAM 中只有通過 refresh 這項技術通過刷新操作才得以保持數據的可靠信。但是當對於同一個 section 若同時發生系統訪問和 refresh 時便會發生衝突。為避免此種狀況發生可以降低 refresh 的週期使發生衝突的機會降低。

• Result

這邊我們是使用 02 來優化 compiler,並透過 checkbit 檢查是否有完成矩陣功能。