گزارش پروژه تمرین جبرانی پایانترم حل سوال 7 (در میانترم سوالات 6 و 5 حل شده بود)

این تمرین به صورت انفرادی انجام شده است.

سيد محمد پويان شمس الدين

كد دانشجويي: 401110812

من برای ساخت این پردازنده از 4 ماژول Memory ، RegisterFile ، ALU و در نهایت vectorproccesor ساختم. در ادامه کد های ماژول هر بخش نمایش میدهم.

ماژول ALU:

```
1
     module ALU (
2
          input clock,
3
          input operation,
          input [511 : 0] input_data_1, input_data_2,
          output reg [511 : 0] output data 1, output data 2
5
7
8
          localparam ADD = 1'b0;
9
          localparam MULL = 1'b1;
10
11
          integer i;
12
          always @(posedge clock) begin
13
14
              #3;
15
              case (operation)
16
                  ADD: begin
17
                      for (i = 1; i < 17; i = i + 1) begin
                           {output data 2[32*i-1 -: 32], output data 1[32*i-1 -: 32]} <=
18
                           input_data_1[32*i-1 -: 32] + input_data_2[32*i-1 -: 32];
19
20
                      end
21
                  end
22
23
                  MULL: begin
24
                      for (i = 1; i < 17; i = i + 1) begin
25
                           {output_data_2[32*i-1 -: 32], output_data_1[32*i-1 -: 32]} <=
                           input data 1[32*i-1 -: 32] * input data 2[32*i-1 -: 32];
26
                      end
27
28
                  end
29
          endcase
30
          end
31
32
      endmodule
33
34
```

ماژول RegisterFile :

```
module RegisterFile (
 2
          input clk,
 3
          input read, write,
4
         input read two, write two,
5
          input [1:0] address,
6
          input [511: 0] data in,
 7
          output reg [511: 0] data out,
8
          input [511: 0] data in 1, data in 2,
9
         output reg [511: 0] data out 1, data out 2
10
11
         reg [511: 0] registers [0: 3];
12
13
          always @(posedge clk) begin
14
              #1;
15
              if (read) begin
16
                  data out <= registers[address];
17
              end
18
19
              if (read two) begin
20
                  data out 1 <= registers[0];
                  data out 2 <= registers[1];
21
22
              end
23
         end
24
25
          always @(negedge clk) begin
26
              if (write) begin
27
                  registers[address] <= data in;
28
              end
29
              if (write_two) begin
30
31
                  registers[2] <= data in 1;
                  registers[3] <= data in 2;
32
33
              end
34
          end
35
36
      endmodule
37
```

ماژول Memory:

```
14
      module Memory (
          input clk,
 3
          input read, write,
 4
          input [4:0] address,
 5
          input [511 : 0] data in,
          output reg [511: 0] data out
 7
      );
 8
          reg [31 : 0] mem [0 : 511];
 9
10
          integer i;
11
12
          always @ (posedge clk) begin
13
              #1;
14
              if (read) begin
                   for (i = 1; i < 17; i = i + 1) begin
15
16
                       data out[32*i-1 -: 32] <= mem[16 * address + i - 1];
17
                   end
18
               end
19
          end
20
21
          always @ (negedge clk) begin
22
              if (write) begin
23
                   for (i = 1; i < 17; i = i + 1) begin
24
                       mem[16 * address + i - 1] <= data in[32*i-1 -: 32];
25
                   end
26
               end
          end
27
28
29
      endmodule
30
31
```

ماژول پردازنده آرایه ای vectorProcessor:

در این ماژول اصلی از ماژول های قبلی استفاده کردیم. ورودی operation مشخص می کند کدام یک از عملیات load store sum product انجام شود. (فایل تمام ماژول ها قرار داده شده) ولی تصویری از این ماژول در صفحه بعد قرار داده ام:

```
1 module VectorProcessor (
         input [1:0] opcode, regAddress,
 3
          input [4 : 0] memoryAddress
 4
          localparam ADD = 0; localparam MUL = 1; localparam LOAD = 2; localparam STORE = 3;
5
 6
          reg clk, mem read, mem write, reg read, reg write, readTwo, writeTwo;
 8
          reg [511 : 0] registerin1, registerin2; wire [511 : 0] registerout1, registerout2; wire [511 : 0] memoryDataIn, memoryDataOut, registerDataIn, registerDataOut;
          reg [511 : 0] AluIN1, AluIN2;
 9
10
         wire [511 : 0] AluOut1, AluOut2;
11
          ALU alu(clk, opcode[0], AluIN1, AluIN2, AluOut1, AluOut2);
12
13
          Memory memory (clk, mem_read, mem_write, memoryAddress, memoryDataIn, memoryDataOut);
14
          RegisterFile register file (
15
              .clk(clk), .read(reg_read), .write(reg_write),.read_two(readTwo),.write_two(writeTwo),
              .address(regAddress),.data_in(registerDataIn),.data_out(registerDataOut),.data_in_1(registerin1),.data_in_2(registerin2),
16
17
               .data_out_1(registerout1),.data_out_2(registerout2)
18
19
20
         assign memoryDataIn = opcode[1] ? registerDataOut : {512{1'bz}};
21
          assign registerDataIn = opcode[1] ? memoryDataOut : {512{1'bz}};
22
        always @(posedge clk) begin
23
24
             case (opcode)
25
                 ADD, MUL : begin
26
27
                     mem_read = 0; mem_write = 0;
                     reg read = 0; reg write = 0;
28
29
                     readTwo = 1; writeTwo = 1;
30
                     AluIN1 <= registeroutl;
31
32
                     AluIN2 <= registerout2;
                     #2;
33
34
                     registerinl <= AluOutl;
35
                     registerin2 <= AluOut2;
36
38
                 LOAD: begin
```

```
39
                       mem read = 1; mem write = 0;
                       reg read = 0; reg write = 1;
40
                       readTwo = 0; writeTwo = 0;
41
42
                   end
43
                   STORE: begin
44
                       mem_read = 0; mem_write = 1;
45
                       reg read = 1; reg write = 0;
46
                       readTwo = 0; writeTwo = 0;
47
                   end
48
49
               endcase
50
          end
51
52
          initial begin
53
               clk = 1;
54
               forever #5 clk = ~clk;
55
          end
56
57
      endmodule
```

ابتدا برای اینکه مشاهده کنیم پردازنده به درستی کار میکند برای پردازنده یک ماژول بستر ازمون طراحی میکنیم که مقداری را در حافظه مقداردهی شود سپس با عملیات load از حافظه به رجیستر منتقل میکنیم و سپس عملیات جمع و ضرب را انجام می دهیم. در اخر نتیجه را store میکنیم و از روی آدرس حافظه نتیجه ضرب و جمع را می خوانیم. قسمتی از ماژول را مشاهده میکنیم: (فایل کامل همه ماژول ها قرار داده شده است)

```
18
          //load
19
          opcode = 2;
20
          regAddresss = 0; memoryAddress = 0;
21
          regAddresss = 1; memoryAddress = 1;
22
23
          #10;
24
          //sum
25
          opcode = 0;
26
          #10;
27
          //store
28
          opcode = 3;
29
          regAddresss = 2; memoryAddress = 31;
30
31
          regAddresss = 3; memoryAddress = 30;
32
          #10;
33
          //load
34
          opcode = 2;
35
          regAddresss = 0; memoryAddress = 20;
36
37
          regAddresss = 1; memoryAddress = 21;
38
          #10;
39
          //multiply
40
          opcode = 1;
41
          #10;
42
          //store
43
          opcode = 3;
44
          regAddresss = 2; memoryAddress = 16;
45
46
          regAddresss = 3; memoryAddress = 15;
47
          #10;
```

و نتیجه هرکدام را مشاهده میکنیم:

نتيجه جمع:

```
# Reding the result of sum answer from adress:
# ADDRESS
                496:
                             16
# ADDRESS
                497:
                             18
# ADDRESS
                498:
                             20
# ADDRESS
                499:
                             22
# ADDRESS
                500:
                             24
# ADDRESS
                501:
# ADDRESS
                502:
                             28
# ADDRESS
                503:
                             30
# ADDRESS
                504:
# ADDRESS
                505:
                            34
# ADDRESS
                506:
                            36
# ADDRESS
                507:
                             38
                508:
# ADDRESS
# ADDRESS
                509:
                             42
# ADDRESS
                510:
                             44
# ADDRESS
               511:
                            46
```

نتیجه ضرب:

```
# Reading the result of multiplication answer from address :
# ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
# ADDRESS
       # ADDRESS
# ADDRESS
       # ADDRESS
       # ADDRESS
# ADDRESS
       253: 00000000000000000000010000000000
# ADDRESS
# ADDRESS
       254: 0000000000000000001000000000000
# ADDRESS
       255: 00000000000000000100000000000000
       256: 00000000000000010000000000000000
# ADDRESS
# ADDRESS
       257: 00000000000001000000000000000000
# ADDRESS
       258: 000000000001000000000000000000000
       # ADDRESS
# ADDRESS
       # ADDRESS
       # ADDRESS
# ADDRESS
# ADDRESS
       # ADDRESS
       4 ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
       # ADDRESS
# ADDRESS
       # Break in Module TB at C:/Users/pouyn/OneDrive/Desktop/code-Q7,
```