

# ELEKTROTEHNIČKI FAKULTET U BEOGRADU

Projekat iz predmeta:

# ARHITEKTURA I ORGANIZACIJA RAČUNARA II

Profesor: Dr. Jovan Đorđević

Student: Petar Parabucki

Broj indeksa: 115/2006

Beograd, Avgust 2013.

# SADRŽAJ

$\mathbf{S}$	ADRŽAJ	]
1	TEKST ZADATKA	1
2	KONFIGURACIJA SISTEMA	4
3		
J		
	3.1 PROCESOR	
	3.1.2 Tipovi podataka	
	3.1.2 Tipovi podataka	
	3.1.3.1 Format bezadresnih instrukcija	
	3.1.3.2 Format instrukcije prekida	
	3.1.3.3 Format instrukcija relativnog skoka – B format	9
	3.1.3.4 Format instrukcija apslolutnog skoka – J format	
	3.1.3.5 Format jednoadresnih registarskih instrukcija – R format	
	3.1.3.6 Format jednoadresnih registarskih instrukcija – RB format	
	3.1.3.7 Format jednoadresnih neposrednih instrukcija - IW format	
	3.1.4 Načini adresiranja	
	3.1.5 Skup instrukcija	
	3.1.5.1 Opis instrukcija	
	3.1.5.1.1 Instrukcija bez dejstva	
	3.1.5.1.2 Instrukcija zaustavljanja	
	3.1.5.1.3 Instrukcije skoka	
	3.1.5.1.3.1 Instrukcije uslovnog skoka	
	3.1.5.1.3.2 Instrukcija bezuslovnog skoka	
	3.1.5.1.3.3 Instrukcije skoka na potprogram i povratka iz potprograma	
	3.1.5.1.4 Instrukcije prekida i povratka iz prekidne rudine	
	3.1.5.1.5 Aritmetičke instrukcije	
	3.1.5.1.6 Logičke instrukcije	
	3.1.5.1.7 Instrukcije pomeranja i rotiranja	14
	3.1.5.1.8 Instrukcije postavljanja indikatora u PSW	
	3.1.5.2 Kodiranje instrukcija	
	3.1.6 Mehanizam prekida	
	3.2 MEMORIJA	
	3.3 ULAZNO/IZLAZNI UREĐAJI	20
4	MAGISTRALA	21
	4.1.Paralelni Arbitrator	23
5	PROCESOR	27
	5.1 OPERACIONA JEDINICA	28
	5.1.1 Blok bus	
	5.1.2 Blok fetch	
	5.1.3 Blok addr	
	5.1.4 Blok exec	
	5.1.5 Blok intr	
	5.2 UPRAVLJAČKA JEDINICA	
	5.2.1 Dijagram toka izvršavanja instrukcija	
	5.2.2 Algoritam generisanja upravljačkih signala	
	5.2.3 Struktura upravljačke jedinice	
6	MEMORIJA	101
	6.1 OPERACIONA JEDINICA	101
	6.2 UPRAVLJAČKA JEDINICA	
	6.2.1 Dijagram toka operacija	

6.2.2	Algoritam generisanja upravljačkih signala	10:
	Struktura upravljačke jedinice	
	a upravljačke jedinice	

# 1 TEKST ZADATKA

Posmatra se deo računara koji čine memorija, procesor i magistrala.

Memorija je kapaciteta 2<sup>16</sup> bajtova. Širina memorijske reči je 1 bajt.

Procesor je sa jednoadresnim formatom instrukcija. Podaci su celobrojne veličine sa znakom i bez znaka dužine 2 bajta. Podaci i adrese u memoriji zauzimaju dve susedne memorijske lokacije, pri čemu se stariji bajt nalazi na nižoj, a mlađi bajt na višoj adresi.

U procesoru postoje bezadresne instrukcije, instrukcije uslovnog skoka, instrukcije bezuslovnog skoka i adresne instrukcije.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 0000 za sve instrukcije uslovnog skoka. Bitovima 3 do 0 prvog bajta instrukcije se specificira kod operacije za instrukcije uslovnog skoka. Instrukcije uslovnog skoka se realizuju kao relativni skok u odnosu tekuću vrednost programskog brojača PC, a pomeraj je 8 bitna celobrojna vrednist sa znakom data drugim bajtom instrukcije. Dužina instrukcije je dva bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 0001 za sve instrukcije bezuslovnok skoka. Bitovima 3 do 0 prvog bajta instrukcije se specificira kod operacije za instrukcije bezuslovnog skoka. Instrukcije bezuslovnog skoka se realizuju kao apsolutni skokovi, a adresa skoka je data 2. i 3. bajtom instrukcije, pri cemu je stariji bajt adrese skoka dat drugim bajtom instrukcije a mlađi bajt adrese skoka trećim bajtim instrukcije. Dužina instrukcija je 3 bajta.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije su 1111 za bezadresne instrukcije. Bitovima 3 do 0 prvog bajta instrukcije se specificira kod operacije za bezadresne instrukcije. Dužina instrukcija je jedan bajt.

Bitovi 7, 6, 5 i 4 prvog bajta instrukcije u opsegu vrednosti 0010 do 1110 specificiraju kod operacije za adresne instrukcije. Dužina instrukcija je 1, 2, ili 3 bajta i zavisi od specificiranog načina adresiranja.

Načini adresiranja su specificirani bitovima 3 i 2 prvog bajta instrukcije. Procesor poseduje sledeće načine adresiranja: neposredno adresiranje (immed), memorijsko direktno adresiranje (memdir), registarsko indirektno sa pomerajem adresiranje (regindpom) i registarsko direktno adresiranje (regdir). Kod neposrednog adresiranja 16 bitni operand je dat drugim i trećim bajtom instrukcije, pri čemu je stariji bajt operanda dat drugim a mlađi bajt trećim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcija je 3 bajta. Kod memorijskog direktnog adresiranja 16 bitna adresa memorijske lokacije data je drugim I trećim bajtom instrukcije, pri čemu je stariji bajt adrese dat drugim, a mlađi bajt trežim bajtom. Bitovi 1 i 0 prvog bajta instrukcije se ne koriste. Dužina instrukcije je 3 bajta. Kod registarskog indirektnog adresiranja sa pomerajem 8 bitni pomeraj je celobrojna veličina sa znakom u drugom komplementu data drugim bajtom instrukcije. Bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registra opšte namene R[0] do R[3]. Dužina instrukcije je 2 bajta. Kod registarskog direktnog adresiranja bitovi 1 i 0 prvog bajta instrukcije se koriste za adresiranje jednog od registara opšte namene R[0] do R[3]. Dužina instrukcije je 1 bajt.

Stek raste prema višim memorijskim lokacijama, a registar SP ukazuje na prvu slobodnu memorijsku lokaciju.

Bezadresne instrukcije su instrukcija povratka iz potprograma (RTS), instrukcija povratka iz prekidne rutine (RTI), instrukcija aritmetičkog pomeranja sadržaja akumulatora udesno za jedno mesto (ASR), instrukcija logičkog pomeranja sadržaja akumulatora udesno za jedno mesto (LSR), instrukcija rotiranja sadržaja akumulatora udesno za jedno mesto (ROR), instrukcija rotiranja sadržaja akumulatora i indikatora C udesno za jedno mesto (RORC), instrukcija aritmetičkog pomeranja sadržaja akumulatora ulevo za jedno mesto (ASL), instrukcija logičkog pomeranja sadržaja akumulatora ulevo za jedno mesto (LSL), instrukcija rotiranja sadržaja akumulatora ulevo za jedno mesto (ROL), instrukcija rotiranja sadržaja akumulatora C ulevo za jedno mesto (ROLC), instrukcija postavljanja indikatora I na 1 (INTE), instrukcija postavljanja indikatora I na 0 (INTD), instrukcija postavljanja indikatora T na 1 (TRPE), instrukcija postavljanja indikatora T na 0 (TRPD), instrukcija prenosa sadržaj akumulatora A u registar IVTP (STIVTP) i instrukcija prenosa sadržaj akumulatora A u registar SP (STSP).

Instrukcije uslovnog skoka su:

Instrukcija	Značenje	Uslov
BEQL	skok na jednako	Z = 1
BNEQ	skok na nejednako	Z = 0
BNEG	skok na $N = 1$	N = 1
BNNG	skok na $N = 0$	N = 0
BOVF	skok na $V = 1$	V = 1
BNVF	skok na $V = 0$	V = 0
BCR	skok na $C = 1$	C = 1
BNCR	skok na $C = 0$	C = 0
BGRT	skok na veće nego (sa znakom)	$(N \oplus V) \vee Z = 0$
BGRE	skok na veće nego ili jednako (sa znakom)	$N \oplus V = 0$
BLSS	skok na manje nego (sa znakom)	$(N \oplus V) = 1$
BLEQ	skok na manje nego ili jednako (sa znakom)	$(N \oplus V) \lor Z = 1$
BGRTU	skok na veće nego (bez znaka)	$C \lor Z = 0$
BGREU	skok na veće nego ili jednako (bez znaka)	C = 0
BLSSU	skok na manje nego (bez znaka)	C = 1
BLEQU	skok na manje nego ili jednako (bez znaka)	$C \lor Z = 1$

Instrukcije bezuslovnog skoka su instrukcija bezuslovnog skoka (JMP) i instrukcija skoka na potprogram (JSR).

Instrukcija skoka je i instrukcija prekida (INT). Broj ulaza u tabelu sa adresama prekidnih rutina je 8-mo bitna celobrojna veličina bez znaka data 2. bajtom instrukcije. Dužina instrukcije je 2 bajta.

Adresne instrukcije su instrukcija prenosa u akumulator (LD), instrukcija prenosa iz akumulator (ST), aritmetička instrukcija sabiranja (ADD), aritmetička instrukcija oduzimanja (SUB), logička instrukcija I (AND), logička instrukcija ILI (OR), logička instrukcija ekskluzivno ILI (XOR), logička instrukcija invertovanja (NOT).

Spoljašnji maskirajući zahtevi za prekid dolaze od 3 ulazno/izlazna uređaja po linijama intr<sub>3</sub> do intr<sub>1</sub>. Ovi prekidi se nazivaju spoljašnji prekidi jer dolaze od uređaja van procesora, kao i maskirajući prekidi, jer su dozvoljeni ili maskirani i procesor na njih reaguje ili ne reaguje u zavisnosti od toga da li se u razredu PSWI registra programske statusne reči PSW<sub>15...0</sub> nalazi vrednost 1 ili 0, respektivno. Dozvoljavanje i maskiranje prekida se realizuje programskim putem izvršavanjem instrukcija INTE i INTD kojima se u razred PSWI registra PSW<sub>15...0</sub> upisuju vrednosti 1 ili 0, respektivno. Zahtevi za prekid po linijama intr<sub>3</sub> do intr<sub>1</sub> se mogu selektivno maskirati razredima 3 do 1 registra maske

IMR<sub>15...0</sub>. Prekidi koji dolaze po linijama intr<sub>3</sub> do intr<sub>1</sub> uređeni su po prioritetima pri čemu linija intr<sub>3</sub> ima najviši, a linija intr<sub>1</sub> najniži nivo prioriteta. Zahtevi za prekid se prihvataju ukoliko je njihov nivo viši od nivoa prioriteta tekućeg programa. Spoljašnji nemaskirajući zahtev za prekid dolazi po liniji inm. Unutrašnji prekidi su prekid zbog greške u kodu operacije, prekid zbog greške u adresiranju i prekid zbog zadatog režima rada prekid posle svake instrukcije.

Opsluživanje zahteva za prekid se sastoji iz dve grupe koraka.

U okviru prve grupe koraka na steku se čuvaju programski brojač PC<sub>15...0</sub> i programska statusna reč PSW<sub>15...0</sub>, zatim se u razrede PSWI i PSWT programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti 0 i u slučaju maskirajućih prekida u razrede PSWL1 i PSWL0 registra PSW<sub>15...0</sub> upisuje nivo prioriteta prekidne rutine na koju se skače. U okviru druge grupe koraka utvrđuje se adresa prekidne rutine. Utvrđivanje adrese prekidne rutine se realizuje na osnovu sadržaja tabele adresa prekidnih rutina, koja se obično naziva IV tabela (Interrupt Vector Table), i broja ulaza u IV tabelu. Stoga je u postupku inicijalizacije celog sistema u memoriji, počev od adrese na koju ukazuje sadržaj registra IVTP<sub>15...0</sub> (Interrupt Vector Table Pointer), kreirana IV tabela sa 8 ulaza, tako da se u ulazima 7 do 5 nalaze adrese prekidnih rutina za svaki od prekida koji dolaze po linijama intr<sub>3</sub> до intr<sub>1</sub>, respektivno. Adrese prekidnih rutina za prekid zbog greške u kodu operacije, greške u adresiranju, spoljašnji nemaskirajući prekid i prekid zbog zadatog režima rada prekid posle svake instrukcije, nalaze se u ulazima 3, 2, 1 i 0 tabele sa adresama prekidnih rutina. Kako je memorijska reč 8 bitna veličina, a adresa prekidne rutine 16 bitna veličina, to svaki ulaz u IV tabeli zauzima po dve susedne memorijske lokacije. Zbog toga se najpre broj ulaza množenjem sa dva pretvara u pomeraj, pa zatim pomeraj sabira sa sadržajem registra IVTP<sub>15...0</sub> i na kraju dobijena vrednost koristi kao adresa sa koje se čita adresa prekidne rutine i upisuje u registar PC<sub>15...0</sub>.

Magistrala je asinhrona sa atomskim ciklusima čitanja i upisa. Koristi se paralelni arbitrator sa 4 para linija za zahtev i potvrdu. Procesor i memorija imaju posebne signale takta, a postoji i poseban signal takta magistrale. Postoji i signal zauzeća magistrale.

Realizovati procesor, memoriju i arbitrator magistrale. Operaciona jedinica treba da bude realizovana sa dve magistrale. Upravljačku jedinicu procesora realizovati mikroprogramskom realizacijom sa mešovitim kodiranjem upravljačkih signala sa jednim tipom mikroinstrukcija.

# 2 KONFIGURACIJA SISTEMA

Računarski sistem sadrži sledeće module: procesor *CPU*, memoriju *MEM*, ulazno/izlazne uređaje *U/II* do *U/I3* i uređaj za kontrolu ispravnosti rada sistema *FAULT*. Procesor, memorija i ulazno/izlazni uređaji su međusobno povezani sistemskom magistralom *BUS* (slika Error! Reference source not found.). Moduli računarskog sistema rade asihrono.

Arhitektura procesora od programski dostupnih registara ima registre opšte namene R[0] do R[3]. Tipovi podataka sa kojima se radi su celobrojne 16-to bitne veličine sa znakom i bez znaka. Format instrukcija je jednoadresni. Načini adresiranja uključuju neposredno adresiranje (immed), memorijsko direktno adresiranje (memdir), registarsko indirektno sa pomerajem adresiranje (regindpom) i registarsko direktno adresiranje (regdir). Skup instrukcija uključuje bezadresne instrukcije, instrukcije uslovnog skoka, instrukcije bezuslovnog skoka i adresne instrukcije. Prekidi uključuju unutrašnje i spoljašnje prekide sa maskiranjem i prioritiranjem prekida, pri čemu se kontekst procesora se čuva na steku, a adresa prekidne rutine utvrđuje tehnikom vektorisanog mehanizma prekida.

Organizacija procesora je tako odabrana da je čine dve odvojene jedinice i to operaciona jedinica i upravljačka jedinica. Operaciona jedinica se sastoji od blokova za povezivanje na magistralu, čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacija i opsluživanje prekida, međusobno povezanih sa dve magistrale. Upravljačka jedinica je realizovana tehnikom mikroprogramske realizacije sa mešovitim kodiranjem upravljačkih signala sa jednim tipom mikroinstrukcija.


Procesor po linijama  $intr_1$  do  $intr_3$  dobija signale maskirajućih zahteva za prekid od ulazno/izlaznih uređaja U/II do U/I3, respektivno. Procesor po liniji inm dobija signal nemaskirajućeg zahteva za prekid od uređaja za kontrolu ispravnosti rada sistema FAULT.

Memorija je kapaciteta 64K 8-mo bitnih reči.

Ulazno/izlaznih uređaja ima 3. Ulazno/izlazni uređaji se sastoje od periferije i kontrolera za direktan pristup memoriji povezanih paralelnim interfejsom.

Uređaj za kontrolu ispravnosti rada sistema *FAULT* generiše nemaskirajući prekid **inm** u slučaju otkrivanja neke neispravnosti.

Procesor, memorija i ulazno/izlazni uređaji su povezani asinhronom sistemskom magistralom koju čine adresne linije ABUS<sub>15...0</sub>, linije podataka DBUS<sub>7...0</sub> i upravljačke linije **RDBUS**, **WRBUS** i **FCBUS**. Na magistrali mogu da se realizuju ciklus čitanja i ciklus upisa. Procesor realizuje cikluse čitanja prilikom čitanja instrukcija i podataka iz memorije i prilikom čitanja statusnih informacija i podataka iz registara kontrolera ulazno/izlaznih uređaja. Procesor realizuje cikluse upisa prilikom upisa podataka u memoriju i prilikom upisa upravljačkih informacija i podataka u registre kontrolera ulazno/izlaznih uređaja. Ulazno/izlazni uređaj sa kontrolerom za direktan pristup memoriji realizuje ciklus čitanja sa memorijom prilikom prenosa iz memorije u uređaj i ciklus upisa sa memorijom prilikom prenosa iz uređaja u memoriju.



Slika 1 Konfiguracija sistema

Uređaj koji započinje neki ciklusa na magistrali naziva se gazda, a uređaj koji realizuje ciklus sluga. Pri ciklusu čitanja gazda šalje adresu na adresne linije ABUS<sub>15...0</sub> i signalom na upravljačkoj liniji **RDBUS** startuje čitanje u slugi. Po završenom čitanju sluga šalje očitani podatak na linije podataka DBUS<sub>7...0</sub> i signalom na upravljačkoj liniji **FCBUS** signalizira gazdi da je čitanje završeno i da je podatak raspoloživ. Pri ciklusu upisa gazda šalje adresu na adresne linije ABUS<sub>15...0</sub>, podatak na linije podataka DBUS<sub>17...0</sub> i signalom na upravljačkoj liniji **WRBUS** startuje upis u slugi. Po završenom upisu sluga signalom na upravljačkoj liniji **FCBUS** signalizira gazdi da je upis završen.

Kako gazde na magistrali mogu da budu procesor i ulazno/izlazni uređaj sa kontrolerom za direktan pristup memoriji, postoji potreba za arbitracijom među njima. U tu svrhu se koristi paralelni arbitrator sa 4 para linija za zahtev i potvrdu. Procesor ili ulazno/uzlazni uređaj pre realizacije ciklusa na magistrali u kome je gazda signalom **BR** traži dozvolu korišćenja magistrale od arbitratora, a arbitrator mu signalom **BG\_IN** daje dozvolu.

# 3 ARHITEKTURA SISTEMA

U ovoj glavi se razmatra arhitektura računarskog sistema. Pri tome se pod arhitekturom računarskog sistema podrazumevaju svi oni njegovi elementi koji treba da budu poznati da bi za njega mogao da se napiše asemblerski program koji će se uspešno izvršavati i uvek davati isti rezultat bez obzira na to kako je dati računarski sistem realizovan. U okviru arhitekture računarskog sistema razmatraju se arhitekture procesora, memorije i ulazno/izlaznih uređaja.

## 3.1 PROCESOR

Arhitekturu procesora čine:

- programski dostupni registri,
- tipovi podataka,
- formati instrukcija,
- načini adresiranja,
- skup instrukcija i
- mehanizam prekida.

U daljem tekstu biće razmotren svaki od ovih elemenata arhitekture procesora.

## 3.1.1 Programski dostupni registri

Programski dostupni registri procesora su:

- programski brojač PC,
- akumulator A,
- 4 registra opšte namene GPR,
- ukazivač na vrh steka SP,
- programska statusna reč PSW,
- registar maske IMR i
- ukazivač na tabelu adresa prekidnih rutina IVTP.

Registar PC je standardni 16-to razredni programski brojač procesora. Adrese generisane na osnovu vrednosti registra PC su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od  $2^{16}$  8-mo bitnih reči.

Registar A je 16-to razredni akumulator za operacije prenosa 16-to bitnih veličina u kojima se koristi kao implicitno izvorište ili odredište operanda.

Četiri registra opšte namene (GPR) su 16-to razredni registri koji se koriste kao registri podataka kod registarskog indirektnog adresiranja sa pomerajem, kao i kod direktnog registarskog adresiranja.

Registar SP je standardan 16-to razredni ukazivač na vrh steka. Stek je organizovan u operativnoj memoriji i raste prema višim adresama. Registar SP ukazuje na prvu slobodnu lokaciju na steku. Adrese generisane na osnovu vrednosti registra SP su adrese 8-mo bitnih reči. Njime se mogu generisati adrese unutar adresnog prostora od 2<sup>16</sup> 8-mo bitnih reči.

Registar PSW je standardna 16-to razredni programska statusna reč procesora čiji razredi, koji se obično nazivaju indikatori, sadrže bitove statusnog i upravljačkog karaktera (slika Slika 2 Struktura registra PSW).

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
I	T	-	-	-	-	-	-	-	$L_2$	$L_1$	$L_0$	V	С	Z	N

Slika 2 Struktura registra PSW

Bitovi statusnog karaktera su:

- N—bit (indikator *negative*) koji se postavlja na 1 kada je rezultat operacije negativan,
- Z—bit (indikator *zero*) koji se postavlja na 1 kada je rezultat operacije nula,
- C—bit (indikator *carry/borrow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prenos/pozajmica u aritmetici celobrojnih veličina bez znaka,
- V—bit (indikator *overflow*) koji se postavlja na 1 kada je takav rezultat operacije da postoji prekoračenje u aritmetici celobrojnih veličina sa znakom i
- •L<sub>2</sub>, L<sub>1</sub>, L<sub>0</sub>—bitovi (indikatori *level*) kojima se pamti nivo prioriteta tekućeg programa.

Bitovi upravljačkog karaktera su:

- T—bit (indikator *trap*) koji se postavlja na 1 kada se zada režim rada procesora sa prekidom posle svake instrukcije i
- I—bit (indikator *interrupt*) koji se postavlja na 1 kada se zada režim rada procesora sa prihvatanjem maskirajućih prekida.

Bitovi statusnog karaktera N, Z, C i V se postavljaju hardverski na osnovu rezultata izvršavanja instrukcija. Bitovi statusnog karaktera L<sub>2</sub> do L<sub>0</sub> se postavljaju hardverski u okviru opsluživanja prekida i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine. Bitovi upravljačkog karaktera I i T se postavljaju softverski kao rezultat izvršavanja posebnih instrukcija, hardverski u okviru opsluživanja prekida i softverski kao rezultat izvršavanja instrukcije povratak iz prekidne rutine.

Registar IMR je standardni 16-to razredni registar maske za selektivno maskiranje maskirajućih prekida. Koriste se samo razredi 3 do 1 koji su dodeljeni prekidima koji dolaze po linijama 3 do 1 od ulazno/izlaznih uređaja, respektivno.

Registar IVTP je standardni 16-to razredni ukazivač na tabelu adresa prekidnih rutina koja se koristi u okviru vektorisanog mehanizma prekida. Adresa generisana na osnovu vrednosti registra IVTP je adresa 8-mo bitne reči.

#### 3.1.2 Tipovi podataka

Tipovi podataka koji se koriste u ovom procesoru su celobrojne 16-to bitne veličine sa znakom i bez znaka. Celobrojne veličine bez znaka su u opsegu od 0 do  $2^{16}-1$ . Celobrojne veličine sa znakom su u opsegu od  $-2^{15}$  do  $2^{15}-1$ .

# 3.1.3 Formati instrukcija

U procesoru se koriste sledeći formati instrukcija:

- format bezadresnih instrukcija,
- format instrukcije prekida,
- format instrukcija relativnog skoka B format,
- format instrukcija apsolutnog skoka J format,
- format jednoadresnih registarskih instrukcija R format,
- format jednoadresnih registarskih instrukcija RB format,
- format jednoadresnih neposrednih instrukcija IW format i
- format jednoadresnih memorijskih instrukcija AP format.

## 3.1.3.1 Format bezadresnih instrukcija

Format ovih instrukcija je dat na slici Slika 3.




Slika 3 Format bezadresnih instrukcija

Poljem OC prvog bajta instrukcije specificira se kod operacije za bezadresne instrukcije. Dužina instrukcije je jedan bajt.

Ovaj format imaju sledeće instrukcije: RTS, RTI, ASR, LSR, ROR, RORC, ASL, LSL, ROL, ROLC, INTE, INTD, TRPE, TRPD, STIVTP, STSP.

#### 3.1.3.2 Format instrukcije prekida

Format ove instrukcije je dat na slici Slika 4.




Poljem OC se specificira operacija prekida, a poljem BR broj ulaza u tabelu sa adresama prekidnih rutina. Broj ulaza je 8-mo bitna celobrojna veličina bez znaka data drugim bajtom instrukcije. Dužina instrukcije je 2 bajta.

Ovaj format ima instrukcija INT.

# 3.1.3.3 Format instrukcija relativnog skoka – B format

Format ovih instrukcija je dat na slici Slika 5.




Slika 5 Format instrukcija relativnog skoka – B format

Poljem OC se specificira operacija koja se izvršava, a poljem DISP pomeraj koji se sabira sa PC da bi se dobila adresa skoka. Pomeraj je 8-mo bitna celobrojna veličina sa znakom. Dužina instrukcije je 2 bajta.

Ovaj format imaju sledeće instrukcije: BEQL, BNEW, BNEG, BNNG, BOVF, BNVF, BCR, BNCR, BGRT, BGRE, BLSS, BLEQ, BGRTU, BGREU, BLSSU, BLEQU.

#### 3.1.3.4 Format instrukcija apslolutnog skoka – J format

Format ovih instrukcija je dat na slici Slika 6.




Slika 6 Format instrukcija relativnog skoka – J format

Poljem OC se specificira operacija koja se izvršava, a poljima DISPH i DISPL se definišu 8 starijih i 8 mlađih bitova 16-to bitne adrese skoka, respektivno. Dužina instrukcije je 3 bajta.

Ovaj format imaju instrukcije bezuslovnog skoka (JMP) i skoka na potprogram (JSR). Ove instrukcije se realizuju kao apsolutni skokovi.

# 3.1.3.5 Format jednoadresnih registarskih instrukcija – R format

Format ovih instrukcija je dat na slici Slika 7.




Slika 7 Format jednoadresnih registarskih instrukcija – R format

Dužina instrukcije je 1 bajt. Poljem OC(od 0010 do 1110) se specificira kod operacije jednoadresne instrukcije, poljem AM registarsko direktno (10) i poljem GPR jedan od 4 registra opšte namene – R0 do R3.

Ovaj format mogu imati instrukcije: LD, ST, ADD, SUB, AND, OR, XOR i NOT.

## 3.1.3.6 Format jednoadresnih registarskih instrukcija – RB format

Format ovih instrukcija je dat na slici Slika 8.



Slika 8 Format jednoadresnih instrukcija – RB format


Dužina instrukcije je 2 bajta. Poljem OC (od 0010 do 1110) se specificira kod operacije jednoadresne instrukcije, poljem AM(01) registarsko indirektno adresiranje sa pomerajem (10) i poljem GPR jedan od 4 registra opšte namene - R0 do R3.

Drugim bajtom instrukcije, poljem OFFSET, se zadaje celobrojna veličina sa znakom u drugom komplementu koja predstavlja pomeraj.

Ovaj format mogu imati instrukcije: LD, ST, ADD, SUB, AND, OR, XOR i NOT.

# 3.1.3.7 Format jednoadresnih neposrednih instrukcija - IW format

Format ovih instrukcija je dat na slici Slika 9.




Slika 9 Format jednoadresnih neposrednih instrukcija – IW format

Poljem OC se specificira kod operacije jednoadresne instrukcije nad 16-to bitnim veličinama, polje AM (11) neposredno adresiranje, polje - se ne koriste i poljima IMM16H i IMM16L 8 starijih i 8 mlađih bitova neposredne 16-to bitne veličine.

Ovaj format mogu imati instrukcije: LD, ADD, SUB, AND, OR, XOR i NOT.

# 3.1.3.8 Format jednoadresnih memorijskih instrukcija - AP format

Format ovih instrukcija je dat na slici Slika 10.



Poljem OC se specificira kod operacije jednoadresne instrukcije nad 16-to bitnim veličinama, polje AM (00) memorijsko direktno. Polja HIGH i LOW predstavljaju 8 starijih i 8 mlađih bitova 16-to bitne veličine koja predstavlja memorijsku adresu za memorijsko direktno adresiranje.

Ovaj format mogu imati instrukcije: LD, ST, ADD, SUB, AND, OR, XOR i NOT.

## 3.1.4 Načini adresiranja

Procesor poseduje 4 različitih načina adresiranja. Kodiranje polja AM za različite načine adresiranja i nazivi načina adresiranja dati su u tabeli Tabela 1.

AM	Načini adresiranja
00	memorijsko direktno
01	registarsko indirektno sa pomerajem
10	registarsko direktno
11	neposredno

Tabela 1 Načini adresiranja

Memorijsko direktno adresiranje je adresiranje kod koga se operand nalazi u memoriji na adresi datoj u samoj instrukciji. Instrukcija sa registarskim direktnim adresiranjem ima AP format (poglavlje 3.1.3.8). Polje GPR se ne koristi. Polja HIGH i LOW sadrže starijih 8 i mlađih 8 bita adrese.

Registarsko indirektno adresiranje sa pomerajem je adresiranje kod koga se operand nalazi u jednoj od memorijskih lokacija, a adresa memorijske lokacije se dobija sabiranjem sadržaja jednog od registara opšte namene i pomeraja. Instrukcija sa registarskim indirektnim adresiranjem sa pomerajem ima RB format (poglavlje 3.1.3.6). Drugim bajtom instrukcije, poljem OFFSET, se zadaje celobrojna veličina sa znakom u drugom komplementu koja predstavlja pomeraj.

Registarsko direktno adresiranje je adresiranje kod koga se operand nalazi u jednom od registara opšte namene. Instrukcija sa registarskim direktnim adresiranjem ima R format (poglavlje 3.1.3.5). Registar opšte namene je specificiran poljem GPR. Koristi se svih 16 razreda registra.

Neposredno adresiranje je adresiranje kod koga se operand nalazi u samoj instrukciji. Instrukcija sa neposrednim adresiranjem ima IW format (poglavlje 3.1.3.7). Polje GPR se ne koristi. Polja IMM16H i IMM16L sadrže starijih 8 i mlađih 8 bitova 16-to bitnog podatka.

#### 3.1.5 Skup instrukcija

U ovom poglavlju se, najpre, daje opis instrukcija, a zatim tabelarni pregled kodiranja instrukcija.

#### 3.1.5.1 Opis instrukcija

Instrukcije procesora se mogu svrstati u sledećih osam grupa:

- instrukcija bez dejstva,
- instrukcija zaustavljanja,
- instrukcije skoka,
- instrukcije prenosa,
- aritmetičke instrukcije,
- logičke instrukcije,
- instrukcije pomeranja i rotiranja,
- instrukcije postavljanja indikatora u PSW,

#### 3.1.5.1.1 Instrukcija bez dejstva

Instrukcija **NOP** ne proizvodi nikakvo dejstvo. Format ove instrukcije je dat u poglavlju 3.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

#### 3.1.5.1.2 Instrukcija zaustavljanja

Instrukcija **HALT** zaustavlja izvršavanje instrukcija. Format ove instrukcije je dat u poglavlju 3.1.3.1. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

# 3.1.5.1.3 Instrukcije skoka

Instrukcije skoka se svrstavaju u sledeće grupe:

- instrukcije uslovnog skoka,
- instrukcije bezuslovnog skoka,
- instrukcije skoka na potprogram i povratka iz potprograma i
- instrukcija prekida i povratka iz prekidne rutine

# 3.1.5.1.3.1 Instrukcije uslovnog skoka

Instrukcije uslovnog skoka **BEQL** *disp*, **BNEQL** *disp*, **BNEG** *disp*, **BNNEG** *disp*, **BOVF** *disp*, **BOVF** *disp*, **BCAR** *disp*, **BCAR** *disp*, **BCAR** *disp*, **BGRT** *disp*, **BGRTE** *disp*, **BLSSE** *disp*, **BGRTU** *disp*, **BGRTEU** *disp*, **BLSSEU** *disp* i **BLSSEU** *disp* realizuju relativni skok sa pomerajem *disp* u odnosu na programski brojač PC ukoliko je uslov specificiran kodom operacije ispunjen (tabela Tabela 2). Pomeraj *disp* je 8-mo bitna celobrojna veličina sa znakom. Format ovih instrukcija je dat u poglavlju 3.1.3.3. Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Tabela 2 Instrukcije uslovnog skoka

Instrukcija	Značenje	Uslov
BEQL	skok na jednako	Z = 1
BNEQ	skok na nejednako	Z = 0
BNEG	skok na $N = 1$	N = 1
BNNG	skok na $N = 0$	N = 0
BOVF	skok na $V = 1$	V = 1
BNVF	skok na $V = 0$	V = 0
BCR	skok na $C = 1$	C = 1
BNCR	skok na $C = 0$	C = 0
BGRT	skok na veće nego (sa znakom)	$(N \oplus V) \vee Z = 0$
BGRE	skok na veće nego ili jednako (sa znakom)	$N \oplus V = 0$
BLSS	skok na manje nego (sa znakom)	$(N \oplus V) = 1$
BLEQ	skok na manje nego ili jednako (sa znakom)	$(N \oplus V) \vee Z = 1$
BGRTU	skok na veće nego (bez znaka)	$C \vee Z = 0$
BGREU	skok na veće nego ili jednako (bez znaka)	C = 0
BLSSU	skok na manje nego (bez znaka)	C = 1
BLEQU	skok na manje nego ili jednako (bez znaka)	$C \vee Z = 1$

## 3.1.5.1.3.2 Instrukcija bezuslovnog skoka

Instrukcija bezuslovnog skoka **JMP** *a* realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u poglavlju 3.1.3.4. Ova instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

## 3.1.5.1.3.3 Instrukcije skoka na potprogram i povratka iz potprograma

Instrukcija **JSR** *a* realizuje skok na potprogram tako što čuva vrednost programskog brojača PC na steku i realizuje skok na adresu *a* koja je data u samoj instrukciji. Format ove instrukcije je dat u odeljku 3.1.3.4.

Instrukcija **RTS** realizuje povratak iz potprograma tako što restaurira vrednost programskog brojača PC vrednošću sa steka. Format ove instrukcije je dat u poglavlju 3.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

# 3.1.5.1.3.4 Instrukcije prekida i povratka iz prekidne rutine

Instrukcija **INT** *br* programskim putem realizuje prekid i skok na prekidnu rutinu čija se adresa nalazi u ulazu *br* tabele sa adresama prekidnih rutina. Ulaz *br* je 8-mo bitna celobrojna veličina bez znaka. Format ove instrukcije je dat u poglavlju 3.1.3.2.

Instrukcija **RTI** realizuje povratak iz prekidne rutine tako što restaurira vrednosti programske statusne reči PSW i programskog brojača PC vrednostima sa steka. Format ove instrukcije je dat u poglavlju 3.1.3.1.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V iz registra PSW.

## 3.1.5.1.4 Instrukcije prenosa

Instrukcija **LD** *src* prenosi sadržaj 16-bitnog operanda *src* u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3. . Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **ST** *dst* prenosi sadržaj akumulatora A u 16-bitni operand *dst*. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3. .Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STIVTP** prenosi sadržaj akumulatora A u registar IVTP. Format ove instrukcije i dat je u poglavlju Formati instrukcija 3.1.3. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

Instrukcija **STSP** prenosi sadržaj akumulatora A u registar SP. Format ove instrukcije dat je u poglavlju Formati instrukcija 3.1.3. Instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

# 3.1.5.1.5 Aritmetičke instrukcije

Instrukcija **ADD** *src* sabira celobrojnu 16-bitnu veličinu koja se nalazi u akumulatoru A sa operandom *src* koji je celobrojna 16-bitna veličina, a rezultat koji je celobrojna 16-bitna veličina smešta u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3.

Instrukcija **SUB** *src* oduzima operand *src* koji je celobrojna 16-bitna veličina od celobrojne 8-bitne veličine koja se nalazi u akumulatoru A, a rezultat koji je celobrojna 16-bitna veličina smešta u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3.

Istrukcije postavljaju indikatore N, Z, C i V registra PSW saglasno dobijenoj vrednosti koja se upisuje u akumulator A.

# 3.1.5.1.6 Logičke instrukcije

Instrukcija **AND** *src* izračunava logičko I 16-bitne veličine koja se nalazi u akumulatoru A i operanda *src* koji je 16-bitna veličina, a rezultat koji je 16-bitna veličina smešta u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3.

Instrukcija **OR** *src* izračunava logičko ILI 16-bitne veličine koja se nalazi u akumulatoru A i operanda *src* koji je 16-bitna veličina, a rezultat koji je 16-bitna veličina smešta u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3.

Instrukcija **XOR** *src* izračunava logičko EKSLUZIVNO ILI 16-bitne veličine koja se nalazi u akumulatoru A i operanda *src* koji je 16-bitna veličina, a rezultat koji je 16-bitna veličina smešta u akumulator A. Formati ove instrukcije zavise od specificiranog načina adresiranja i dati su u poglavlju Formati instrukcija 3.1.3.

Instrukcija **NOT** izračunava logičku NEGACIJU 16-bitne veličine koja se nalazi u akumulatoru A, a rezultat koji je 16-bitna veličina smešta u akumulator A. Format instrukcije i dat je u poglavlju Formati instrukcija 3.1.3.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator AB, dok se indikatori C i V registra PSW postavljaju na 0.

# 3.1.5.1.7 Instrukcije pomeranja i rotiranja

Instrukcija **ASR** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A udesno za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju razred  $A_{15}$  ostaje nepromenjen, a u indikator C registra PSW se upisuje sadržaj razreda  $A_0$ . Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **LSR** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A udesno za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred  $A_{15}$  se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda  $A_0$ . Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **ROR** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A udesno za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred A<sub>15</sub> se upisuje sadržaj razreda A<sub>0</sub>, a u indikator C registra PSW se upisuje sadržaj razreda AB<sub>0</sub>. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **RORC** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A udesno za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred A<sub>15</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda A<sub>0</sub>. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **ASL** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A ulevo za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred  $AB_0$  se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda  $A_{15}$ . Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3..

Instrukcija **LSL** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A ulevo za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred  $A_0$  se upisuje 0, a u indikator C registra PSW se upisuje sadržaj razreda  $A_{15}$ . Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.Instrukcija **ROL** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A ulevo za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred  $A_0$  se upisuje sadržaj razreda  $A_{15}$ , a u indikator C registra PSW se upisuje sadržaj razreda  $A_{15}$ . Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **ROLC** pomera sadržaj 16-bitne veličine koja se nalazi u akumulatoru A ulevo za jedno mesto, a rezultat koji je 16-bitna veličina smešta u akumulator A. Pri pomeranju u razred A<sub>0</sub> se upisuje sadržaj indikatora C registra PSW, a u indikator C registra PSW se upisuje sadržaj razreda A<sub>15</sub>. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Istrukcije postavljaju indikatore N i Z registra PSW saglasno vrednosti koja se upisuje u akumulator A, dok se indikator V registra PSW postavlja na 0.

## 3.1.5.1.8 Instrukcije postavljanja indikatora u PSW

Instrukcija **INTD** postavlja nulu u razred I registra PSW. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **INTE** postavlja jedinicu u razred I registra PSW. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **TRPD** postavlja nulu u razred T registra PSW. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Instrukcija **TRPE** postavlja jedinicu u razred T registra PSW. Format instrukcije dat je u poglavlju Formati instrukcija 3.1.3.

Ni jedna od ovih instrukcija ne utiče na indikatore N, Z, C i V registra PSW.

# 3.1.5.2 Kodiranje instrukcija

Kodiranje podgrupe bezadresnih instrukcija je dato u tabeli Tabela 3. Dužina ove grupe instrukcija je 1 bajt. Sam kod operacije je dat prvim bajtom.

Tabela 3 Kodiranje bezadresnih instrukcija

7	6	5	4	3	2	1	0	Oznaka
1	1	1	1	0	0	0	0	RTS
1	1	1	1	0	0	0	1	RTI
1	1	1	1	0	0	1	0	ASR
1	1	1	1	0	0	1	1	LSR
1	1	1	1	0	1	0	0	ROR
1	1	1	1	0	1	0	1	RORC
1	1	1	1	0	1	1	0	ASL
1	1	1	1	0	1	1	1	LSL
1	1	1	1	1	0	0	0	ROL
1	1	1	1	1	0	0	1	ROLC
1	1	1	1	1	0	1	0	INTE
1	1	1	1	1	0	1	1	INTD
1	1	1	1	1	1	0	0	TRPE
1	1	1	1	1	1	0	1	TRPD
1	1	1	1	1	1	1	0	STIVTP
1	1	1	1	1	1	1	1	STSP

Kodiranje podgrupe instrukcija uslovih skokova je dato u tabeli Tabela 4. Dužina ove grupe instrukcije je 2 bajta. Kod operacije je dat u okviru prvog bajta instrukcije.

Tabela 4 Kodiranje instrukcija uslovnog skoka

7	6	5	4	3	2	1	0	Oznaka
0	0	0	0	0	0	0	0	BEQL
0	0	0	0	0	0	0	1	BNEQ
0	0	0	0	0	0	1	0	BNEG
0	0	0	0	0	0	1	1	BNNG
0	0	0	0	0	1	0	0	BOVF
0	0	0	0	0	1	0	1	BNVF
0	0	0	0	0	1	1	0	BCR
0	0	0	0	0	1	1	1	BNCR
0	0	0	0	1	0	0	0	BGRT
0	0	0	0	1	0	0	1	BGRE
0	0	0	0	1	0	1	0	BLSS
0	0	0	0	1	0	1	1	BLEQ
0	0	0	0	1	1	0	0	BGRTU
0	0	0	0	1	1	0	1	BGREU
0	0	0	0	1	1	1	0	BLSSU
0	0	0	0	1	1	1	1	BLEQU

Kodiranje podgrupe instrukcija bezuslovih skokova je dato u tabeli Tabela 5. Dužina ove grupe instrukcija je tri bajta, sa izuzetkom instrukcije INT koja ima dužinu dva bajta. Kod operacije je dat u okviru prvog bajta instrukcije.

Tabela 5 Kodiranje instrukcija bezuslovnog skoka

7	6	5	4	3	2	1	0	Oznaka
0	0	0	1	0	0	0	0	JMP
0	0	0	1	0	0	0	1	JSR
0	0	0	1	0	0	1	0	INT

Kodiranje podgrupe adresnih instrukcija je dato u tabeli Tabela 6. Dužina ove grupe instrukcije zavisi od načina adresiranja i može biti jedan, dva ili tri bajta. Kod operacije je dat u okviru prvog bajta instrukcije.

Tabela 6 Kodiranje adresnih instrukcija

Oznaka	4	5	6	7
LD	0	1	0	0
ST	1	1	0	0
ADD	0	0	1	0
SUB	1	0	1	0
AND	0	1	1	0
OR	1	1	1	0
XOR	0	0	0	1
NOT	1	0	0	1

## 3.1.6 Mehanizam prekida

Zahteve za prekid mogu da generišu:

- ① tri kontrolera periferija po linijama intr3 do intr<sub>1</sub> da bi signalizirali spremnost za prenos podataka (maskirajući prekidi),
- ② jedan uređaj računara koji kontroliše ispravnost napona napajanja (nemaskirajući prekidi),
- ③ procesor, kao rezultat otkrivene nekorektnosti u izvršavanju tekuće instrukcije (nelegalan kod operacije i nelegalno adresiranje),
- ⑤ procesor kao rezultat izvršavanja instrukcije prekida INT.

Prekidi pod ① i ② se nazivaju spoljašnji, a pod ③, ④ i ⑤ unutrašnji.

Izvršavanje svake instrukcije pored faza čitanje instrukcije, formiranje adrese operanda i izvršavanje operacije sadrži i fazu opsluživanje zahteva za prekid. Na početku faze opsluživanje zahteva za prekid vrši se provera da li je u toku izvršavanja prethodne tri faze tekuće instrukcije generisan neki od navedenih zahteva za prekid. Ukoliko nije, vraća se na fazu čitanje instrukcije sledeće instrukcije. Ukoliko jeste, izvršavanje tekuće instrukcije se produžava sa koracima faze opsluživanje zahteva za prekid. Opsluživanje zahteva za prekid se sastoji iz tri grupe koraka.

U okviru prve grupe koraka na steku se čuvaju programski brojač PC i programska statusna reči PSW.

U okviru druge grupe koraka utvrđuje se adresa prekidne rutine. Utvrđivanje adrese prekidne rutine se realizuje na osnovu sadržaja tabele adresa prekidnih rutina (IV tabela) i broja ulaza u IV tabelu. Stoga je u postupku inicijalizacije celog sistema u memoriji, počev od adrese na koju ukazuje sadržaj registra procesora IVTP (*Interrupt Vector Table Pointer*), kreirana IV tabela sa 8 ulaza u kojima se nalaze adrese prekidnih rutina za sve vrste prekida. Broj ulaza u IV tabelu se dobija na više načina i to:

- predstavlja fiksnu vrednost za prekide iz tačke ① i generiše ga sam procesor,
- predstavlja fiksnu vrednost za prekide iz tačaka ②, ③ i ④ i generiše ga sam procesor
- specificiran je adresnim delom instrukcije INT za prekid iz tačke ⑤.

Ulazi 0 do 3 i 5 do 7 u IV tabeli su rezrvisani za adrese prekidnih rutina za sledeće vrste prekida:

- 0 prekid zbog režima rada sa prekidom posle svake instrukcije,
- 1 spoljasni nemaskirajući prekid,
- 2 prekid zbog greške u adresiranju,
- 3 prekid zbog greške u kodu operacije,
- 5 do 7 maskirajući prekidi po linijama intr<sub>1</sub> do intr<sub>3</sub>, respektivno.

Ulaz 4 u IV tabeli je slobodan za adrese prekidnih rutina za prekide izazvane instrukcijom INT.

Više prekida se može javiti istovremeno, a može se prihvatiti samo jedan zahtev za prekid i skočiti na njegovu prekidnu rutinu. Zato su zahtevima za prekid dodeljeni prioriteti, pa se od generisanih zahteva za prekid prihvata onaj zahtev za prekid koji je među njima najvišeg prioriteta. Redosled zahteva za prekid po opadajućim prioritetima je sledeći: najviši je ⑤, zatim redom ③, ②, ① i na kraju najniži je ④. Prekidi pod ① koji dolaze od kontrolera periferija mogu se javiti istovremeno pa se i oni prihvataju po redosledu opadajućih prioriteta. Pošto svaki kontroler periferije ima posebnu liniju u procesoru za slanje svog zahteva za prekid, na osnovu pozicije linije se određuje prioritet datog zahteva za prekid. Zbog toga se radi određivanja broja ulaza, po opadajućim proritetima redom proveravaju generisani zahtevi za prekid i utvrđuje koji je to zahtev za prekid koji se u tekućoj instrukciji prihvata i na osnovu toga određuje broj ulaza. – intr³ ima najviši prioritet, zatim intr², a intr¹ ima najniži prioritet.

Kako je memorijska reč 8-mo bitna veličina a adresa prekidne rutine 16-to bitna veličina, to svaki ulaz u IV tabeli zauzima po dve susedne memorijske lokacije. Zbog toga se najpre broj ulaza množenjem sa dva pretvara u pomeraj, pa zatim pomeraj sabira sa sadržajem registra IVTP i na kraju dobijena vrednost koristiti kao adresu sa koje se čita adresa prekidne rutine i upisuje u registar PC.

U okviru treće grupe koraka se:

- brišu indikatori I i T registra PSW kod prekida svih vrsta i
- upisuje u bitove L<sub>2</sub> do L<sub>0</sub> registra PSW nivo prioriteta prekidne rutine na koju se skače u slučaju maskirajućeg prekida.

Povratak iz prekidne rutine se realizuje instrukcijom **RTI**. Ovom instrukcijom se sa steka restauriraju registri PSW i PC.

Za maskirajuće prekide postoji u procesoru poseban registar IMR koji se naziva registar maske. Od 16 razreda ovog registra koristi se samo tri. Svakoj liniji po kojoj mogu da se šalju zahtevi za prekid od periferija pridružen je poseban razred registra maske. Zahtev za prekid koji stiže po određenoj liniji u procesoru će biti opslužen jedino ukoliko se u odgovarajućem razredu registra maske nalazi vrednost 1. Instrukcijom STIMR se u registar maske IMR upisuje odgovarajuća vrednost. Time se programskim putem selektivno dozvoljava ili zabranjuje opsluživanje maskirajućih prekida.

Maskirajući zahtevi za prekid, bez obzira na to da li su selektivno maskirani sadržajem registra maske ili ne, mogu se svi maskirati bitom maske I u registru PSW. Instrukcijama INTE i INTD u ovaj razred registra PSW upisuju se vrednosti 1 ili 0, respektivno. Time se programski putem dozvoljava ili zabranjuje opsluživanje maskirajućih prekida koji nisu selektivno maskirani sadržajem registra maske IMR.

Postoji mogućnost da se zada takav režim rada procesora da se posle svake izvršene instrukcije skače na određenu prekidnu rutinu. Ovakav režim rada procesora se naziva prekid posle svake instrukcije. U njemu se procesor nalazi ukoliko je u razredu T registra PSW vrednost 1. Instrukcijama **TRPE** i **TRPD** u ovaj razred registra PSW upisuju se

vrednosti 1 ili 0, respektivno. Time se programskim putem dozvoljava ili ne režim rada procesora prekid posle svake instrukcije.

U skupu instrukcija postoji instrukcija **INT** kojom se može programskim putem izazvati prekid i skok na željenu prekidnu rutinu. Prekidna rutina na koju treba skočiti određuje se adresnim delom ove instrukcije koji sadrži broj ulaza u tabelu adresa prekidnih rutina. Izvršavanje ove instrukcije realizuje sve ono što je nabrojano u okviru hardverskog dela opsluživanja zahteva za prekid, s tim što je broj ulaza u tabeli adresa prekidnih rutina dat samom instrukcijom.

Kada procesor izvršava prekidnu rutinu može stići novi zahtev za prekid. Na ovaj zahtev za prekid može se reagovati na sledeće načine:

- prekida se izvršavanje tekuće prekidne rutine i skače na novu prekidnu rutinu (ukoliko je njegov nivo prioriteta niži ili jednak nivou prioriteta tekuće prekidne rutine) ili
- ne prekida se izvršavanje prekidne rutine, već se zahtev za prekid prihvata tek po završetku prekidne rutine i povratku u prekinuti program (ukoliko je njegov nivo prioriteta niži ili jednak nivou prioriteta tekuće prekidne rutine).

Procesor reaguje na oba načina u zavisnosti od situacije u kojoj se nalazi. Ta situacija zavisi od čitavog niza elemenata kao što su:

- ima više tipova zahteva za prekid,
- kod ulaska u bilo koju prekidnu rutinu brišu se razredi I i T u registru PSW,
- programskim putem se može, upisivanjem vrednosti 0 ili 1 u razrede I i T, odrediti kada će se reagovati na maskirajuće prekide i prekidati program posle svake instrukcije, a kada ne i
- maskirajući prekidi su uređeni po prioritetima.

Pri normalnom funkcionisanju procesora generišu se samo maskirajući zahtevi za prekid. Da bi zahtev za maskirajući prekid bio prihvaćen potrebno je da bude ispunjen svaki od sledećih uslova:

- da je odgovarajući bit u registru maske IMR postavljen,
- da je razred I u registru PSW postavljen,
- da je nivo prioriteta kontrolera periferije koji je uputio zahtev za prekid veći od nivoa prioriteta tekućeg programa.

Prekidanje izvršavanja tekuće prekidne rutine i skok na novu prekidnu rutinu naziva se gneždenje prekida.

Povratak iz prekidne rutine se realizuje instrukcijom **RTI**. Ovom instrukcijom se sa steka restauriraju registri PSW i PC, tim redom.

#### 3.2 MEMORIJA

Arhitekturu memorije čine 8-mo bitne programski dostupne memorijske lokacije kapaciteta 64K reči, koje zauzimaju opseg od 0 do EFFFh memorijskog adresnog prostora. Iz memorijskih lokacija se čita i u memorijske lokacije se upisuje instrukcijama LD (poglavlje 3.1.5.1.4), ADD i SUB (poglavlje 3.1.5.1.5), AND, OR i XOR (poglavlje 3.1.5.1.6), ST (poglavlje 3.1.5.1.4) uz korišćenje registarskog direktnog adresiranja, memorijskog direktnog adresiranja, memorijskog indirektnog adresiranja, neposrednog adresiranja (poglavlje 3.1.5.1.4). Iz memorijskih lokacija se čita i u memorijske lokacije se upisuje instrukcijama JSR i RTS (poglavlje 3.1.5.1.3.3) i INT (poglavlje 3.1.5.1.3.4) uz korišćenje sadržaja ukazivača na vrh steka SP kao adrese memorijske lokacije (poglavlje 3.1.1).

# 3.3 ULAZNO/IZLAZNI UREĐAJI

Arhitekturu ulazno/izlaznih uređaja čine 8-mo bitni programski dostupni registri kontrolera ulazno/izlaznih uređaja kapaciteta 4K reči, koji zauzimaju opseg od F000h do FFFFh memorijskog adresnog prostora.

# 4 MAGISTRALA

U ovoj glavi se razmatra organizacija sistemske magistrale *BUS*. Najpre se daje struktura magistrale, zatim arbitracija na magistrali i na kraju ciklusi na magistrali.

U slučaju magistrale sa atomskim ciklusima postoje ciklus čitanja, ciklus upisa i ciklus prihvatanja broja ulaza, a magistrala je zauzeta sve vreme dok se realizuje prenos podatka između gazde i sluge. U zavisnosti od toga kako se utvrđuje šta i kada gazda i sluga treba da urade prilikom realizacije ciklusa na magistrali, razlikuju se asinhrone i sinhrone magistrale.

Sistemska magistrala je asinhrona magistrala, koja služi za povezivanje modula računarskog sistema i to procesora *CPU*, memorije *MEM* i ulazno/izlaznih uređaja *U/I*. Preko magistrale se prenose sadržaji između registara procesora, memorijskih lokacija i registara uređaja. Ceo tok prenosa nekog sadržaja između dva modula naziva se ciklus na magistrali. Modul koji započinje ciklus na magistrali naziva se gazda (master), a modul sa kojim gazda realizuje ciklus naziva se sluga (slave). Gazda može da bude procesor i uređaj sa direktnim pristupom memoriji. Sluga može da bude memorija i uređaji bez i sa direktnim pristupom memoriji. Procesor čita sadržaje memorijskih lokacija i upisuje sadržaje u memorijske lokacije prilikom čitanja instrukcija i operanada i upisa rezultata kao sastavnog dela izvršavanja instrukcija. Pored toga procesor čita sadržaje registara uređaja i upisuje sadržaje u registre uređaja prilikom izvršavanja instrukcija kojima se dobija status uređaja, vrši inicijalizacija uređaja, zadaje režim rada i vrši startovanje i zaustavljanje uređaja i vrši prenos podataka između procesora i uređaja i obratno. Uređaj sa direktnim pristupom memoriji čita sadržaje memorijskih lokacija i upisuje sadržaje u memorijske lokacije u okviru prenosa podataka iz memorije u izlazni uređaj i iz ulaznog uređaja u memoriju.


Na magistrali mogu da se realizuju dva tipa ciklusa između gazde i sluge i to ciklus čitanja i ciklus upisa. Za njihovu realizaciju koriste se tri grupe linija i to adresne linije ABUS<sub>15...0</sub>, linije podataka DBUS<sub>7...0</sub> i upravljačke linije RDBUS, WRBUS i FCBUS. Po adresnim linijama ABUS<sub>15...0</sub> gazda šalje slugi adresu memorijske lokacije ili registra uređaja sa koje treba očitati sadržaj kod ciklusa čitanja ili na kojoj treba upisati sadržaj kod ciklusa upisa. Po linijama podataka DBUS<sub>7...0</sub> sluga šalje gazdi očitani sadržaj u slučaju ciklusa čitanja i gazda šalje slugi sadržaj koji treba upisati u slučaju ciklusa upisa. Po upravljačkoj liniji RDBUS gazda šalje signal kojim u slugi startuje ciklus čitanja. Po upravljačkoj liniji WRBUS gazda šalje signal kojim u slugi startuje ciklus upisa. Po upravljačkoj liniji FCBUS sluga u slučaju oba ciklusa šalje signal gazdi kao indikaciju da je on svoj deo ciklusa završio. U slučaju ciklusa čitanje to je i indikacija da se na linijama podataka DBUS<sub>7...0</sub> nalazi sadržaj koji gazda treba da upiše u svoj prihvatni registar.

Kako je ovo magistrala sa atomskim ciklusima na njoj mogu da se realizuju ciklus čitanja i ciklus upisa, a magistrala je zauzeta sve vreme dok se realizuje prenos podatka između gazde i sluge. Moduli ove magistrale rade asinhrono svaki na svoj signal takta i trajanje svakog ciklusa je određeno vremenom pristupa modula sluge.

Svi moduli računarskog sistema su povezani na adresne linije, linije podataka i upravljačke linije magistrale preko bafera sa tri stanja. Pri tome na linije magistrale odgovarajuće sadržaje mogu preko bafera sa tri stanja da propuštaju samo modul koji je trenutno gazda i modul koji kao sluga sa njim realizuje ciklus na magistrali. Svi ostali

moduli svoje bafere sa tri stanja drže u stanju visoke impedanse i ne opterećuju linije magistrale.


Vremenski oblici signala **ABUS**<sub>15...0</sub>, **DBUS**<sub>7...0</sub>, **RDBUS** i **FCBUS** koje na magistrali razmenjuju gazda i sluga prilikom realizacije ciklusa čitanja dati su na slici Slika 11. Signali su predstavljeni logičkim vrednostima jedan i nula, kao i stanjem visoke impedanse koje je predstavljeno linijom po sredini između logičke vrednosti jedan i nula.



Slika 11 Vremenski oblici signala za ciklus čitanja

Po dobijanju magistrale gazda započinje ciklus čitanja tako što otvara bafere sa tri stanja preko kojih šalje adresu na adresne linije magistrale ABUS<sub>15...0</sub> i postavlja upravljački signal RDBUS na vrednost 0. Sve sluge dekoduju sadržaj sa adresnih linija magistrale ABUS<sub>15...0</sub> i samo u slugi koji je sadržaj sa adresnih linija ABUS<sub>15...0</sub> prepoznao kao svoju adresu upravljački signal RDBUS startuje ciklus čitanja. Za čitanje sadržaja na strani sluge potrebno je neodređeno vreme koje se u opštem slučaju razlikuje od sluge do sluge. Zato gazda ostaje u stanju čekanja sve dok sluga ne završi sa čitanjem. Po završenom čitanju sluga otvara bafere sa tri stanja preko kojih šalje očitani sadržaj na linije podataka magistrale DBUS<sub>7...0</sub> i postavlja upravljački signal FCBUS na vrednost 0, zatim zatvara bafere sa tri stanja, pa linije podataka magistrale DBUS<sub>7...0</sub> i upravljačka linija magistrale FCBUS gazda upisuje sadržaj sa linija podataka magistrale DBUS<sub>7...0</sub> u svoj prihvatni registar i zatvara svoje bafere sa tri stanja, pa adresne linije magistrale ABUS<sub>15...0</sub> i upravljačka linija magistrale RDBUS prelaze u stanje visoke impedanse. Time je ciklus čitanja na magistrali završen.

Vremenski oblici signala **ABUS**<sub>15...0</sub>, **DBUS**<sub>7...0</sub>, **WRBUS** i **FCBUS** koje na magistrali razmenjuju gazda i sluga prilikom realizacije ciklusa upisa dati su na slici Slika 12. Način predstavljanja signala je sličan kao i kod ciklusa čitanja.



Slika 12 Vremenski oblici signala za ciklus upisa

Po dobijanju magistrale gazda započinje ciklus upisa tako što otvara bafere sa tri stanja preko kojih šalje adresu na adresne linije magistrale  $ABUS_{15...0}$ , podatak na linije podataka magistrale  $DBUS_{7...0}$  i postavlja upravljački signal  $\overline{WRBUS}$  na vrednost 0. Sve sluge dekoduju sadržaj sa adresnih linija magistrale  $ABUS_{15...0}$  i samo u slugi koji je sadržaj sa adresnih linija  $ABUS_{15...0}$  prepoznao kao svoju adresu upravljački signal


WRBUS startuje ciklus upisa sadržaja sa linija podataka magistrale DBUS<sub>7...0</sub>. Za upis sadržaja na strani sluge potrebno je neodređeno vreme koje se u opštem slučaju razlikuje od sluge do sluge. Zato gazda ostaje u stanju čekanja sve dok sluga ne završi sa upisom. Po završenom upisu sluga otvara bafer sa tri stanja preko koga postavlja upravljački signal FCBUS na vrednost 0, dok na signal takta t<sub>j</sub> zatvara bafer sa tri stanja, pa upravljačka linija magistrale FCBUS prelazi u stanje visoke impedanse. Po detektovanju vrednosti 0 signala FCBUS gazda zatvara svoje bafere sa tri stanja, pa adresne linije magistrale ABUS<sub>15...0</sub>, linije podataka magistrale DBUS<sub>7...0</sub> i upravljačka linija magistrale WRBUS prelaze u stanje visoke impedanse. Time je ciklus upisa na magistrali završen.

#### 4.1.Paralelni Arbitrator

Kod ovih sistema svi moduli koji bi želeli da realizuju neki ciklus na magistrali, a to su procesor i ulazno/izlazni uređaj sa direktnim pristupom memoriji, moraju najpre da učestvuju u arbitraciji, pa tek potom modul koji dobije dozvolu korišćenja magistrale može da realizuje ciklus na magistrali. U zavisnosti od toga kako se utvrđuje koji od modula dobija dozvolu korišćenja magistrale razlikuju se paralelna i serijska arbitracija.

Pošto se radi o paralelnoj arbitraciji imamo poseban uređaj koji se naziva arbitrator i koji se sastoji od kodera prioriteta CD i dekodera DC (slika Slika 13). Između modula koji žele da realizuju neki ciklus na magistrali i arbitratora postoji par linija BR i BG\_IN. Po liniji BR modul šalje zahtev za korišćenje magistrale, a po liniji BG\_IN arbitrator šalju modulu dozvolu korišćenja magistrale. Uzeto je da arbitrator ima n linija ulaza i izlaza, pri čemu je n=2<sup>m</sup>, i da je linija 0 najvišeg a linija (n-1) najnižeg prioriteta. U zavisnosti od toga na koju od n linija arbitratora su povezane linije BR i BG\_IN modula određuje se prioritet modula. S toga je modul koji je povezan na liniju 0 najvišeg a modul koji je povezan na liniju (n-1) najnižeg prioriteta.

Ukoliko zahtevi za korišćenje magistrale stignu po više linija BR istovremeno, dozvola se daju samo po jednog liniji BG\_IN i to po onoj koja odgovara liniji BR najvišeg prioriteta po kojoj je upućen zahtev za korišćenje magistrale.



Slika 13 Paralelni arbitrator


Zahtevi korišćenja magistrale BR predstavljaju interno generisane zahteve korišćenja magistrale sinhronizovane na signal takta magistrale BCLK. Ovo se nameće kao posledica pretpostavke da svaki modul radi sa svojom internom periodom signala takta, pa interno generisani zahtevi korišćenja magistrale dobijaju vrednosti 1 i 0 u trenucima signala takta modula. Tako generisani zahtevi su vremenski nesinhronizovani pa bi, ukoliko bi se oni koristili u arbitraciji, mogli da stvore probleme i u slučaju paralelne i u slučaju serijske arbitracije. Sinhronizovanjem tih interno generisanih zahteva na signal takta magistrale BCLK obezbeđuje se da signali zahteva BR svih modula dobijaju vrednosti 1 i 0 u trenucima signala takta magistrale BCLK. Pri tome perioda signala takta magistrale BCLK mora da bude veća od propagacije kroz.

Dok modul koji je gazda realizuje ciklus na magistrali u trajanju više perioda signala takta modula, u drugim modulima mogu da se jave zahtevi za korišćenje magistrale. S toga se paralelno sa ciklusom na magistrali odvija arbitracija i u toku trajanja ciklusa neki modul može da dobije dozvolu korišćenja magistrale. Taj modul ne sme da krene sa realizacijom svog ciklusa na magistrali dok modul koji je započeo ciklus na magistrali ne kompletira ciklus. Da bi se to osiguralo uvodi se i signal zauzeća magistrale BUSBUSY. Vrednost 0 ovog signala označava da je magistrala zauzeta, a stanje visoke impedanse da je slobodna. Modul koji kao gazda realizuje ciklus na magistrali na početku ciklusa postavlja ovaj signal na 0, a po završetka ciklusa u stanje visoke impedanse. Modul koji dobije dozvolu korišćenja magistrale pre nego što krene sa realizacijom ciklusa na magistrali mora da proveri vrednost signala BUSBUSY. Ukoliko signal BUSBUSY ima vrednost 0 magistrala je zauzeta i modul koji je dobio dozvolu ne sme

da krene sa realizacijom ciklusa na magistrali, već mora da sačeka da signal BUSBUSY pređe u stanje visoke impedanse. Ukoliko je signal BUSBUSY u stanju visoke impedanse magistrala nije zauzeta i modul koji je dobio dozvolu najpre postavlja signal BUSBUSY na vrednost nula pa tek onda kreće sa realizacijom ciklusa na magistrali. Po završetku ciklusa na magistrali dati modul postavlja signal BUSBUSY u stanje visoke impedanse. Time se omogućuje da modul koji je u međuvremenu dobio dozvolu korišćenja magistrale ali nije mogao da krene da realizuje cikilus na magistrali jer je magistrala bila zauzeta, sada može, postavljanjem signala BUSBUSY na 0, da zauzme magistralu i krene sa realizacijom svog ciklusa na magistrali.

# 5 PROCESOR

U ovoj glavi se daje organizacija procesora *CPU* koji se sastoji iz operacione jedinice *oper* i upravljačke jedinice *uprav* (slika Slika 14).



Slika 14 Organizacija procesora CPU

Operaciona jedinica *oper* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova upravljačke jedinice *uprav*. Upravljačka jedinica *uprav* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala operacione jedinice *oper* na osnovu algoritama operacija i signala logičkih uslova.


Struktura i opis operacione i upravljačke jedinice će biti detaljnije objašnjene u poglavljima koja slede.

# 5.1 OPERACIONA JEDINICA

Operaciona jedinica *oper* (Slika 14) se sastoji od sledećih blokova:

- blok bus,
- blok fetch,
- blok addr,
- blok exec i
- blok intr.


Ovi blokovi su međusobno povezani sa dve magistale. Jedna izvorišna SBUS i jedna odredišna DBUS.



Slika 16 i

Slika 17) služi za arbitraciju procesora i ulazno/izlaznog uređaja *U/I2* sa kontrolerom za direktan pristup memoriji pri korišćenju magistrale *BUS* i realizaciju ciklusa na

magistrali *BUS*. Blok *fetch*(slike Slika 18, Slika 19 i Slika 20) služi za čitanje instrukcije i smeštanje u prihvatni registar instrukcije. Blok *addr* (Slika 21) služi za formiranje adrese operanda i čitanje operanda. Blok *exec* (slike




Slika 22, Slika 23 Slika 24 i Slika 25) služi za izvršavanje operacija. Blok intr

(opsluživanje prekida) (slike Slika 26, Slika 27 i Slika 28) služi za prihvatanje prekida i generisanje broja ulaza u tabelu sa adresama prekidnih rutina

Struktura i opis svih blokova operacione jedinice *oper* dati su u daljem tekstu.

#### **5.1.1** Blok bus

Blok *bus* (Slika 15) koji služi za povezivanje na magistralu sadrži registre **MAR**<sub>15...0</sub> i **MDR**<sub>7...0</sub> sa multiplekserom **MX1** i kombinacione mreže za realizaciju ciklusa na magistrali *BUS* kada je procesor gazda i za komunikaciju sa paralelnim arbitratorom kada se vrši arbitracija sa kontrolerima sa direktnim pristupom memoriji pri korišćenju magistrale *BUS*. Registri su povezani na 2 interne magistrale.



Slika 15 Blok bus (prvi deo)

Registar MAR<sub>15...0</sub> je 16-to razredni adresni registar, čiji se sadržaj koristi pri realizaciji ciklusa čitanja ili upisa na magistrali *BUS*. Adresa se iz nekog od blokova operacione jedinice *oper* preko interne magistrale **Sbus**<sub>15..0</sub> vodi na ulaze registra MAR<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **IdMAR**. Sadržaj registra MAR<sub>15...0</sub> se inkrementira vrednošću 1 signala **incMAR**, što se koristi u situacijama kada treba pročitati ili upisati 16-to bitnu veličinu koja se nalazi u dvema susednim 8-bitnim

lokacijama. Tada se najpre u registar **MAR**<sub>15...0</sub> upisuje adresa više lokacije, a posle se inkrementiranjem dobija adresa niže lokacije.


Preko interne magistrale **Sbus**<sub>15...0</sub> se na ulaz registra **MAR**<sub>15...0</sub> mogu dovesti sadržaji PC<sub>15...0</sub>, IR<sub>15...0</sub>, i SP<sub>15...0</sub>. Sadržaj PC<sub>15...0</sub> predstavlja adresu instrukcije. Sadržaj IR<sub>15...0</sub> (registri IR3 i IR4) predstavlja adresu operanda u slučaju memorijskog direktnog adresiranja. Sadržaj SP<sub>15...0</sub> se koristi prilikom stavljanja sadržaja na vrh steka i skidanja sadržaja sa vrha steka. Pri realizaciji ciklusa čitanja ili upisa se vrednošću 1 signala **ERDA** i **EWRA** sadržaj registra MAR<sub>15...0</sub> propušta kroz bafere sa tri stanja na adresne linije **ABUS**<sub>15...0</sub> magistrale **BUS**.

Signal JFC ima vrednost 1 kada se na upravljačkoj liniji FCBUS magistrale BUS pojavi vrednost 0 u trajanju jedna perioda signala takta kao indikacija od memorije ili nekog od kontrolera kao sluge da je on svoj deo ciklusa završio. U slučaju ciklusa čitanje to je i indikacija da se na linijama podataka DBUS<sub>7...0</sub> magistrale BUS nalazi sadržaj koji gazda treba da upiše u svoj prihvatni registar. Signal RDF ima aktivnu vrednost kada je u toku operacija čitanja iz memorije. Sadržaj registra MDR<sub>7...0</sub> se vrednošću 1 signala EWRA propušta kroz bafere sa tri stanja na linije podataka DBUS<sub>7...0</sub> magistrale BUS, a vrednošću 1 signala outDMDR, proširen do 16 bita, kroz bafere sa tri stanja na linije interne magistrale Dbus<sub>15...0</sub>.


Registar MDR<sub>7...0</sub> je 8-bitni registar podatka u koji se vrednošću 1 signala ldMDR upisuje sadržaj sa izlaza multipleksera MX1. Vrednošću 1 signala ldMDR i binarnoj vrednosti 00 signala mxMDR<sub>1</sub> i mxMDR<sub>0</sub> sadržaj sa linija podataka DBUS<sub>7...0</sub> magistrale BUS se propušta kroz multiplekser MX1 i upisuje u registar MDR<sub>7...0</sub>. Vrednošću 1 signala ldMDR i binarnim vrednostima 01 signala mxMDR<sub>1</sub>, mxMDR<sub>0</sub> kroz multiplekser se propušta nižih 8 bita dok se vrednošću 10 signala mxMDR<sub>1</sub>, mxMDR<sub>0</sub> propušta viših 8 bita sadržaja interne magistrale Sbus<sub>15..0</sub>, i upisuje u registar MDR<sub>7...0</sub>.

Multiplekser **MX1** je 8-bitni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji linije podataka **DBUS**<sub>7...0</sub> magistrale **BUS**, **Sbus**<sub>7...0</sub> i **Sbus**<sub>15...8</sub>, a selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10 upravljačkih signala **mxMBR**<sub>1</sub> i **mxMBR**<sub>0</sub>. Sadržaj linije podataka **DBUS**<sub>7...0</sub> magistrale **BUS** se propušta kod ciklusa čitanja i predstavlja pročitanu vrednost memorijske lokacije ili registra kontrolera koja po tim linijama dolazi u procesor **CPU**. Sadržaji **Sbus**<sub>7...0</sub> i **Sbus**<sub>15...8</sub> se propuštaju u slučaju ciklusa upisa u memorijsku lokaciju ili registar kontrolera. Takođe, sadržaji **Sbus**<sub>7...0</sub> i **Sbus**<sub>15...8</sub> se propuštaju u slučajevima u kojima se u dva ciklusa na magistrali sadržaji višeg i nižeg bajta akumulatora A<sub>15...0</sub> upisuju u memoriju, sadržaji višeg i nižeg bajta programskog brojača PC<sub>15...0</sub> stavljaju na stek i sadržaji višeg i nižeg bajta programske reči PSW<sub>15...0</sub> stavljaju na stek. Selektovani sadržaj sa izlaza multipleksera **MX1** se vodi na paralelne ulaze registra **MDR**<sub>7...0</sub>.


Kombinacione i sekvencijalne m<u>reže za realizaciju ciklusa</u> na magistrali u kojima je procesor gazda formiraju signale **RDBUS** i **WRBUS** magistrale **BUS** i **BR0** kojim se od arbitratora zahteva korišćenje magistrale date su na slici





Slika 16. Signali **RDBUS** i **WRBUS** se formiraju na osnovu signala **ERDC** i **ERWC** upravljačke jedinice *uprav*. Signal **JFC** se formira na osnovu signala **FCBUS** magistrale *BUS* koji šalje memorija ili kontroler kao sluga (Slika Slika 17).



Slika 16 Blok bus (drugi deo)







Slika 17 Blok bus (treći deo)

Realizacija ciklusa čitanja započinje postavljanjem na vrednost 1 upravljačkog signala readm koji na izlazu iz flip-flopa, na signal takta procesora CLK, postavlja signal RDF na vrednost 1. Signal RDF će dalje uzrokovati aktivnom vrednošću signala OBI, koji će tu vrednost imati sve dok procesor ne dobije magistralu od arbitratora i dok ne završi proces čitanja iz memorije. Signal OBI će na signal takta magistrale BCLK, postaviti signal BR0 na aktivnu vrednost 1. Ovaj signal direktno je povezan na ulaz 0 arbitratora, koji je i najvećeg prioriteta. Kada arbitrator na ulazu 0 primi od procesora zahtev za magistralom, on, na signal takta magistrale BCLK, vraća procesoru aktivan signal BG\_IN0 (pošto se zahtev procesora uvek šalje na ulaz 0 koji je najvećeg prioriteta, on će uvek biti prihvaćen). Aktivne vrednosti signala BG\_IN0 i BR0, aktiviraju signal bgr. Ukoliko neki uređaj već realizuje ciklus na magistrali, procesor će čekati da se magistrala oslobodi. Kada magistrala postane slobodna, odnosno signal zauzeća magistrale BUSYBUS bude u visokoj impedansi, tada signal setbusy postaje aktivan. Signal setbusy će, na signal takta magistrale BCLK, postaviti signal busy na aktivnu vrednost 1. Ovim signalom će se na liniju zauzeća magistrale BUSYBUS , kroz trostatički

bafer, propustiti vrednost 0 čime će se nekom sledećem uređaju koji traži magistralu signaliziraće se da je ona zauzeta.

Signal **busy**, sinhronizovan na signal takta magistrale BCLK i signal **RDF**, sinhronizovan na signal takta procesora CLK su sada aktivni. Oni svojim aktivnim vrednostima postavljaju signal **RDB** na aktivnu vrednost 1, ali tek na izlazu iz flip-flopa, koji radi na signal takta procesora **CLK**, sve zbog sinhronizacije signala **busy** na signal takta procesora **CLK**. Aktivnom vrednošću signala **RDB** se na sledeći signal takta procesora na aktivnu vrednost postavlja signal **ERDA** kojim se sadržaj registra **MAR**<sub>15...0</sub> propušta na adresne linije **ABUS**<sub>15...0</sub> magistrale **BUS**. U narednom taktu se istom aktivnom vrednošću **RDB** na aktivnu vrednost postavlja signal **ERDC**, kojim se na upravljačku liniju **RDBUS** propušta aktivna vrednost 0 kako bi moglo da započne čitanje podatka iz adresirane memorijske lokacije.

Pošto je za čitanje sadržaja potrebno neodređeno vreme procesor ostaje u stanju čekanja sve dok se ne završi sa čitanjem. Po završenom čitanju memorija, na signal takta magistrale **BCLK**, otvara bafere sa tri stanja preko kojih šalje očitani sadržaj na linije podataka **DBUS**<sub>7...0</sub> magistrale **BUS** i postavlja upravljački signal **FCBUS** na vrednost 0. Aktivna vrednost ovog signala će, na sledeći signal takta procesora **CLK**, aktivirati signal **FFC**, koji će dalje prouzrokovati aktivnu vrednost signala **JFC** u trajanju od jedne periode signala takta procesora **CLK**. Aktivna vrednost signala **JFC** označava da se adresirani podatak nalazi na linijama podataka **DBUS**<sub>7..0</sub> magistrale **BUS**. Sada će signal **IdMDR** postati aktivan što će prouzrokovati upis pročitane vrednosti u registar **MDR**<sub>7...0</sub>. Aktivan signal **JFC** prouzrokuje resetovanje signala **RDF** i **ERDC** na vrednost 0. Signal **OBI** će zbog neaktivne vrednosti signala **RDF** postati i sam neaktivan, a sa upravljačke linije **RDBUS** će biti ukinuta aktivna vrednost 0 (prelazi u stanje visoke impedanse).

U sledećem taktu procesora će kao posledica rada istog D flip-flopa, na signal takta procesora CLK, signal JFC postati neaktivan, a signal NFC aktivan u trajanju jedne periode takta (jer na sledeći signal takta upravljački signal FCBUS dobija vrednost 1). Signal NFC će svojom aktivnom vrednošću resetovati signal ERDA čime će se sa adresnih linija ukinuti vrednost registra MAR<sub>15...0</sub>. On će takođe prouzrokovati postavljanje signala END na aktivnu vrednost. Za sinhronizaciju ovog signala na signal takta magistrale BCLK, on se propušta kroz D flip-flopa koji radi na signal takta magistrale BCLK i generiše aktivnu vrednost signala BEND. Aktivan signal BEND će na jedan takt magistrale resetovati signal BRO, a na sledeći takt magistrale i signal busy. Time će signal zauzeća magistrale BUSYBUS preći u stanje visoke impedanse što za rezultat će imati da magistrala postaje slobodna. Ovim je završen ciklus čitanja podatka iz adresirane memorijske lokacije.

Ciklus upisa započinje postavljanjem na vrednost 1 upravljačkog signala **writem** koji na izlazu iz flip-flopa, na signal takta procesora **CLK**, postavlja signal **WRF** na vrednost 1. Signal **WRF** će dalje uzrokovati aktivnom vrednošću signala **OBI**, koji će tu vrednost imati sve dok procesor ne dobije magistralu od arbitratora i dok ne završi proces upisa u memoriju. Signal **OBI** će na signal takta magistrale **BCLK**, postaviti signal **BR0** na aktivnu vrednost 1. Ovaj signal direktno je povezan na ulaz 0 arbitratora, koji je i najvećeg prioriteta. Kada arbitrator na ulazu 0 primi od procesora zahtev za magistralom, on, na signal takta magistrale **BCLK**, vraća procesoru aktivan signal **BG\_IN0** (pošto se zahtev procesora uvek šalje na ulaz 0 koji je najvećeg prioriteta, on će uvek biti

prihvaćen). Aktivne vrednosti signala **BG\_IN0** i **BR0**, aktiviraju signal **bgr**. Ukoliko neki uređaj već realizuje ciklus na magistrali, procesor će čekati da se magistrala oslobodi. Kada magistrala postane slobodna, odnosno signal zauzeća magistrale **BUSYBUS** bude u visokoj impedansi, tada signal **setbusy** postaje aktivan. Signal **setbusy** će, na signal takta magistrale **BCLK**, postaviti signal **busy** na aktivnu vrednost 1. Ovim signalom će se na liniju zauzeća magistrale **BUSYBUS**, kroz trostatički bafer, propustiti vrednost 0 čime će se nekom sledećem uređaju koji traži magistralu signaliziraće se da je ona zauzeta.


Signal **busy**, sinhronizovan na signal takta magistrale BCLK i signal **WRF**, sinhronizovan na signal takta procesora CLK su sada aktivni. Oni svojim aktivnim vrednostima postavljaju signal **WRB** na aktivnu vrednost 1, ali tek na izlazu iz flip-flopa, koji radi na signal takta procesora **CLK**, sve zbog sinhronizacije signala **busy** na signal takta procesora **CLK**. Aktivnom vrednošću signala **WRB** se na sledeći signal takta procesora na aktivnu vrednost postavlja signal **EWRA** kojim se sadržaj registra **MAR**<sub>15...0</sub> propušta na adresne linije **ABUS**<sub>15...0</sub> magistrale **BUS** i sadržaj registra **MDR**<sub>7...0</sub> na linije podataka **DBUS**<sub>7...0</sub>. U narednom taktu se istom aktivnom vrednošću **WRB** na aktivnu vrednost postavlja signal **EWRC**, kojim se na upravljačku liniju **WRBUS** propušta aktivna vrednost 0 kako bi mogalo da započne upis podatka u adresiranu memorijsku lokaciju.

Pošto je za upis sadržaja potrebno je neodređeno vreme procesor ostaje u stanju čekanja sve dok se ne završi sa upisom. Po završenom upisu memorija, na signal takta magistrale BCLK, otvara bafere sa tri stanja i postavlja upravljački signal FCBUS na vrednost 0. Aktivna vrednost ovog signala će, na sledeći signal takta procesora CLK, aktivirati signal FFC, koji će dalje prouzrokovati aktivnu vrednost signala JFC u trajanju od jedne periode signala takta procesora CLK. Aktivna vrednost signala JFC označava da je upis podatka u adresiranu memorijsku lokaciju završen. Ovaj signal će prouzrokovati resetovanje signala WRF i EWRC na vrednost 0. Signal OBI će zbog neaktivne vrednosti signala WRF postati i sam neaktivan, a sa upravljačke linije WRBUS će biti ukinuta aktivna vrednost 0 (prelazi u stanje visoke impedanse).

U sledećem taktu procesora će kao posledica rada istog D flip-flopa, na signal takta procesora CLK, signal JFC postati neaktivan, a signal NFC aktivan u trajanju jedne periode takta (jer na sledeći signal takta upravljački signal FCBUS dobija vrednost 1). Signal NFC će svojom aktivnom vrednošću resetovati signal EWRA čime će se sa adresnih linija ukinuti vrednost registra MAR<sub>15...0</sub> i sa linija podataka ukinuti vrednost registra MDR<sub>7...0</sub>. On će takođe prouzrokovati postavljanje signala END na aktivnu vrednost. Za sinhronizaciju ovog signala na signal takta magistrale BCLK, on se propušta kroz D flip-flopa koji radi na signal takta magistrale BCLK i generiše aktivnu vrednost signala BEND. Aktivan signal BEND će na jedan takt magistrale resetovati signal BRO, a na sledeći takt magistrale i signal busy. Time će signal zauzeća magistrale BUSYBUS preći u stanje visoke impedanse što za rezultat će imati da magistrala postaje slobodna. Ovim je završen ciklus upisa podatka u adresiranu memorijsku lokaciju.

### 5.1.2 Blok fetch

Blok *fetch* sadrži registar PC<sub>15...0</sub> sa multiplekserom MX, registre IR0, IR1, IR2 (Slika 18), dekodere DC1 do DC6 signala logičkih uslova operacija i načina adresiranja (Slika 19) i kombinacione mreže signala logičkih uslova dužina instrukcija (Slika 20).



Slika 18 Blok fetch (prvi deo)

Registar PC<sub>15...0</sub> je 16-to razredni programski brojač čiji sadržaj predstavlja adresu memorijske lokacije počev od koje treba pročitati jedan, dva ili tri bajta. Adresa skoka u

programu se iz nekog od blokova operacione jedinice *oper* preko interne magistrale **Dbus**<sub>15...0</sub> vodi na ulaze registra PC<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **ldPC**. Sadržaj registra PC<sub>15...0</sub> se inkrementira vrednošću 1 signala **incPC**, što se koristi prilikom čitanja svakog bajta instrukcije koji se nalaze u susednim 8-bitnim lokacijama.

Sadržaj registra PC<sub>15...0</sub> se vrednošću 1 signala **PCout** propušta kroz bafere sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>. To omogućava da se vrednost iz registra PC<sub>15...0</sub> prenese u registar MAR<sub>15...0</sub> prilikom čitanja reči instrukcije, na ulaz sabirača ADD bloka *addr* prilikom instrukcija relativnog skoka gde je potrebno trenutnu vrednost iz registra PC<sub>15...0</sub> sabrati sa odgovarajućim pomerajem, ili u registar MDR<sub>15...0</sub> prilikom skoka na prekidnu rutinu gde je potrebno staru vrednost PC<sub>15...0</sub> staviti na stek.

Registri IRO, IR1 i IR2 su 8-mo razredni registri koji formiraju razrede 23...16, 15...8 i 7...0, respektivno, prihvatnog registra instrukcije IR<sub>23...0</sub>. Instrukcije mogu, u zavisnosti od formata instrukcije, da budu dužine 1, 2 ili 3 bajta. Saglasno formatu instrukcije prvi, drugi i treći bajt instrukcije se smeštaju redom u registre IRO, IR1 i IR2. Paralelan upis sadržaja prihvatnog registra podatka MDR<sub>7...0</sub> u jedan od registara IRO, IR1 i IR2 se realizuje vrednošću 1 jednog od signala **IdIRO**, **IdIR1** i **IdIR2** respektivno. Razredi IR<sub>23...16</sub> se uvek čitaju i njihov sadržaj predstavlja kod operacije. Broj preostalih razreda koji se čita zavisi od koda operacije, a u slučaju aritmetičkih i logičkih operacija, i od načina adresiranja i njihov sadržaj ima različito značenje.

Ukoliko se, nakon čitanja prvog bajta instrukcije, utvrdi da se radi o bezadresnim instrukcijama, više se ne čitaju bajtovi. Cela instrukcija je pročitana i može se izvršiti.

Ukoliko se, nakon čitanja prvog bajta instrukcije, utvrdi da se radi o instrukcijama uslovnog skoka, čita se još jedan bajt. Tada razredi IR<sub>15...8</sub> predstavljaju pomeraj koji se aktivnom vrednošću signala **outSIR1** propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>. To omogućava da se vrednost pomeraja, zajedno sa vrednošću iz registra PC<sub>15...0</sub> dovede na ulaz sabirača ADD bloka *addr*, na čijem izlazu će se dobiti apsolutna adresa na koju je potrebno skočiti.

Ukoliko se, nakon čitanja prvog bajta instrukcije, utvrdi da se radi o instrukcijama bezuslovnog skoka, a da u pitanju nije instrukcija INT, čitaju se još dva bajta. Tada razredi IR<sub>15...8</sub>IR<sub>7...0</sub> predstavljaju apsolutnu adresu memorijske lokacije na koju je potrebno skočiti. Ova vrednost se aktivnom vrednošću signala **outDIR21** propušta kroz bafer sa tri stanja na internu magistralu **Dbus**<sub>15...0</sub>. To omogućava da se vrednost apsolutne adrese upise u registar PC<sub>15...0</sub>.

Ukoliko se, nakon čitanja prvog bajta instrukcije, utvrdi da se radi o instrukcijama bezuslovnog skoka i da je u pitanju instrukcija INT, čita se još jedan bajta. Tada razredi IR<sub>15...0</sub> predstavljaju broj ulaza u tabelu adresa prekidnih rutina prekida na čiju se prekidnu rutinu skače. Ova vrednost se aktivnom vrednošću signala **outDIR1** propušta kroz bafer sa tri stanja na internu magistralu **Dbus**<sub>15...0</sub>. To omogućava da se broj ulaza upise u registar BR<sub>7...0</sub>.

Ukoliko se, nakon čitanja prvog bajta instrukcije, utvrdi da se radi o adresnim instrukcijama i u odnosu na način adrsiranja čitaju se još jedan ili dva bajta. U slučaju registarskog direktnog načina adresiranja ne čita se vise ni jedan bajt. Odgovarajući registar opšte namene je specificiran bitima registra IRO, IR<sub>17...16</sub>. U slučaju memorijskog direktnog načina adresiranja čitaju se još dva bajta. Tada razredi IR<sub>15...8</sub>IR<sub>7...0</sub> predstavljaju apsolutnu adresu memorijske lokacije sa koje je potrebno pročitati operand. Ta vrednost se aktivnom vrednošću signala **outSIR21** propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>, što omogućava da se vrednost apsolutne adrese upiše u

registar MAR<sub>15...0</sub>. U slučaju registarskog indirektnog sa pomerajem adresiranja čitaju se dva bajta. Tada razredi IR<sub>17...16</sub> predstavljaju registar opšte namene a razredi IR<sub>15...8</sub> predstavljaju pomeraj koji je potrebno dodati vrednost koja je pročitana iz određenog registra opšte namene. Ta vrednost se aktivnom vrednošću signala **outSIR1** propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>, što omogućava da se vrednost apsolutne adrese upiše u registar MAR<sub>15...0</sub>.

Aktivnom vrednošću signala **outSIR0** kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub> propuštaju se biti IR<sub>23...16</sub> registra IR0. To omogućava da se prilikom intrukcija uslovnog skoka u multiplekseru MX4 bloka *exec* selektuje odgovarajuća vrednost signala na osnovu koje se određuje da li je uslov za skok ispunjen ili nije.

Dekoderi DC1 do DC6 se koriste za dekodovanje istrukcija i formiranje signala logičkih uslova operacija **NOP**, ..., **ROLC** i načina adresiranja **regdir**, ..., **imm** (Slika 19) saglasno načinu kodiranja instrukcija i načina adresiranja.

Dekoder DC1 služi za formiranje signala četiri grupe operacija uslovni skok(G0), bezuslovni skok(G1), bezadresne(G2) i u koliko se radi o adresnim instrukcijama(G3) konkretno o kojoj instrukciji formirajući signale LD, ST, ADD, SUB, AND, OR, XOR, NOT. O kojoj grupi operacija se radi će biti određeno bitima IR<sub>23</sub> i IR<sub>20</sub>.


Dekoder DC2 služi za formiranje signala instrukcija iz grupe operacija uslovnog skoka(G0). Ovaj dekoder formira sledeće signale BEQL, BNEQ, BNEG, BNNG, BOVF, BNOVF, BCR, BNCR, BGRT, BGRE, BLSS, BLEQ, BGRTU, BGREU, BLSSU, BLEQU. O kojoj instrukciji se radi biće određeno bitima IR<sub>19...16</sub>.

Dekoder DC3 služi za formiranje signala instrukcija iz grupe operacija bezuslovnog skoka(G1). Ovaj dekoder formira sledeće signale JMP, JSR, INT. O kojoj instrukciji se radi biće određeno bitima IR<sub>19...16</sub>.

Dekoder DC4 služi za formiranje signala instrukcija iz grupe operacija bezadresnih instrukcija(G2). Ovaj dekoder formira sledeće signale RTS, RTI, ASR, LSR, ROR, RORC, ASL, LSL, ROL, ROLC, INTE, INTD, TRPE, TRPD, STIVTP, STSP, NOP, HALT. O kojoj instrukciji se radi biće određeno bitima IR<sub>19..16</sub>.

Dekoder DC5 služi za formiranje signala instrukcija iz grupe operacija adresnih instrukcija(G3). Ovaj dekoder formira sledeće signale LD, ST, ADD, SUB, AND, OR, XOR, NOT. O kojoj instrukciji se radi biće određeno bitima IR<sub>19...16</sub>.

Dekoder DC6 služi za formiranje signala **imm**, **regdir**, **regindpom**, **memdir** načina adresiranja (Tabela 1). O kom načinu adresiranja se radi će biti određeno bitima IR<sub>19</sub> i IR<sub>18</sub>.



Slika 19 Blok fetch (drugi deo)


Kombinacione mreže signala logičkih uslova greška operacije, greška adresiranja i dužine instrukcija formiraju signale koji ukazuje da li postoji greška u pročitanoj instrukciji i ukoliko ne postoji kolika je dužina instrukcije u bajtovima (Slika 20).

Signal logičkog uslova greška operacije **gropr** ima vrednost 1 ukoliko se u razredima IR<sub>23...16</sub> nađe binarna vrednost koja nije dodeljena ni jednoj od operacija iz skupa instrukcija. To se dešava kada je vrednost 1 nekog od signala grupa G0, G1, G2 i G3 koji ne odgovaraju ni jednoj od operacija.

Signal logičkog uslova greška adresiranja **gradr** ima vrednost 1 ukoliko je aktivan signal **ST** i signal **immed**. Greška adresiranja postoji samo ukoliko se radi o instrukciji upisa za koju je zadato neposredno adresiranja, što se utvrđuje na osnovu koda operacije iz 7,6,5 i 4 bita prvog bajta instrukcije i načina adresiranja iz 3 i 2 bita prvog bajta instrukcije.

Signal logičkog uslova dužina instrukcije jedan bajt **11** svojom vrednošću 1 određuje da je dužina instrukcije jedan bajt, a vrednošću 0 da je dužina instrukcije dva ili tri bajta. Signal **11** ima vrednost 1 ukoliko se radi o nekoj od bezadresnih instrukcija (G2) ili o adresnoj instrukciji koja koristi registarsko direktno adresiranje. U ostalim situacijama ima vrednost 0.

Signali logičkih uslova dužina instrukcije dva bajta **12\_brnch** i **12\_arlog** svojom vrednošću 1 određuju da je dužina instrukcije dva bajta, a vrednošću 0 da je dužina instrukcije tri bajta. Signal **12\_brnch** ima vrednost 1 ukoliko se radi o instrukciji prekida INT iz grupe G1 ili uslovnim skokovima iz grupe G0. Signal **12\_arlog** ima vrednost 1 ukoliko se radi o nekoj od aritmetičkih, logičkih ili instrukcija prenosa LD, ST, ADD, SUB, AND, OR, XOR, NOT iz grupe adresnih instrukcija G3 za koju je specificirano memorijsko direktno, registarsko direktno sa pomerajem ili neposredno adresiranje.



Slika 20 Blok *fetch* (treći deo)

Signali logičkih uslova dužina instrukcije tri bajta **13\_jump** svojom vrednošću 1 određuju da je dužina instrukcije tri bajta. Signal **13\_jump** ima vrednost 1 ukoliko se radi o instrukcijama bezuslovnog skoka iz grupe G1 (osim instrukcije INT).

#### 5.1.3 Blok addr

Blok *addr* (formiranje adrese i čitanje operanda) sadrži registre opšte namene GPR (R[0] do R[3]) sa adresnim registrom registara opšte namene GPRAR<sub>1...0</sub>, sabirač ADD, pomoćni registar CW<sub>15...0</sub> i ukazivač na vrh steka SP<sub>15...0</sub> (Slika 21).

Registri opšte namene GPR su realizovani kao registarski fajl sa 3 registra širine 16 bita (R[0] do R[3]). Adresa registra opšte namene koji se čita ili u koji se upisuje određena je sadržajem registra GPRAR<sub>1...0</sub> čiji se sadržaj vodi na adresne linije A<sub>1...0</sub> registarskog fajla GPR. Sadržaj koji se upisuje vodi se sa interne magistrale **Sbus**<sub>15...0</sub> na ulazne linije podataka DI<sub>15...0</sub> registarskog fajla, a sadržaj koji se čita GPR<sub>15...0</sub> pojavljuje se na izlaznim linijama podataka DO<sub>15...0</sub> registarskog fajla. Vrednostima 1 i 0 signala **wrGPR** na upravljačkoj liniji WR registarskog fajla realizuje se upis u registarski fajl i čitanje iz registarskog fajla, respektivno.

Vrednost registarskog fajla se aktivnom vrednošću signala **outDGPR** kroz bafere sa tri stanja propušta na internu magistralu **Dbus**<sub>15...0</sub>. To kod regitarskog direktnog adresiranja

omogućava da se vrednost iz specificiranog registra opšte namene prenese u registar B<sub>15...0</sub> koji služi za čuvanje operanada.


Adresni registar opšte namene GPRAR<sub>1...0</sub> je dvorazredni registar čiji se sadržaj koristi kao adresa registra registarskog fajla prilikom upisa u registarki fajl i čitanja iz registarskog fajla. U registar GPRAR<sub>1...0</sub> se vrednošću 1 signala **ldGPRAR** upisuju razredi 1...0 prihvatnog registra podatka MDR<sub>7...0</sub> bloka *bus*. Ovo se koristi samo u fazi čitanja instrukcije i to prilikom čitanja prvog bajta instrukcije. Tada ova grupa bitova, ukoliko se radi o aritmetičkim ili logičkim instrukcijama sa adresiranjima koja koriste registre opšte namene, predstavlja adresu registra opšte namene. Sadržaj registra GPRAR<sub>1...0</sub> se vodi na adresne linije A<sub>1...0</sub> registarskog fajla GPR.

Sabirač ADD je 16-to razredni sabirač koji se koristi za formiranje 16-to bitne vrednosti koja može da bude adresa sa koje treba da se pročita adresa prekidne rutine, zatim adresa sa koje treba da se pročita ili na kojoj treba da se upiše operand i adresa skoka. Sabiranje se realizuje nad sadržajima koji sa internih magistrala **Sbus**<sub>15...0</sub> i **Dbus**<sub>15...0</sub> dolaze na ulaze A<sub>15...0</sub> i B<sub>15...0</sub> sabirača ADD, respektivno. Sadržaj ADD<sub>15...0</sub> sa izlaza sabirača se u bloku *addr* upisuje u registar CW<sub>15...0</sub> aktivnom vrednošću signala ldCW, a zbog kasnijeg prenosa u blok *bus* radi upisa u adresni registar MAR<sub>15...0</sub> i u blok *fetch* radi upisa u programski brojač PC<sub>15...0</sub>.

Na ulaze sabirača ADD dolaze sadržaji IVTP<sub>15...0</sub> i IVTDSP<sub>15...0</sub>, da bi se njihovim sabiranjem na izlazu sabirača ADD dobila adresa sa koje treba da se pročita adresa prekidne rutine. Pri tome je IVTP<sub>15...0</sub> sadržaj registra koji ukazuje na početak tabele sa adresama prekidnih rutina i IVTDSP<sub>15...0</sub> pomeraj u odnosu na početak tabele formiran na osnovu broja ulaza u tabelu.

Sadržaji PC<sub>15...0</sub> i IR<sub>15...8</sub> dolaze na ulaze ADD sabirača, da bi se njihovim sabiranjem na izlazu sabirača ADD u slučaju instrukcija uslovnog skoka dobila adresa skoka. Pri tome je PC<sub>15...0</sub> sadržaj programskog brojača i IR<sub>15...8</sub> pomeraj u odnosu na tekuću vrednost programskog brojača.

Registar CW<sub>15...0</sub> je 16-to razredni pomoćni registar u kome se čuva suma sa izlaza sabirača ADD i u registar CW<sub>15...0</sub> upisuje vrednošću 1 signala **ldCW**. Vrednost ovog registra se aktivnom vrednošću signala **outDCW** kroz bafere sa tri stanja propušta na internu magistralu **Dbus**<sub>15...0</sub>.



Slika 21 Blok addr

Registar SP<sub>15...0</sub> je 16-to razredni ukazivač na vrh steka čiji sadržaj predstavlja adresu memorijske lokacije prilikom upisa na stek i čitanja sa steka. SP ukazuje na prvu slobodnu lokaciju na vrhu steka. U registar SP<sub>15...0</sub> se vrednošću 1 signala **IdSP** u fazi izvršavanja instrukcije prenosa upisuje sadržaj 16-to razrednog akumulatora A<sub>15...0</sub> a preko interne magistrale **Dbus**<sub>15...0</sub>. Sadržaj registra SP<sub>15...0</sub> se inkrementira i dekrementira vrednostima 1 signala **incSP** i **decSP**, što se koristi pri upisu na stek i čitanju sa steka, respektivno. Aktivnom vrednošću signala **outSSP** sadržaj registra SP<sub>15...0</sub> se propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>. To omogućava da se vrednost iz SP<sub>15...0</sub> smesti u registar MAR<sub>15..0</sub>, kao adresa sa koje treba pročitati ili na koju treba smestiti podatak.


#### **5.1.4** Blok exec

Blok *exec* sadrži aritmetičko logičku jedinicu ALU, registre A<sub>15...0</sub> (akumulator) i B<sub>15...0</sub> (BH<sub>7...0</sub>), multipleksere MX1, MX2 i MX3, kodere CD1 i CD2, (Blok exec (prvi deo)), registar PSW<sub>15...0</sub>, flip-flop START (Slika 23), kombinacione mreže za formiranje signala postavljanja indikatora N, Z, C i V (Slika 24) i kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **nneg**, **brpom** (Slika 25).

Aritmetičko logička jedinica ALU realizuje tri aritmetičke i četiri logičke mikrooperacije nad sadržajima registara A<sub>15...0</sub> i B<sub>15...0</sub> (Blok exec (prvi deo)). Mikrooperacija koju treba realizovati se specificira vrednošću 1 ili jednog od upravljačkih signala **add**, **sub** i **trans** za jednu od aritmetičkih mikrooperacija sabiranja, oduzimanja i propuštanje sadržaja registra B<sub>15...0</sub>, respektivno, ili jednog od upravljačkih signala **and**, **or**, **xor** i **not** za jednu od logičkih mikrooperacija I, ILI, ekskluzivno ILI i komplementiranja, respektivno. Rezultat realizovane mikrooperacije se dobija na linijama ALU<sub>15...0</sub>. Na ulaz C<sub>0</sub> je dovedena vrednost 0, pri čemu je vrednost signala C<sub>0</sub>, bitna samo u slučaju aritmetičkih mikrooperacija, dok ta vrednost nije bitna u slučaju logičkih mikrooperacija. U slučaju aritmetičke mikrooperacije sabiranja na izlazu C<sub>16</sub> se dobija pozajmica. U slučaju logičkih mikrooperacija signal na izlazu C<sub>16</sub> nema smisla.

Registar A<sub>15...0</sub> je 16-to razredni akumulator koji se koristi kao implicitno izvorište i odredište u aritmetičkim, logičkim i pomeračkim instrukcijama. Rezultat izvršavanja aritmetičko logičke operacije se vodi na ulaze registra A<sub>15...0</sub> i u njega upisuje vrednošću 1 signala **IdA**. Sadržaj registra A<sub>15...0</sub> se pomera udesno za jedno mesto vrednošću 1 signala **shR**. Tada se u najstariiji razred registra A<sub>15</sub> upisuje signal **IR** koji dolazi sa izlaza multipleksera MX1. Sadržaj registra A<sub>15...0</sub> se pomera ulevo za jedno mesto vrednošću 1 signala **shL**. Tada se u najmlađi razred registra A<sub>0</sub> upisuje signal **IL** koji dolazi sa izlaza multipleksera MX2. Sadržaj registra A<sub>15...0</sub> se vodi na ulaze ALU gde se koristi kao prvi izvorišni operand u slučaju aritmetičkih i logičkih operacija.

Sadržaj registra A<sub>15...0</sub> se aktivnom vrednošću signala **outSA** propušta kroz bafere sa tri stanja na interne magistrale **Sbus**<sub>15...0</sub> respektivno.



Slika 22 Blok exec (prvi deo)

Multiplekser MX1 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali **A**<sub>15</sub>, **0**, **A**<sub>0</sub> i **PSWC** koji se propuštaju kroz multiplekser i po liniji IR upisuju u razred A<sub>15</sub> registra A<sub>15...0</sub> pri realizaciji instrukcije aritmetičkog pomeranja sadržaja akumulatora udesno za jedno mesto (ASR), instrukcije logičkog pomeranja sadržaja akumulatora udesno za jedno mesto (ROR) i instrukcije rotiranja sadržaja akumulatora i indikatora C udesno za jedno mesto (ROR), respektivno. Selekcija jednog od ova četiri signala (**A**<sub>15</sub>, **0**, **A**<sub>0</sub> i **PSWC**) se realizuje binarnim vrednostima 00 do 11 sadržaja sa izlaza kodera CD1. Signal **A**<sub>15</sub> se propušta za instrukciju aritmetičkog pomereranja udesno kada signal operacije ASR ima vrednost 1. Signal **0** se propušta za instrukciju logičkog pomereranja udesno kada signal operacije LSR ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja udesno kada signal operacije ROR ima vrednost 1. Signal **PSWC** se propušta za instrukciju rotiranja kroz indikator PSWC udesno kada signal operacije RORC ima vrednost 1.

Multiplekser MX2 je 1-no razredni multiplekser sa 4 ulaza. Na ulaze 0 do 3 multipleksera se dovode signali 0, 0, A<sub>15</sub> i PSWC koji se propuštaju kroz multiplekser i po liniji IL upisuju u razred A<sub>0</sub> registra A<sub>15...0</sub> pri realizaciji instrukcije aritmetičkog pomeranja sadržaja akumulatora ulevo za jedno mesto (ASL), instrukcije logičkog pomeranja sadržaja akumulatora ulevo za jedno mesto (ROL), instrukcije rotiranja sadržaja akumulatora ulevo za jedno mesto (ROL) i instrukcije rotiranja sadržaja akumulatora i indikatora C ulevo za jedno mesto (ROLC), respektivno. Selekcija jednog od ova četiri signala se realizuje binarnim vrednostima 00 do 11 sadržaja sa izlaza kodera CD2. Signal 0 se propušta za instrukciju aritmetičkog pomereranja ulevo kada signal operacije ASL ima vrednost 1. Signal 0 se propušta za instrukciju logičkog pomereranja ulevo kada signal operacije LSL. Signal A<sub>15</sub> se propušta za instrukciju rotiranja ulevo kada signal operacije ROL ima vrednost 1. Signal PSWC se propušta za instrukciju rotiranja kroz indikator PSWC ulevo kada signal operacije ROLC ima vrednost 1.

Koder CD1 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 00 do 11 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja udesno za jedno mesto ASR, LSR, ROR i RORC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja udesno ASR koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 00, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra A<sub>15...0</sub> propusti signal A<sub>15</sub>. Ukoliko signal operacije logičkog pomeranja udesno LSR koji je povezan na ulaz 1 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 01, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra A<sub>15...0</sub> propusti signal 0. Ukoliko signal operacije rotiranja udesno ROR koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 10, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra A<sub>15...0</sub> propusti signal A<sub>0</sub>. Ukoliko signal operacije rotiranja udesno kroz indikator PSWC RORC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 11, koja omogućuje da se kroz multiplekser MX1 na liniju IR registra A<sub>15...0</sub> propusti signal **PSWC**.


Koder CD2 je koder sa četiri ulaza i dva izlaza koji na izlazima daje binarnu vrednost 00 do 11 u zavisnosti od toga koji od signala operacija pomeranja i rotiranja ulevo za jedno mesto ASL, LSL, ROL i ROLC ima vrednost 1. Ukoliko signal operacije aritmetičkog pomeranja ulevo ASL koji je povezan na ulaz 0 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 00, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra A<sub>15...0</sub> propusti signal **0**. Ukoliko signal operacije logičkog pomeranja ulevo LSL koji je povezan na ulaz 1 kodera ima vrednost 1, na

izlazima kodera se pojavljuje binarna vrednost 01, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra  $A_{15...0}$  propusti signal **0**. Ukoliko signal operacije rotiranja ulevo ROL koji je povezan na ulaz 2 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 10, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra  $A_{15...0}$  propusti signal  $A_{15}$ . Ukoliko signal operacije rotiranja ulevo kroz indikator PSWC ROLC koji je povezan na ulaz 3 kodera ima vrednost 1, na izlazima kodera se pojavljuje binarna vrednost 11, koja omogućuje da se kroz multiplekser MX2 na liniju IL registra  $A_{15...0}$  propusti signal **PSWC**.

Registar B<sub>15...0</sub> je 16-to razredni registar koji se koristi za prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8- bitne memorijske lokacije u dva posebna ciklusa na magistrali i prihvatni registar u koji se privremeno smešta izvorišni operand specificiran adresnim delom svih instrukcija sa jednoadresnim formatom. On se sastoji iz dva 8-mo razredna registra BH<sub>7..0</sub>=B<sub>15..8</sub> i BL<sub>7..0</sub>=B<sub>7..0</sub>. Na ulaze registra BL<sub>7...0</sub>= B<sub>7...0</sub> se vodi viših 8 bitova sadržaja (GPR<sub>15...0</sub>, MDR<sub>7...0</sub> proširen nulama...) sa interne magistrale **Dbus**<sub>15...0</sub>(**Dbus**<sub>7...0</sub>), koji predstavljaju vrednost iz registra MDR<sub>7...0</sub> pri čitanju prvog bajta 16-bitne veličine koja se dobija iz dve susedne 8- bitne memorijske lokacije ili nižih 8 bitova sadržaja nekog od registara opšte namene GPR<sub>15...0</sub>. U registar BL<sub>7...0</sub> se sadržaj upisuje vrednošću 1 signala ldBL. Na ulaze registra BH<sub>7...0</sub>= B<sub>15...0</sub> se vodi izlaz multipleksera MX3. Binarnom vrednošću 1 signala mxB kroz multiplekser MX3 se propušta sadržaj sa interne magistrale **Dbus**<sub>7...0</sub>, tj. nižih 8 bitova sadržaja sa interne magistrale **Dbus**<sub>15...0</sub> koji zapravo predstavljaju vrednost iz registra MDR<sub>7...0</sub> pri čitanju drugog bajta 16-bitne veličine koja se dobija iz dve susedne 8- bitne memorijske lokacije. Binarnom vrednošću 0 signala mxB kroz multiplekser MX3 se propušta sadržaj sa interne magistrale **Dbus**<sub>15...8</sub>, tj. viših 8 bitova sadržaja sa interne magistrale **Dbus**<sub>15...0</sub> koji predstavljaju viših 8 bitova sadržaja nekog od registara opšte namene GPR<sub>15...0</sub>. Sadržaj se u registar BH<sub>7...0</sub> upisuje vrednošću 1 signala **ldBH**.

Prihvatanje 16-to bitne veličine koja se dobija iz dve susedne 8- bitne memorijske lokacije se obavlja u dva ciklusa na magistrali, dok se prihvatanje vrednosti iz nekog od registara opšte namene GPR<sub>15...0</sub> obavlja u jednom ciklusu istovremenim upisom viših 8 bitova sadržaja interne magistrale **Dbus**<sub>15...0</sub> u registar BL<sub>7...0</sub> i nižih 8 bitova sadržaja interne magistrale **Dbus**<sub>15...0</sub> u registar BH<sub>7...0</sub>.

Vrednošću 1 signala **Bout** sadržaj registra  $B_{15...0}$  se propušta kroz bafere sa tri stanja na internu magistralu **Dbus**<sub>15...0</sub>.



Slika 23 Blok exec (drugi deo)

Registar PSW<sub>15...0</sub> je 16-to razredni registar koji sadrži indikatore programske statusne reči procesora (Slika 23). Registar PSW<sub>15...0</sub> se sastoji od flip-flopova PSWI, PSWT, PSWL<sub>1</sub>, PSWL<sub>0</sub>, PSWV, PSWC, PSWZ i PSWN, koji predstavljaju razrede PSW<sub>15.14</sub> i PSW<sub>5...0</sub>, respektivno, dok razredi PSW<sub>13...6</sub> ne postoje.

Flip-flop PSWI sadrži indikator *interrupt*. Flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPSWI** u okviru faze izvršavanja instrukcije INTE i na vrednost 0 vrednošću 1 signala **clPSWI** u okviru faze izvršavanja instrukcije INTD kao i u okviru faze opsluživanja zahteva za prekid svih instrukcija ukoliko je tokom izvršavanja instrukcije stigao zahtev za prekid pa se prolazi kroz ovu fazu.

Flip-flop PSWT sadrži indikator *trap*. Flip-flop PSWT se postavlja na vrednost 1 vrednošću 1 signala **stPSWT** u okviru faze izvršavanja instrukcije TRPE i na vrednost 0 vrednošću 1 signala **clPSWT** u okviru faze izvršavanja instrukcije TRPD kao i u okviru faze opsluživanja zahteva za prekid svih instrukcija ukoliko je tokom izvršavanja instrukcije stigao zahtev za prekid pa se prolazi kroz ovu fazu.

Flip-flopovi PSWL<sub>1</sub> do PSWL<sub>0</sub> sadrže indikatore *level*. U flip-flopove PSWL<sub>1</sub> do PSWL<sub>0</sub> se vrednošću 1 signala **ldL** u okviru faze opsluživanja zahteva za prekid od ulazno/izlaznih uređaja upisuju vrednosti signala **prl**<sub>1</sub> do **prl**<sub>0</sub>, čime se ovi flip-flopovi postavljaju na vrednost nivoa prioriteta ulazno/izlaznog uređaja na čiju se prekidnu rutinu prelazi.

Flip-flop PSWV sadrži indikator *overflow*. U flip-flop PSWV se vrednošću 1 signala **ldV** u okviru faze izvršavanja određenih instrukcija upisuje vrednost signala **V**.

Flip-flop PSWC sadrži indikator *carry/borrow*. U flip-flop PSWC se vrednošću 1 signala **ldC** u okviru faze izvršavanja određenih instrukcija upisuje vrednost signala **C**.

Flip-flop PSWZ sadrži indikator *zero*. U flip-flop PSWZ se vrednošću 1 signala **ldZ** u okviru faze izvršavanja određenih instrukcija upisuje vrednost signala **Z**.


Flip-flop PSWN sadrži indikator *negative*. U flip-flop PSWN se vrednošću 1 signala **ldN** u okviru faze izvršavanja određenih instrukcija upisuje vrednost signala **N**.

U razrede PSW<sub>15...0</sub> koji predstavljaju 2 najstarija razreda registra PSW<sub>15...0</sub> se vrednošću 1 signala **IdPSWH** upisuje sadržaj razreda MDR<sub>7..6</sub> prihvatnog registra podatka MDR<sub>7..0</sub> bloka *bus*, koji na ulaz registra PSW<sub>15...0</sub> dolaze preko interne magistrale **Dbus**<sub>15...0</sub>, dok se u razrede PSW<sub>6...0</sub> koji predstavljaju 7 najmlađih razreda registra PSW<sub>15...0</sub> vrednošću 1 signala **IdPSWL** upisuje sadržaj razreda MDR<sub>5...0</sub> prihvatnog registra podatka MDR<sub>7...0</sub>, koji na ulaz registra PSW<sub>15...0</sub> dolaze preko interne magistrale **Dbus**<sub>15...0</sub>. Ovo se koristi prilikom izvršavanja instrukcije RTI da se sadržajem sa vrha steka restaurira sadržaj registra PSW<sub>15...0</sub>. Sadržaj registra PSW<sub>15...0</sub> se vodi na internu magistralu **Sbus**<sub>15...0</sub> aktivnom vrednošću signala **outSPSW**. Ovo se koristi prilikom opsluživanja zahteva za prekida da se sadržaj registra PSW<sub>15...0</sub> stavi na vrh steka.

Flip-flop START svojom vrednošću 1 omogućuje izvršavanje instrukcija, dok vrednošću 0 zaustavlja. U flip-flop START se upisuje vrednost 1 vrednošću 1 signala **TSTART** koja se generiše ili pri uključenju napajanja ili aktiviranjem tastera START. U flip-flop se upisuje vrednost 0 vrednošću 1 signala **clSTART** koja se generiše u okviru faze izvršavanja instrukcije HALT.


Kombinacione mreže signala postavljanja indikatora N, Z, C i V se sastoje od logičkih elemenata (Slika 24). Na izlazima kombinacionih mreža se formiraju signali koji se upisuju u flip-flopove PSWN, PSWZ, PSWC i PSWV programske statusne reči u okviru izvršavanja određenih instrukcija. Signal **N** ima vrednost koja odgovara vrednosti razreda

A<sub>15</sub> ukoliko jedan od signala operacija LD, ..., ROLC ima vrednost 1, dok u svim ostalim situacijama signal N ima vrednost 0. Signal Z ima vrednost 1 ukoliko svi razredi registra A<sub>15,0</sub> imaju vrednost 0 i ukoliko jedan od signala operacija LD, ..., ROLC ima vrednost 1, dok u svim ostalim situacijama signal Z ima vrednost 0. Signal C ima vrednost koja odgovara vrednosti signala C<sub>16</sub> ukoliko jedan od signala operacija ADD ili SUB ima vrednost 1. Pored toga signal C ima vrednost koja odgovara vrednosti signala A<sub>0</sub> ukoliko jedan od signala operacija ASR, LSR, ROR ili RORC ima vrednost 1 i vrednost koja odgovara vrednosti signala A<sub>15</sub> ukoliko jedan od signala operacija ASL, LSL, ROL ili ROLC ima vrednost 1. U svim ostalim situacijama signal C ima vrednost 0. Signal V ima vrednost koja odgovara vrednosti jednog od signala  $V_{ADD}$  i  $V_{SUB}$ , ukoliko jedan od signala operacija ADD ili SUB ima vrednost 1, respektivno, dok u svim ostalim situacijama signala V ima vrednost 0. Signal  $V_{ADD}$  ima vrednost 1 ukoliko signali  $A_{15}$  i  ${\bf B_{15}}$  imaju vrednost 0 i signal  ${\bf ALU_{15}}$  ima vrednost 1 ili ukoliko signali  ${\bf A_{15}}$  i  ${\bf B_{15}}$  imaju vrednost 1 i signal  $ALU_{15}$  vrednost 0. Signal  $V_{SUB}$  ima vrednost 1 ukoliko signali  $ALU_{15}$ i  $B_{15}$  imaju vrednost 0 i signal  $A_{15}$  vrednost 1 ili ukoliko signali  $ALU_{15}$  i  $B_{15}$  imaju vrednost 1 i signal  $A_{15}$  ima vrednost 0.



Slika 24 Blok *exec* (treći deo)

Kombinacione mreže za formiranje signala rezultata operacija **eql**, ..., **lequ** i **brpom** se sastoje od logičkih elemenata i multipleksera MX4 (Slika 25). Logičkim elementima se na osnovu sadržaja flip-flopova PSWN, PSWZ, PSWC i PSWV programske statusne reči formiraju signali **eql**, ..., **lequ**. Multiplekserom MX4 se na osnovu razreda IR<sub>19...16</sub> prihvatnog registra instrukcije kojima se specificira kod operacije instrukcije uslovnog skoka BEQL, ..., BLEQU, a koji se do multipleksera dovode preko razreda Sbus<sub>3...0</sub> interne magistrale Sbus<sub>15..0</sub>, selektuje jedan od signala **eql**, ..., **lequ** i pojavljuje kao signala **brpom** koji se koristi u upravljačkoj jedinici *uprav* da bi se prilikom izvršavanja instrukcija uslovnog skoka utvrdilo da li je uslov za skok ispunjen ili nije. Selekcija jednog od signala **eql**, ..., **lequ** i formiranje signala **brpom** se realizuje na osnovu kodiranja odgovarajućih kodova operacija instrukcija uslovnog skoka BEQL, ..., BLEQU. Kodiranje instrukcija je tako realizovano da se razredima IR<sub>19...16</sub> selektuje odgovarajuća instrukcija iz grupe instrukcija uslovnog skoka.



Slika 25 Blok exec (četvrti deo)

Signali rezultata operacija eql, ..., nneg imaju sledeće značenje:

```
eql — rezultat nula,
```

**neql** — rezultat različit od nule,

**neg** — razred PSWN aktivan,

nneg — razred PSWN nije aktivan,

**ovf** — razred PSWV aktivan,

**novf** — razred PSWV nije aktivan,

cr — razred PSWC aktivan,

```
ncr — razred PSWC nije aktivan,
grt — rezultat veći od nule u aritmetici sa znakom,
gre — rezultat veći od nule ili jednak nuli u aritmetici sa znakom,
lss — rezultat manji od nule u aritmetici sa znakom,
leq — rezultat manji od nule ili jednak nuli u aritmetici sa znakom,
grtu — rezultat veći od nule u aritmetici bez znaka,
greu — rezultat veći od nule ili jednak nuli u aritmetici bez znaka,
lssu — rezultat manji od nule u aritmetici bez znaka,
lequ — rezultat manji od nule ili jednak nuli u aritmetici bez znaka.
Signali rezultata operacija eql, ..., lequ se realizuju prema sledećim izrazima:
eql = PSWZ,
neq = PSWZ,
neg = PSWN,
nneg = PSWN.
ovf = PSWV,
novf = PSWV.
cr = PSWC,
ncr = PSWC.
grt = \overline{((PSWN \oplus PSWV) + PSWZ)}
gre = \overline{(PSWN \oplus PSWV)}
lss = PSWN \oplus PSWV,
leq = (PSWN \oplus PSWV) + PSWZ,
grtu = PSWC + PSWZ,
greu = PSWC,
lssu = PSWC,
lequ = PSWC + PSWZ.
```


### 5.1.5 Blok intr

Blok *intr*(opsluživanje prekida) sadrži logički ILI element za formiranje signala prekida **prekid**, kombinacione i sekvencijalne mreže za prihvatanje unutrašnjih prekida i spoljašnjih nemaskirajućih i maskirajućih prekida, registar IMR<sub>15...0</sub> (Slika 26), kombinacione prekidačke mreže za formiranje signala spoljašnjih maskirajućih prekida **printr** (Slika 27), kombinacione i sekvencijalne mreže za formiranje pomeraja za tabelu sa adresama prekidnih rutina IVTDSP<sub>15 0</sub> i registar IVTP<sub>15 0</sub> (Slika 28).

Logički ILI element za formiranje signala prekida **prekid** daje vrednost 1 signala prekida **prekid** ukoliko barem jedan od signala prekida ima vrednost 1 (Slika 26). To može da bude neki od signala unutrašnjih prekida i to **PRINS** za prekid zbog izvršavanja instrukcije prekida INT i **PRCOD** za prekid usled čitanja instrukcije sa nepostojećim kodom operacije, zatim signal spoljašnjeg prekida **PRINM** zbog generisanja nemaskirajućeg prekida, potom signal spoljašnjeg prekida **printr** zbog prisustva nekog od maskirajućih prekida i na kraju signal koji predstavlja I funkciju signala unutrašnjeg prekida **PSWT** usled prekida zbog zadatog režim rada procesora prekid posle svake instrukcije i komplementa signala operacije povratka iz prekidne rutine **RTI**. Treba uočiti da time što se uzima I funkciju signala **PSWT** i komplementa signala se obezbeđuje da režim rada prekid posle svake instrukcije nije dozvoljen za instrukciju povratka iz prekidne rutine RTI.

Kombinacione i sekvencijalne mreže za prihvatanje unutrašnjih zahteva za prekid (Slika 27) se sastoje od flip-flopova PRINS i PRCOD.

Flip-flop PRINS pamti unutrašnji zahtev za prekid izazvan izvršavanjem instrukcije prekida INT. Ovaj flip-flop se postavlja na vrednost 1 vrednošću 1 signala **stPRINS** u fazi izvršavanja instrukcije prekida INT i na vrednost 0 vrednošću 1 signala **clPRINS** u okviru opsluživanja ovog zahteva za prekid.



Slika 26 Blok *intr* (prvi deo)

Flip-flop PRCOD pamti unutrašnji zahtev za prekid zbog čitanja instrukcije sa nepostojećim kodom operacije. Flip-flop PRCOD se postavlja na vrednost 1 vrednošću 1 signala **stPRCOD** koji se generiše u fazi čitanja instrukcije ukoliko je u bloku *fetch* otkriven nepostojeći kod operacije i formirana vrednost 1 signala **gropr** (Slika 20). Flip-flop PRCOD se postavlja na vrednost 0 vrednošću 1 signala **clPRCOD** u okviru opsluživanja ovog zahteva za prekid.

Flip-flop PRADR pamti unutrašnji zahtev za prekid zbog korišćenja neposrednog adresiranja za odredišni operand. Flip-flop PRADR se postavlja na vrednost 1 vrednošću 1 signala **stPRADR** koji se generiše u fazi čitanja instrukcije ukoliko je u bloku *fetch* otkriveno korišćenja neposrednog adresiranja za odredišni operand i formirana vrednost 1 signala **gradr** (Slika 20). Flip-flop PRADR se postavlja na vrednost 0 vrednošću 1 signala **clPRADR** u okviru opsluživanja ovog zahteva za prekid

Signali **PRINS**, **PRCOD** i **PRADR** se koriste u upravljačkoj jedinici *uprav* kao signali logičkih uslova prilikom opsluživanja prekida.

Kombinacione i sekvencijalne mreže za prihvatanje spoljašnjih nemaskirajućih i maskirajućih prekida se sastoje od flip-flopova PRINM, PRINTR<sub>1</sub> do PRINTR<sub>3</sub> i dekodera DC (Slika 26).

Flip-flop PRINM služi za prihvatanje spoljašnjeg nemaskirajućeg zahteva za prekid **inm**. Zahtev za prekid **inm** dolazi od uređaja *FAULT* kao impuls i pamti se u flip-flopu PRINM na prvi signal takta. Flip-flop PRINM se postavlja na vrednost 0 vrednošću 1 signala **clPRINM** u okviru opsluživanja ovog zahteva za prekid.


Flip-flopovi PRINTR<sub>1</sub> do PRINTR<sub>3</sub> služe za prihvatanje spoljašnjih maskirajućih zahteva za prekid intr<sub>1</sub> do intr<sub>3</sub>. Zahtevi za prekid intr<sub>1</sub> do intr<sub>3</sub> koji dolaze od ulazno/izlaznih uređaja *U/I* kao impuls i pamte se u flip-flopovima za prihvatanje prekida PRINTR<sub>1</sub> do PRINTR<sub>3</sub>, respektivno. U obradi prekida koriste se sadržaji flip-flopova PRINTR<sub>1</sub> do PRINTR<sub>3</sub>. Kada se u okviru opsluživanja zahteva za prekid prihvati neki od maskirajućih zahteva za prekid, odgovarajući flip-flop PRINTR<sub>1</sub> do PRINTR<sub>3</sub> se postavlja na vrednost 0. Postavljanje flip-flopova PRINTR<sub>1</sub> do PRINTR<sub>3</sub> na vrednost 0 se realizuje u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid vrednošću 1 odgovarajućeg signala **clintr**<sub>1</sub> do **clintr**<sub>3</sub>, respektivno. Postavljanje odgovarajućeg flip-flopa PRINTR<sub>1</sub> do PRINTR<sub>3</sub> na vrednost 0 se realizuje tako što se u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid generiše vrednost 1 signala **clintr**. S obzirom da signali **prl**<sub>1</sub> do **prl**<sub>0</sub> daju binarnu vrednost jedne od linija intr<sub>1</sub> do intr<sub>3</sub> po kojoj je prihvaćeni zahtev za prekid stigao, ovi signali se koriste da selektuju odgovarajući flip-flop PRINTR<sub>1</sub> do PRINTR<sub>3</sub> koji se vrednošću 1 signala **clintr** postavlja na vrednost 0.

Dekoder DC u okviru opsluživanja spoljašnjeg maskirajućeg zahteva za prekid pri vrednosti 1 signala **clINTR** daje vrednost 1 jednog od signala **clINTR**<sub>1</sub> do **clINTR**<sub>3</sub>. Koji će od signala **clINTR**<sub>1</sub> do **clINTR**<sub>3</sub> tada imati vrednost 1 zavisi od vrednosti signala **prl**<sub>1</sub> do **prl**<sub>0</sub> koji daju binarnu vrednost linije intr<sub>1</sub> do intr<sub>3</sub> po kojoj je prihvaćeni zahtev za prekid stigao.

Registar maske IMR<sub>15...0</sub> služi za pojedinačno maskiranje spoljašnjih maskirajućih zahteva za prekid intr<sub>1</sub> do intr<sub>3</sub>. Zahtevima za prekid intr<sub>1</sub> do intr<sub>3</sub> odgovaraju razredi IMR<sub>1</sub> do IMR<sub>3</sub> registra maske IMR<sub>15...0</sub>, dok se preostali razredi ne koriste. U ovom procesoru ne postoji instrukcije koja služi za upis sadržaja u registar procesora IMR<sub>15...0</sub>. Sadržaj registra IMR<sub>15...0</sub> se vodi na internu magistralu **Sbus**<sub>15..0</sub> aktivnom vrednošću signala.

Kombinacione prekidačke mreže za formiranje signala spoljašnjih maskirajućih prekida **printr** se sastoji od logičkih ILI i I elemenata, kodera CD i komparatora CMP (Slika 27).


Signal maskirajućeg prekida **printr** ima vrednost 1 ukoliko signali **imrprintr**, **acc** i **PSWI** imaju vrednosti 1. Signal **imrprintr** ima vrednost 1 ukoliko barem jedan od signala **irm**<sub>1</sub> do **irm**<sub>3</sub> ima vrednost 1. Ovo će se desiti ukoliko se barem u jednom od flipflopova PRINTR<sub>1</sub> do PRINTR3 (Slika 26) nalazi vrednost 1 i ukoliko je u odgovarajućem razredu IMR<sub>1</sub> do IMR<sub>3</sub> registra maske IMR<sub>15...0</sub> takođe vrednost 1. Signal **acc** na izlazu komparatora CMP ima vrednost 1 ukoliko je prioritet pristiglog spoljašnjeg maskirajućeg zahteva za prekid najvišeg prioriteta koji nije maskiran viši od prioriteta tekućeg programa. Prioritet pristiglog spoljašnjeg maskirajućeg zahteva za prekid najvišeg prioriteta koji nije maskiran određen je signalima **prl**<sub>1</sub> do **prl**<sub>0</sub> na izlazu kodera prioriteta CD, dok je prioritet tekućeg programa određenog signalima **PSWL**<sub>1</sub> do **PSWL**<sub>0</sub> registra PSW<sub>15...0</sub> (slika 27). Signal **PSWI** dolazi sa izlaza odgovarajućeg razreda registra PSW<sub>15...0</sub> i njegovim vrednostima 1 i 0 se dozvoljavaju i maskiraju svi maskirajući prekidi, respektivno (Slika 23).



Kombinacione i sekvencijalne mreže za formiranje pomeraja IVTDSP $_{15...0}$  za tabelu sa adresama prekidnih rutina se sastoje od kodera CD1 i CD2, i registra BR $_{7...0}$  sa multiplekserom MX (Slika 28).

Koder CD1 služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za unutrašnje prekide, spoljašnji nemaskirajući prekid i unutrašnji prekid zbog zadatog režima rada prekid posle svake instrukcije. Ovi prekidi su određeni signalima na izlazima flip-flopova PSWT za unutrašnji prekid usled zadatog režima rada prekid posle svake instrukcije, PRINM za spoljašnji nemaskirajući prekid i PRCOD za unutrašnji prekid zbog čitanja instrukcije sa nepostojećim kodom operacije. Signali sa izlaza flip-flopova PSWT, PRINM, PRADR i PRCOD dovedeni su na ulaze 0 do 3 kodera prioriteta CD1 po rastućim prioritetima Na izlazu kodera dobija se broj zahteva za prekid najvišeg prioriteta binarno kodiran sa dva bita koji predstavljaju dva najniža bita broja ulaza. Bitovi 2 do 7 broja ulaza imaju vrednost 0 i sa dva bita na izlazu kodera CD1 formiraju 8-mo bitnu vrednost broja ulaza UINT<sub>7...0</sub>. Ovim se dobijaju brojevi ulaza od 0 do 3.

Koder CD2 služi za formiranje broja ulaza u tabelu sa adresama prekidnih rutina za spoljašnje maskirajuće prekide intr<sub>1</sub> do i intr<sub>3</sub>. Signali spoljašnjih maskirajućih prekida intr<sub>1</sub> do intr<sub>3</sub> posle eventualnog maskiranja razredima IMR<sub>1</sub> do IMR<sub>3</sub> registra maske IMR<sub>15...0</sub> pojavljuju se kao signali **irm**<sub>1</sub> do **irm**<sub>3</sub> (Slika 27). Ovi signali se vode na ulaze 1 do 3 kodera prioriteta CD2 po rastućim prioritetima. Na izlazu kodera dobija se broj zahteva za prekid najvišeg prioriteta binarno kodiran sa tri bita koji predstavljaju dva najniža bita broja ulaza. Bit 2, koji ima vrednost 1 i bitovi 3 do 7, koji imaju vrednost 0, sa dva bita na izlazu kodera CD2 formiraju 8-mo bitnu vrednost broja ulaza UEXT<sub>7...0</sub>. Ovim se dobijaju brojevi ulaza od 5 do 7.



Slika 28 Blok intr (treći deo)

Registar  $BR_{7...0}$  sa multiplekserom MX služi za selekciju i pamćenje broja ulaza u tabelu sa adresama prekidnih rutina (Slika 28). Upis sadržaja sa izlaza multipleksera MX u registar  $BR_{7...0}$  se obavlja vrednošću 1 signala **ldBR**. Sadržaj registra  $BR_{7...0}$  se u okviru opsluživanja zahteva za prekid koristi za formiranje pomeraja IVTDSP<sub>15...0</sub> za ulazak u tabelu sa adresama prekidnoh rutina. Kako adresa prekidne rutine zauzima dve susedne memorijske lokacije, to se pomeraj IVTDSP<sub>15...0</sub> dobija pomeranjem sadržaja registra  $BR_{7...0}$  za jedno mesto ulevo tj množi se sa 2.

Multiplekser MX je 8-mo razredni multiplekser sa 4 ulaza. Na ulaze 0 do 2 multipleksera se vode sadržaji interne magistrale Dbus<sub>15..0</sub> i to nižih 8 bitova, UEXT<sub>7...0</sub> i UINT<sub>7...0</sub>, koji predstavljaju brojeve ulaza u tabelu sa adresama prekidnih rutina za instrukciju prekida INT, za spoljašnje maskirajuće prekide, i za za unutrašnje prekide i spoljašnji nemaskirajući prekid, respektivno. Selekcija jednog od ovih sadržaja se realizuje binarnim vrednostima 00 do 10 upravljačkih signala **mxBR**<sub>1</sub> i **mxBR**<sub>0</sub>. Sadržaj interne magistrale Dbus<sub>15..0</sub> i to njenih nižih 8 bitova se propušta kroz multiplekser za instrukciju prekida INT vrednošću 00 upravljačkih signala **mxBR**<sub>1</sub> i **mxBR**<sub>0</sub>, UEXT<sub>7...0</sub> za spoljašnje maskirajuće prekide vrednošću 01 upravljačkih signala **mxBR**<sub>1</sub> i **mxBR**<sub>0</sub> i UINT<sub>7...0</sub> za unutrašnje prekide i spoljašnji nemaskirajući prekid vrednošću 10 upravljačkih signala **mxBR**<sub>1</sub> i **mxBR**<sub>0</sub>. Sadržaj sa izlaza multipleksera MX se vodi na ulaze registra BR<sub>7...0</sub>.

Vrednost koja se dobija na izlazu registar BR, tj. pomeraj za tabelu sa adresama prekidnih rutina IVTDSP<sub>15...0</sub>, se aktivnom vrednošću signala **outSIVTDSP** propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>.

Registar IVTP<sub>15...0</sub> je ukazivač na tabelu sa adresama prekidnih rutina i sadrži početnu adresu tabele. Upis sadržaja sa interne magistrale Dbus<sub>15...0</sub> u registar IVTP<sub>15...0</sub> se obavlja vrednošću 1 signala **ldIVTP**. Upis u registar IVTP<sub>15...0</sub> se realizuje samo kod izvršavanja instrukcije STIVTP, koja služi za upis sadržaja akumulatora A<sub>15...0</sub> u registar procesora IVTP<sub>15...0</sub>. Aktivnom vrednošću signala **outSIVTP** sadržaj registra IVTP<sub>15...0</sub> se propušta kroz bafer sa tri stanja na internu magistralu **Sbus**<sub>15...0</sub>.

# 5.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka izvršavanja instrukcija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice *uprav*.

### 5.2.1 Dijagram toka izvršavanja instrukcija

Dijagram toka izvršavanja instrukcija je predstavljen operacionim i uslovnim blokovima (Slika 29). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku dijagram toka operacija vrši se provera da li je procesor zaustavljen ili ne. Ako je procesor zaustavljen ostaje se u početnom koraku i čeka startovanje procesora. Ako procesor nije zaustavljen prelazi se na korake u kojima se realizuje faza čitanje instrukcije.


U okviru faze čitanje instrukcije najpre se čita prvi bajt instrukcije u kome se nalazi kod operacije i vrši provera da li je očitana instrukcija sa nepostojećim kodom operacije ili je došlo do greške u adresiranju. Greška adresiranja postoji samo ukoliko se radi o instrukciji upisa za koju je zadato neposredno adresiranja. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu opsluživanje prekida.


U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima bezadresnih instrukcija čija je dužina jedan bajt ili odgovara adresnim instrukcijama za koje je zadato registarsko direktno adresiranje koje su takođe dužine jedan bajt. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije čita se drugi bajt instrukcije i vrši provera da li je očitana instrukcija sa nepostojećim kodom operacije. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu opsluživanje prekida.

U nastavku faze čitanje instrukcije proverava se da li vrednost koda operacije odgovara vrednostima instrukcija uslovnog skoka čija je dužina dva bajta. Ukoliko nije nastavlja se sa fazom čitanje instrukcije, a ukoliko jeste prelazi na fazu izvršavanje operacije.

U nastavku faze čitanje instrukcije čita se treći bajt instrukcije i prelazi na fazu formiranje adrese operanda. Ovaj slučaj se dešava kod instrukcija bezuslovnog skoka i kod adresnih instrukcija kod kojih je zahtevano memorijsko direktno, memorijsko indirektno ili neposredno adresiranje.





Slika 29 Dijagram toka izvršavanja instrukcija

U okviru faze formiranje adrese operanda se postupa različito u zavisnosti od toga da li se radi o instrukcijama upisa ili čitanja operanda, a u slučaju da se radi o instrukcijama čitanja operanda i od toga da li se operand nalazi u instrukciji, nekom od registara opšte namene ili memorijskoj lokaciji. U slučaju neposrednog adresiranja operand se čita neposredno iz instrukcije i prelazi na fazu izvršavanje operacije. Slučaj sa neposrednim adresiranjem u operaciji upisa ne može da se javi u fazi formiranje adrese operanda, jer se provera na ovaj slučaj vrši još u fazi čitanje instrukcije i ukoliko se otkrije detektuje se greška adresiranja i prelazi na fazu opsluživanje prekida. U slučaju direktnog registarskog adresiranja operand se čita iz registra opšte namene i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa. U svim ostalim slučajevima se radi o nekom od memorijskih adresiranja, pa se saglasno specificiranom načinu adresiranja formira adresa memorijske lokacije. Operand se čita iz memorijske lokacije i prelazi na fazu izvršavanje operacije ukoliko se ne radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa i odmah se prelazi na fazu izvršavanje operacije ukoliko se radi o instrukciji upisa.

U okviru faze izvršavanje operacija se postupa različito u zavisnosti od vrednosti koda operacije. U slučaju instrukcije zaustavljanja, procesor se zaustavlja i prelazi na početni

korak u kome se i ostaje jer je procesor zaustavljen. U slučaju instrukcije bez dejstva odmah se prelazi na fazu opsluživanje prekida. U slučaju preostalih instrukcija prelazi se na izvršavanje odgovarajuće operacije saglasno vrednosti koda operacije i prelazi na fazu opsluživanje prekida. Instrukcijama prenosa se ostvaruju prenosi iz različitih izvorišta u akumulatore procesora i obrnuto. Aritmetičkim instrukcijama se realizuju aritmetičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Logičkim instrukcijama se realizuju logičke operacije nad sadržajima akumulatora i specificiranog operanda, a rezulta smešta u akumulator. Instrukcijama pomeranja i rotiranja se vrše pomeranja ulevo i udesno sadržaja akumulatora, a rezultat smešta u akumulator. Instrukcijama skoka se realizuju bezuslovni i uslovni skokovi u programu, skok na potprogram, povratak iz potprograma i programski generiše prekid. Instrukcijama postavljanja indikatora u PSW se zadaju ili zabranjuju režim rada reakcije na maskirajuće prekide i režim rada sa prekidom posle svake instrukcije.

U fazi opsluživanje prekida sa najpre na stek stavljaju programski brojač i programska statusna reč. Posle toga se po opadajućim prioritetima utvrđuje prekid najvišeg prioriteta za koji je zahtev generisan i saglasno tome formira broj ulaza u tabelu sa adresam prekidnih rutina. Na kraju se, sabiranjem broja ulaza pretvorenog u pomeraj i registra koji ukazuje na početnu adresu tabele sa adresama prekidnih rutina, dobija adresa sa koje se čita adresa prekidne rutine, upisuje u programski brojač i vraća u početni korak. Time se kreće sa fazom čitanje instrukcije prve instrukcije prekidne rutine.

#### 5.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 29) i dat je u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (Slike 30 do 56) i sekvence upravljačkih signala (tabela 1).

Dijagram toka mikrooperacija i dijagram toka upravljačkih signala su dati istovremeno i predstavljeni su operacionim i uslovnim blokovima. U operacionim blokovima dijagrama toka mikrooperacija se nalaze mikrooperacije i uslovi pod kojima se one izvršavaju, dok se u operacionim blokovima dijagrama toka upravljačkih signala nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima dijagrama toka mikrooperacija i dijagrama toka upravljačkih signala se nalaze signali logičkih uslova.

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika signali.

Ovaj iskaz sadrži spisak upravljačkih signala blokova operacione jedinice *oper* i određuje koji se signali bezuslovno generišu. Iskazi za skokove su oblika

br step<sub>A</sub>,

br (if uslov then step<sub>A</sub>) i

br (case (uslov<sub>1</sub>, ..., uslov<sub>n</sub>) then (uslov<sub>1</sub>, step<sub>A1</sub>), ..., (uslov<sub>n</sub>, step<sub>An</sub>).


Prvi iskaz sadrži korak step<sub>A</sub> na koji treba bezuslovno preći i u daljem tekstu se referiše kao bezuslovni skok. Drugi iskaz sadrži signal **uslov** i korak step<sub>A</sub> i određuje korak step<sub>A</sub> na koji treba preći ukoliko signal **uslov** ima vrednost 1 i u daljem tekstu se referiše kao uslovni skok. Treći iskaz sadrži signale **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> i korake step<sub>A1</sub>, ..., step<sub>An</sub> i određuje na koji od koraka step<sub>A1</sub>, ..., step<sub>An</sub> treba preći u zavisnosti od toga koji od signala **uslov**<sub>1</sub>, ..., **uslov**<sub>n</sub> ima vrednost 1 i u daljem tekstu se referiše kao višestruki uslovni skok.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

#### Tabela 1 Sekvenca upravljačkih signala

! Sekvenca upravljačkih signala ima četiri celine koje odgovaraju fazama čitanje instrukcije, formiranje adrese i čitanje operanda, izvršavanje operacije i opsluživanje prekida. Faza čitanje instrukcije se realizuje u koracima step<sub>00</sub> do step<sub>12</sub> koji su zajednički za sve instrukcije. Faza formiranje adrese i čitanje operanda se realizuje u koracima step<sub>13</sub> do step<sub>28</sub> pri čemu postoje posebni koraci za svaki način adresiranja operanda. Faza izvršavanje operacije se realizuje u koracima step<sub>29</sub> do step<sub>6C</sub>, pri čemu postoje posebni koraci za svaku operaciju. Faza opsluživanje prekida se realizuje u koracima step<sub>6D</sub> do step<sub>91</sub>. !

#### ! Čitanje instrukcije !



## Slika 1 Čitanje instrukcije (prvi deo)

! U koraku step<sub>00</sub> se proverava vrednost signala **START** bloka *exec* koji vrednostima 0 i 1 ukazuje da li je processor neaktivan ili aktivan, respektivno. Ukoliko je procesor neaktivan ostaje se u koraku step<sub>00</sub>, dok se u suprotnom slučaju prelazi na korak step<sub>01</sub>. !

```
step_{00} br (if START then step_{00});
```

! U koracima step<sub>01</sub> do step<sub>04</sub> se čita prvi bajt instrukcije i smešta u razrede IR<sub>23...16</sub> prihvatnog registra instrukcije IR<sub>23...0</sub>. Vrednošću 1 signala **outSPC** bloka *fetch* se sadržaj registra PC<sub>15..0</sub> propušta na internu magisrtralu Sbus<sub>15..0</sub> i vrednošću 1 signala **ldMAR** bloka *bus* upisuje u adresni registar MAR<sub>15..0</sub> bloka *bus*. Istovremeno se, vrednošću 1 signala **incPC** bloka *fetch* sadržaj registra PC<sub>15..0</sub> inkrementira.

U koraku step<sub>02</sub> se vrednošću 1 signala **readm** aktivira signal **RDF**. Aktivnom vrednošću signala **readm** aktivira se i signal **OBI** bloka *bus* kojim se dalje aktivira signal **BR0** čime procesor zahteva magistralu od paralelnog arbitratora za realizaciju ciklusa čitanja jedne reči.

U koraku step<sub>03</sub> se realizuje čitanje jednog bajta i upisivanje u registar podatka MDR<sub>7..0</sub> bloka *bus*. Vrednošću 1 signala **ERDA** se sadržaj registra MAR<sub>15...0</sub> pušta na adresne linije ABUS<sub>15...0</sub> magistrale *BUS*. Pored toga se vrednošću 1 signala **ERDC** generiše vrednost 0 signala na

upravljačkoj liniji **RDBUS** magistrale **BUS**, čime se u memoriji **MEM** startuje operacija čitanja. U koraku step $_{03}$  se ostaje onoliko perioda signala takta koliko je neophodno da se čitanje realizuje. Sve vreme dok je processor u koraku step $_{03}$  adresa je prisutna na linijama ABUS $_{15...0}$  i

na liniji **RDBUS** je vrednost 0. Po završenom čitanju memorija *MEM* pušta pročitani sadržaj na linije podataka DBUS<sub>7...0</sub> magistrale *BUS*. Radi indikacije da je sadržaj na linijama DBUS<sub>7...0</sub>

važeći memorija generiše vrednost 0 signala na upravljačkoj liniji **FCBUS** magistrale *BUS*. Ovde se proverava vrednost signala **OBI** bloka *bus* koji vrednostima 0 i 1 ukazuje da je magistrala u posedu kontroleru sa direktnim pristupom memoriji ili da je magistrala u posedu procesora, respektivno. Ukoliko je magistralu u posedu kontroleru sa direktnim pristupom memoriji, to znači da je procesor završio ciklus na magistrali, da se traženi podatak nalazi u registru podatka MDR<sub>7..0</sub> bloka *bus* i prelazi se na korak step<sub>04</sub>. U suprotnom procesor još nije dobio magistralu jer je ona u posedu kontroleru sa direktnim pristupom memoriji ili je procesor dobio magistralu ali još nije završio ciklus čitanja i ostaje se u koraku step<sub>03</sub>. Kada je čitanje završeno, tj. signal **OBI** postane neaktivan, sadržaj sa linija DBUS<sub>7...0</sub> upisuje u registar podatka MDR<sub>7..0</sub> i prelazi na korak step<sub>04</sub>. U koraku step<sub>04</sub> se vrednošću 1 signala **outDMDR** i **IdIR0** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>23...16</sub> bloka *bus*. !

```
step<sub>01</sub> outSPC, ldMAR, incPC;
step<sub>02</sub> readm;
step<sub>03</sub> br (if OBI then step<sub>03</sub>);
step<sub>04</sub> outDMDR, ldIR0;
```

! U koraku step<sub>05</sub> se proverava vrednost signala **gropr** bloka *fetch* da bi se utvrdilo da li prvi bajt instrukcije sadrži korektnu vrednost koda operacije. U zavisnosti od toga da li signal **gropr** ima vrednost 1 ili 0, prelazi se na korak step<sub>06</sub> ili step<sub>07</sub>, respektivno. Ukoliko prvi bajt instrukcije sadrži nekorektnu vrednost koda operacije, u koraku step<sub>06</sub> se vrednošću 1 signala **stPRCOD** bloka *intr* u flip-flop **PRCOD** upisuje vrednost 1 i bezuslovno prelazi na korak step<sub>7E</sub> radi utvrđivanja adrese prekidne rutine.!

```
step<sub>05</sub> br (if gropr then step<sub>07</sub>);
step<sub>06</sub> stPRCOD,
br step<sub>6D</sub>
```

! U koraku step<sub>07</sub> se proverava vrednost signala **gradr** bloka *fetch* da bi se utvrdilo da li prvi bajt instrukcije sadrži korektnu vrednost adrese operacije. U zavisnosti od toga da li signal **gradr** ima vrednost 1 ili 0, prelazi se na korak step<sub>08</sub> ili step<sub>09</sub>, respektivno. Ukoliko prvi bajt instrukcije sadrži nekorektnu vrednost adresiranja, u koraku step<sub>08</sub> se vrednošću 1 signala **stPRADR** bloka

*intr* u flip-flop **PRADR** upisuje vrednost 1 i bezuslovno prelazi na korak step<sub>65</sub> radi utvrđivanja adrese prekidne rutine. !


```
step_{07} br (if \overline{gradr} then step_{08});

step_{08} stPRADR,

br step_{6D}
```

! U koraku step<sub>09</sub> se proverava vrednost signala **I1** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije jedan bajt ili više bajtova. U zavisnosti od toga da li signal **I1** ima vrednost 1 ili 0, prelazi se na korak step<sub>23</sub> i fazu izvršavanje operacije ili step<sub>08</sub> i produžava sa čitanjem bajtova instrukcije. !

step<sub>09</sub> br (if  $\mathbf{l1}$  then step<sub>13</sub>);




Slika 31 Čitanje instrukcije (drugi deo)

! U koracima step<sub>0A</sub> do step<sub>0C</sub> se čita drugi bajt instrukcije i smešta u razrede IR<sub>15...8</sub> prihvatnog registra instrukcije IR<sub>23...0</sub>. Koraci step<sub>0A</sub> do step<sub>0C</sub> u kojima se čita drugi bajt instrukcije su isti kao koraci step<sub>01</sub> do step<sub>03</sub> u kojima se čita prvi bajt instrukcije. U koraku step<sub>0B</sub> se signalom **IdIR1** bloka *fetch* pročitani bajt prebacuje iz registra MDR<sub>7..0</sub> bloka *bus* u prihvatni registar instrukcije i to u razrede IR<sub>15...8</sub> bloka *bus*.

```
step<sub>0A</sub> outSPC, ldMAR, incPC;
step<sub>0B</sub> readm;
step<sub>0C</sub> br (if OBI then step<sub>0C</sub>);
step<sub>0D</sub> outDMDR, ldIR1;
```

! U koracima step<sub>0D</sub> i step<sub>0E</sub> se proverava vrednost signala **12\_brnch** i **12\_arlog** bloka *fetch* da bi se utvrdilo da li je dužina instrukcije dva bajta ili više bajtova. Iz koraka step<sub>0D</sub> se u zavisnosti od toga da li signal **12\_brnch** ima vrednost 1 ili 0, prelazi na korak step<sub>29</sub> i fazu izvršavanje operacije ili step<sub>0E</sub> i proveru vrednosti signala **12\_arlog**. Iz koraka step<sub>0E</sub> se u zavisnosti od toga da li signal **12\_arlog** ima vrednost 1 ili 0, prelazi na korak step<sub>13</sub> i fazu formiranje adrese i čitanje operanda ili step<sub>0E</sub> i produžava sa čitanjem bajtova instrukcije.!

```
step<sub>0D</sub> br (if l2_brnch then step<sub>29</sub>);
step<sub>0E</sub> br (if l2_arlog then step<sub>13</sub>);
```



## Slika 32 Čitanje instrukcije (treći deo)

! U koracima step<sub>0F</sub> do step<sub>11</sub> se čita treći bajt instrukcije i smešta u razrede IR<sub>7...0</sub> prihvatnog registra instrukcije IR<sub>23...0</sub>. Koraci step<sub>0F</sub> do step<sub>11</sub> u kojima se čita treći bajt instrukcije su isti kao koraci step<sub>01</sub> do step<sub>03</sub> u kojima se čita prvi bajt instrukcije.!


step<sub>0F</sub> outSPC, ldMAR, incPC;

step<sub>10</sub> readm;

 $step_{11}$  br (if **OBI** then  $step_{11}$ );

! U koraku step<sub>12</sub> se vrednošću 1 signala **outDMDR** i **ldIR2** bloka *fetch* pročitani bajt prebacuje iz registra  $MDR_{7..0}$  bloka *bus* u prihvatni registar instrukcije i to u razrede  $IR_{7...0}$  bloka *bus*. !

step<sub>12</sub> outDMDR, ldIR2;



Slika 33 Formiranje adrese i čitanje operanda (prvi deo)

! U korak step<sub>13</sub> se dolazi iz koraka step<sub>09</sub>, step<sub>0E</sub> i step<sub>12</sub> ukoliko se radi o instrukcijama dužine jedan, dva, i tri bajta koje zahtevaju da se do operanda dođe saglasno specificiranom načinu adresiranja. Za sve instrukcije, sem instrukcije ST, operand se smešta u registar B<sub>15...0</sub>, koji se sastoji iz dva 8-bitna registra BL<sub>7...0</sub> ili BH<sub>7...0</sub>. Operand može da bude u nekom od registara opšte namene ili u memorijskoj lokaciji. U slučaju adresiranja kod kojih se operand nalazi u nekom od registara opšte namene, ova faza se svodi na prebacivanje operanda u registar B<sub>15...0</sub>. U slučaju adresiranja kod kojih se operand nalazi u memoriji, ova faza se sastoji od koraka u kojima se prvo formira adresa operanda u memoriji i zatim čita operand. Izuzetak je instrukcija ST kod koje se operand upisuje. U slučaju adresiranja kod koga se operand upisuje u registar opšte namene, odmah se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u registar opšte namene. U slučaju nekog od adresiranja kod kojih se operand upisuje u memoriju, u ovoj fazi se samo formira adresa operanda u registru MAR<sub>15...0</sub>, pa se prelazi na fazu izvršavanje operacije u kojoj se operand upisuje u memoriju na formiranoj adresi. U koraku step<sub>13</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>14</sub>, step<sub>16</sub>, step<sub>18</sub>, step<sub>20</sub> u zavisnosti od toga koji od signala adresiranja **regdir, memdir, immed, memindir** bloka *addr* ima vrednost 1. !

step<sub>13</sub> br (case (**regdir**, **memdir**, **immed**, **memindir**) then (**regdir**, step<sub>14</sub>), (**memdir**, step<sub>16</sub>), (**immed**, step<sub>18</sub>), (**memindir**, step<sub>20</sub>));

! Registarsko direktno adresiranje!

! U korak step<sub>16</sub> se dolazi iz step<sub>13</sub> ukoliko signal za registarsko direktno adresiranje **regdir** ima vrednost 1. Ukoliko signal **store** bloka *fetch* ima vrednost 1, što znači da se radi o instrukciji ST za koje nema čitanja operanda, prelazi se na korak step<sub>29</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>19</sub> u kome se vrednošću 1 signala **outDGPR**, **IdBL**, **IdBH** 16-to razredni sadržaj adresiranog registra opšte namene GPR<sub>15...0</sub> bloka *addr* upisuje u registar B<sub>15...0</sub> bloka *exec*. Nakon toga se prelazi na korak step<sub>29</sub> i fazu izvršavanje operacije. !

```
step<sub>14</sub> br (if store then step<sub>29</sub>);
step<sub>15</sub> outDGPR, ldBL, ldBH,
br step<sub>29</sub>;
```

! Memorijsko direktno adresiranje!


! U korak step<sub>16</sub> se dolazi iz step<sub>13</sub> ukoliko signal za memorijsko direktno adresiranje **memdir** ima vrednost 1. Vrednošću 1 signala **outSIR21** se sadržaj registra IR<sub>15...8</sub>.IR<sub>7...0</sub> bloka *fetch* propušta na internu magistralu Sbus<sub>15...0</sub> i vrednošću 1 signala **ldMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa operanda za slučaj memorijskog direktnog adresiranja. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji ST za koju nema čitanja operanda, prelazi se na korak step<sub>29</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>17</sub> iz koga se bezuslovno prelazi na korak step<sub>29</sub> i čitanje operanda. !

```
step<sub>16</sub> outSIR21, ldMAR,
step<sub>17</sub> br (if store then step<sub>29</sub>);
br step<sub>19</sub>;
```

! Neposredno adresiranje !

! U korak step<sub>18</sub> se dolazi iz step<sub>13</sub> ukoliko signal za neposredno adresiranje **immed** ima vrednost 1. U koraku step<sub>18</sub> se vrednostima 1 signala **outDIR21** i se sadržaj registra  $IR_{15...8}IR_{7...0}$  bloka *fetch* propušta na internu magistralu Sbus<sub>15..0</sub> i vrednošću 1 signala **ldBL**, **ldBH** upisuje u registar  $B_{15...0}$ . Bezuslovno se prelazi na korak step<sub>29</sub> i fazu izvršavanja operacije. !


```
step<sub>19</sub> outDIR21, ldBL, ldBH; br step<sub>29</sub>;
```



## ! Memorijsko indirektno adresiranje!

! U korak step<sub>1A</sub> se dolazi iz step<sub>13</sub> ukoliko signal za memorijsko indirektno adresiranje **memind** ima vrednost 1. Vrednošću 1 signala **outSIR21** se sadržaj registra IR<sub>15...0</sub> bloka *fetch* na internu magistralu Sbus<sub>15...0</sub> i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju viši i niži bajt adrese operanda za slučaj memorijskog indirektnog adresiranja. U koraku step<sub>1D</sub> se iz registra MDR<sub>7...0</sub> bloka *bus* prvi bajt vrednošću 1 signala **IdBH**, **mxB** upisuje u viši bajt registra B<sub>15...7</sub> bloka *bus*, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> bloka *bus* inkrementira na adresu sledećeg bajta. U koraku step<sub>20</sub> se iz registra MDR<sub>7...0</sub> bloka *bus* drugi bajt vrednošću 1 signala **IdBL** upisuje u niži bajt registra B<sub>7...0</sub>. Na kraju se u koraku step<sub>21</sub> vrednostima 1 signala **outSB** sadržaj registra B<sub>15...0</sub> koji predstavlja adresu operanda propušta na internu magistralu Sbus<sub>15...0</sub> i vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Ukoliko signal **store** bloka *addr* ima vrednost 1, što znači da se radi o instrukciji ST za koju nema čitanja operanda, prelazi se na korak step<sub>29</sub> i fazu izvršavanje operacije. U suprotnom slučaju se prelazi na korak step<sub>22</sub> iz koga se bezuslovno prelazi na korak step<sub>23</sub> i čitanje operanda. !

```
\begin{array}{lll} step_{1A} & \textbf{outSIR21}, \textbf{ldMAR}; \\ step_{1B} & \textbf{readm} \\ step_{1C} & \textbf{br (if OBI then step}_{1C}); \\ step_{1D} & \textbf{outDMDR, ldDL, ldMAR}; \\ step_{1E} & \textbf{readm}, \\ step_{1F} & \textbf{br (if OBI then step}_{1F}); \\ step_{20} & \textbf{outDMDR, ldDH} \\ step_{21} & \textbf{outDB, ldMAR}, \\ step_{22} & \textbf{br (if store then step}_{29}); \\ & \textbf{br step}_{23}; \\ \end{array}
```



Slika 34 Formiranje adrese i čitanje operanda (drugi deo)

## ! Čitanje operanda !

! U korak step<sub>23</sub> se dolazi iz step<sub>17</sub> kod memorijskog direktnog adresiranja, iz step<sub>12</sub> kod memorijskog indirektnog adresiranja. U svim ovim situacijama adresa memorijske lokacije sa koje treba pročitati operand je sračunata u saglasnosti sa specificiranim načinom adresiranja i nalazi se u registru MAR<sub>15...0</sub> bloka *bus*. Za sve instrukcije za koje se čita operand iz memorije dužina operanda je dva bajta. Zbog toga se najpre u koracima step<sub>23</sub> i step<sub>24</sub> čita jedan bajt i to na isti način na koji se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije.

Potom se u koraku step<sub>22</sub> vrednošću 1 signala **outDMDR** bloka *bus* i **ldBH, mxB** bloka *exec* sadržaj registra MDR<sub>7...0</sub> upisuje u stariji bajt registra B<sub>15...0</sub> i vrednošću 1 signala **incMAR** inkrementira sadržaj registra MAR<sub>15...0</sub> da bi ukazivao na memorijsku lokaciju na kojoj se nalazi mlađi bajt 16-to razrednog operanda. Potom se u koracima step<sub>26</sub> i step<sub>27</sub> čita jedan bajt i to na isti način na koji se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Zatim se u koraku step<sub>28</sub> vrednošću 1 signala **outDMDR** bloka *bus* i **ldBL** bloka *bus* sadržaj registra MDR<sub>7...0</sub> upisuje u mlađi bajt registra B<sub>15...0</sub>. Time se u registru B<sub>15...0</sub> nalazi 16-to bitni operand. Iz koraka step<sub>28</sub> se bezuslovno prelazi na korak step<sub>29</sub> i fazu izvršavanje operacije. !

```
step<sub>23</sub> readm;

step<sub>24</sub> br (if OBI then step<sub>24</sub>);


step<sub>25</sub> outDMDR, mxB, ldBH, incMAR;

step<sub>26</sub> readm;

step<sub>27</sub> br (if OBI then step<sub>25</sub>);

step<sub>28</sub> outDMDR, ldBL;
```

## ! Izvršavanje operacije!



Slika 35 Izvršavanje operacije (prvi deo)

! U korak step<sub>29</sub> se dolazi iz koraka step<sub>07</sub>, step<sub>10</sub>, step<sub>11</sub>, step<sub>18</sub>, step<sub>19</sub>, step<sub>1A</sub>, step<sub>1C</sub>, step<sub>1F</sub>, step<sub>25</sub> radi izvršavanja operacije. U koraku step<sub>29</sub> se realizuje višestruki uslovni skok na jedan od koraka step<sub>2A</sub>, step<sub>2B</sub>, ..., step<sub>64</sub> u zavisnosti od toga koji od signala operacija **NOP**, **HALT**, ..., **RTS** ima vrednost 1.!

```
step<sub>29</sub> br (case (NOP, HALT, INTD, INTE, TRPD, TRPE,
          LD, ST, STIVTP, STSP, ADD, SUB, AND, OR, XOR, NOT,
ASR, LSR, ROR, RORC, ASL, LSL, ROL, ROLC,
BEQL, BNEQ, BNEG, BNNG, BOVF, BNOVF, BCR, BNCR,
BGRT, BGRE, BLSS, BLEQ, BGRTU, BGREU, BLSSU, BLEQU,
JMP, INT, JSR, RTI, RTS)
then
(NOP, step_{2A}), (HALT, step_{2B}),
(INTD, step<sub>2C</sub>), (INTE, step<sub>2D</sub>), (TRPD, step<sub>2E</sub>), (TRPE, step<sub>2E</sub>),
(LD, step<sub>30</sub>), (ST, step<sub>31</sub>), (STIVTP, step<sub>3A</sub>), (STSP, step<sub>3B</sub>),
(\mathbf{ADD}, \mathsf{step}_{3E}), (\mathbf{SUB}, \mathsf{step}_{40}), (\mathbf{AND}, \mathsf{step}_{42}), (\mathbf{OR}, \mathsf{step}_{44}), (\mathbf{XOR}, \mathsf{step}_{46}), (\mathbf{NOT}, \mathsf{step}_{48}),
(ASR, step_{4A}), (LSR, step_{4A}), (ROR, step_{4A}), (RORC, step_{4A}),
(ASL, step_{4C}), (LSL, step_{4C}), (ROL, step_{4C}), (ROLC, step_{4C}),
(\mathbf{BEQL}, \mathsf{step}_{4E}), (\mathbf{BNEQ}, \mathsf{step}_{4E}), (\mathbf{BNEG}, \mathsf{step}_{4E}), (\mathbf{BNNG}, \mathsf{step}_{4E}),
(BOVF, step_{4E}), (BNOVF, step_{4E}), (BCR, step_{4E}), (BNCR, step_{4E}),
(BGRT, step<sub>4E</sub>), (BGRE, step<sub>4E</sub>), (BLSS, step<sub>4E</sub>), (BLEQ, step<sub>4E</sub>),
(BGRTU, step_{4E}), (BGREU, step_{4E}), (BLSSU, step_{4E}), (BLEQU, step_{4E}),
          (JMP, step_{51}), (INT, step_{52}), (JSR, step_{53}), (RTI, step_{5C}), (RTS, step_{64}));
```

#### ! NOP!

! U korak step<sub>2A</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **NOP** ima vrednost 1. Pošto se radi o instrukciji bez dejstva, nema generisanja upravljačkih signala, već se bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

step<sub>2A</sub> br step<sub>6D</sub>

#### ! HALT!

! U korak step<sub>2B</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **HALT** ima vrednost 1. Pošto se radi o instrukciji zaustavljanja procesora, generiše se vrednost 1 signala **clSTART** bloka *exec*, kojom se u flip-flop START upisuje vrednost 0, i bezuslovno prelazi na početni korak step<sub>00</sub>. !

```
step<sub>2B</sub> clSTART, br step<sub>00</sub>;
```

#### ! INTD!

! U korak step $_{2C}$  se dolazi iz step $_{29}$  ukoliko signal operacije **INTD** ima vrednost 1. Vrednošću 1 signala **clPSWI** se razred PSWI bloka *exec* postavlja na vrednost 0. Iz koraka step $_{2C}$  se bezuslovno prelazi na korak step $_{6D}$  i fazu opsluživanje prekida. !

```
step_{2C} clPSWI, br step_{6D}
```

#### ! INTE!

! U korak step<sub>2D</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **INTE** ima vrednost 1. Vrednošću 1 signala **stPSWI** se razred PSWI bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>2D</sub> se bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida.!

```
step<sub>2D</sub> stPSWI, br step<sub>6D</sub>;
```

## ! TRPD!


! U korak step<sub>2E</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **TRPD** ima vrednost 1. Vrednošću 1 signala **clPSWT** se razred PSWT bloka *exec* postavlja na vrednost 0. Iz koraka step<sub>2E</sub> se bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step_{2E} clPSWT, br step_{6D}
```

#### ! TRPE!

! U korak step<sub>2F</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **TRPE** ima vrednost 1. Vrednošću 1 signala **stPSWT** se razred PSWT bloka *exec* postavlja na vrednost 1. Iz koraka step<sub>2F</sub> se bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida.!

```
step<sub>2F</sub> stPSWT,
br step<sub>6D</sub>
```



Slika 36 Izvršavanje operacije (drugi deo)

## ! LD!

! U korak step $_{30}$  se dolazi iz step $_{29}$  ukoliko signal operacije **LD** ima vrednost 1. U ovom koraku se vrednošću 1 signala **ldA** i **trans** bloka *exec* sadržaj registra  $B_{15...0}$  i upisuje u registar  $A_{15...0}$  i prelazi na korak step $_{6D}$  i fazu opsluživanje prekida. !

step<sub>30</sub> **trans, ldA**, br step<sub>6D</sub>

#### ! ST!

! U korak step<sub>31</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **ST** ima vrednost 1. Iz ovog koraka se u zavisnosti od toga da li signal **regdir** bloka *fetch* ima vrednost 0 ili 1 prelazi na korak step<sub>32</sub> ili step<sub>39</sub>, respektivno. !

step<sub>31</sub> br (if **regdir** then step<sub>39</sub>);

! U koracima step<sub>32</sub> do step<sub>38</sub> se sadržaj najpre višeg bajta a zatim i nižeg bajta registra A<sub>15...0</sub> bloka *exec* upisuje u dve susedne memorijske lokacije počev od memorijske lokacije čija je adresa formirana u fazi formiranje adrese i koja se nalazi i registru MAR<sub>15...0</sub> bloka *bus*. Stoga se, najpre, u koraku step<sub>32</sub> vrednostima 1 signala **outSA**, **mxMDR**<sub>0</sub> i **ldMDR** bloka *bus* sadržaj registra A<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima step<sub>33</sub> i step<sub>34</sub>. Potom se u koraku step<sub>35</sub> vrednostima 1 signala **outSA**, **mxMDR**<sub>1</sub> i **ldMDR** bloka *bus* sadržaj registra A<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>, a vrednošću 1 signala **incMAR** inkrementita vrednost koja se nalazi u registru MAR<sub>15...0</sub>. Upis se realizuje u koracima step<sub>36</sub> i step<sub>37</sub> na isti načina kao što se to radi u koracima step<sub>33</sub> i step<sub>34</sub> za prethodni bajt. Po završetku upisa se prelazi na korak step<sub>38</sub>, a iz ovog koraka se bezuslovno prelazi na korak step<sub>7E</sub> i fazu opsluživanje prekida. !

```
step<sub>32</sub> outSA, mxMDR<sub>0</sub> i ldMDR;

step<sub>33</sub> writem;

step<sub>34</sub> br (if OBI then step<sub>31</sub>);

step<sub>35</sub> outSA, mxMDR<sub>1</sub> i ldMDR, incMAR;


step<sub>36</sub> writem;

step<sub>37</sub> br (if OBI then step<sub>37</sub>);

step<sub>38</sub> br step<sub>6D</sub>;
```

! U koraku step<sub>39</sub> se vrednostima 1 signala **outSA** i **wrGPR** bloka *addr* sadržaj registra A<sub>15...0</sub> bloka *exec* propušta kroz bafer tri stanja na internu magistralu Sbus<sub>15..0</sub> i upisuje u adresirani registar opšte namene GPR<sub>15...0</sub> i bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

step<sub>39</sub> **outSA, wrGPR**, br step<sub>6D</sub>



Slika 37 Izvršavanje operacije (treći deo)

## ! STIVTP!


! U korak step $_{3A}$  se dolazi iz step $_{29}$  ukoliko signal operacije STIVTP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra  $A_{15...0}$  bloka *exec* upisuje u registar IVTP $_{15...0}$  bloka *intr*. Stoga se vrednošću 1 signala **outDA**, **ldIVTP** sadržaj registra  $A_{15...0}$  upisuje u registar IVTP $_{15...0}$ . Na kraju se iz koraka step $_{3A}$  bezuslovno prelazi na korak step $_{6D}$  i fazu opsluživanje prekida. !

```
step<sub>3A</sub> outDA, ldIVTP, br step<sub>6D</sub>
```

## ! STSP!

! U korak step<sub>3B</sub> se dolazi iz step<sub>26</sub> ukoliko signal operacije STSP ima vrednost 1. U fazi izvršavanja ove instrukcije se sadržaj registra A<sub>15...0</sub> bloka *exec* upisuje u registar SP<sub>15...0</sub> bloka *addr*. Stoga se vrednošću 1 signala **outDA**, **IdSP** sadržaj registra A<sub>15...0</sub> upisuje u registar SP<sub>15...0</sub>. Na kraju se iz koraka step<sub>3B</sub> bezuslovno prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step<sub>3B</sub> outDA, ldSP, br step<sub>6D</sub>
```



Slika 38 Izvršavanje operacije (četvrti deo)

#### ! ADD !


! U korak step<sub>3E</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **ADD** ima vrednost 1. U fazi izvršavanja ove instrukcije se sabiraju sadržaji registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator i registra B<sub>15...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar A<sub>15...0</sub>. Stoga se vrednošću 1 signala **add** bloka *exec* na izlazima ALU<sub>15...0</sub> aritmetičko logičke jedinice ALU formira suma sadržaja registara A<sub>15...0</sub> i B<sub>15...0</sub> koja se dalje vrednošću 1 signala **ldA** upisuje u registar A<sub>15...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>15...0</sub>. U sledećem koraku se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

 $\begin{array}{ll} step_{3E} & \textbf{add}, \textbf{IdA}, \textbf{IdC}, \textbf{IdV}; \\ step_{3F} & \textbf{IdN}, \textbf{IdZ}, \\ \textit{br} \ step_{6D} & \end{array}$ 

## ! SUB!

! U korak step<sub>40</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **SUB** ima vrednost 1. U fazi izvršavanja ove instrukcije se od sadržaja registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator oduzima sadržaj registra B<sub>15...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije i rezultat upisuje u registar A<sub>15...0</sub>. Stoga se vrednošću 1 signala **sub** bloka *exec* na izlazima ALU<sub>15...0</sub> formira razlika sadržaja registara A<sub>15...0</sub> i B<sub>15...0</sub> koja se dalje vrednošću 1 signala **ldA** upisuje u registar A<sub>15...0</sub>. Istovremeno se vrednostima 1 signala **ldC** i **ldV** bloka *exec* u razrede PSWC i PSWV programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **C** i **V** bloka *exec* formirane na osnovu dobijenog rezultata na izlazima ALU<sub>15...0</sub>. U sledećem koraku se vrednostima 1 signala **ldN** i **ldZ** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

 $\begin{array}{ccc} \text{step}_{40} & \textbf{sub}, \textbf{ldA}, \textbf{ldC}, \textbf{ldV}; \\ \text{step}_{41} & \textbf{ldN}, \textbf{ldZ}, \\ & br \text{ step}_{6D} \end{array}$ 



Slika 39 Izvršavanje operacije (peti deo)

#### ! AND!

! U korak step<sub>42</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **AND** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator i registra B<sub>15...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička I operacija i rezultat upisuje u registar A<sub>15...0</sub>. Stoga se vrednošću 1 signala **and** bloka *exec* na izlazima ALU<sub>15...0</sub> aritmetičko logičke jedinice ALU formira rezultat logičke I operacije sadržaja registara A<sub>15...0</sub> i B<sub>15...0</sub> koji se dalje vrednošću 1 signala **ldA** upisuje u registar A<sub>15...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

 $\begin{array}{ccc} \operatorname{step}_{42} & \mathbf{and}, \mathbf{ldA}; \\ \operatorname{step}_{43} & \mathbf{ldN}, \mathbf{ldZ}, \mathbf{ldC}, \mathbf{ldV}, \\ br \operatorname{step}_{6D} & \end{array}$ 

#### ! OR !

! U korak step<sub>44</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **OR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator i registra B<sub>15...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ILI operacija i rezultat upisuje u registar A<sub>15...0</sub>. Stoga se vrednošću 1 signala **or** bloka *exec* na izlazima ALU<sub>15...0</sub> formira rezultat logičke ILI operacije sadržaja registara A<sub>15...0</sub> i B<sub>15...0</sub> koji se dalje vrednošću 1 signala **ldA** upisuje u registar A<sub>15...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u

registar  $A_{15...0}$  i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step_{44}
 or, ldA;

step_{45} ldN, ldZ, ldC, ldV,

br step_{6D}
```

## ! XOR!


! U korak step<sub>46</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **XOR** ima vrednost 1. U fazi izvršavanja ove instrukcije se nad sadržajima registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator i registra A<sub>15...0</sub> bloka *exec* u kome se nalazi operand specificiran adresnim delom instrukcije realizuje logička ekskluzivno ILI operacija i rezultat upisuje u registar A<sub>15...0</sub>. Stoga se vrednošću 1 signala **xor** bloka *exec* na izlazima ALU<sub>15...0</sub> formira rezultat logičke ekskluzivno ILI operacije sadržaja registara A<sub>15...0</sub> i B<sub>15...0</sub> koji se dalje vrednošću 1 signala **IdA** upisuje u registar A<sub>15...0</sub>. Potom se u sledećem koraku vrednostima 1 signala **IdN**, **IdZ**, **IdC** i **IdV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i u razrede PSWC i PSWV neaktivne vrednosti i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step_{46}
 xor, ldA; step_{47} ldN, ldZ, ldC, ldV, br step_{6D}
```

## ! NOT !

! U korak step<sub>48</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **NOT** ima vrednost 1. U fazi izvršavanja ove instrukcije se invertuju bitovi operand koji se nalazi u registru  $B_{15...0}$  bloka *exec* i rezultat upisuje u registar  $A_{15...0}$ . Stoga se vrednošću 1 signala **not** bloka *exec* na izlazima  $ALU_{15...0}$  formiraju invertovane vrednosti bitova registra  $B_{15...0}$  koje se dalje vrednošću 1 signala **ldA** upisuju u registar  $A_{15...0}$ . Potom se u sledećem koraku vrednostima 1 signala **ldN**, **ldZ**, **ldC** i **ldV** bloka *exec* u razrede PSWN i PSWZ programske statusne reči PSW<sub>15...0</sub> upisuju vrednosti signala **N** i **Z** formirane na osnovu sadržaja upisanog u registar  $A_{15...0}$  i u razrede PSWC i PSWV vrednosti 0 i prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

```
\begin{array}{ccc} \text{step}_{48} & \textbf{not}, \textbf{ldA}; \\ \text{step}_{49} & \textbf{ldN}, \textbf{ldZ}, \textbf{ldC}, \textbf{ldV}, \\ & \textit{br} \ \text{step}_{6D} \end{array}
```




Slika 40 Izvršavanje operacije (šesti deo)

#### ! ASR, LSR, ROR i ROLC!

! U korak step<sub>4A</sub> se dolazi iz step<sub>29</sub> ukoliko neki od signala operacije ASR, LSR, ROR i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra A<sub>15...0</sub> bloka *exec* koji se koristi kao akumulator aritmetički pomeraju za jedno mesto udesno ukoliko signal ASR ima vrednost 1, logički pomeraju za jedno mesto udesno ukoliko signal LSR ima vrednost 1, rotiraju za jedno mesto udesno ukoliko signal **ROR** ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto udesno ukoliko signal **RORC** ima vrednost 1. Stoga se vrednošću 1 signala **shr** bloka *exec* bitovi registra A<sub>15...0</sub> pomeraju udesno za jedno mesto, pri čemu se u u razred A<sub>15</sub> upisuje signal **IR** sa izlaza multipleksera MX1 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto udesno to je signal A<sub>15</sub>. Ovaj signal se selektuje na izlazu IR multipleksera MX1 binarnom vrednošću 0 signala selekcije multipleksera MX1 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala ASR na ulazu 0 kodera CD1. U slučaju logičkog pomeranja za jedno mesto udesno to je signal 0. Ovaj signal se selektuje na izlazu IR multipleksera MX1 binarnom vrednošću 1 signala selekcije multipleksera MX1 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala LSR na ulazu 1 kodera CD1. U slučaju rotiranja za jedno mesto udesno to je signal  $A_0$ . Ovaj signal se selektuje na izlazu IR multipleksera MX1 binarnom vrednošću 2 signala selekcije multipleksera MX1 koji se dobijaju

na izlazu kodera CD1 zbog vrednosti 1 signala **ROR** na ulazu 2 kodera CD1. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto udesno to je signal **PSWC**. Ovaj signal se selektuje na izlazu IR multipleksera MX1 binarnom vrednošću 3 signala selekcije multipleksera MX1 koji se dobijaju na izlazu kodera CD1 zbog vrednosti 1 signala **RORC** na ulazu 3 kodera CD1. Istovremeno se vrednošću 1 signala **IdC** bloka *exec* u razred PSWC programske statusne reči PSW<sub>15...0</sub> upisuje vrednost signala **C** bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto udesno to je signal **A<sub>0</sub>**. U koraku step<sub>4B</sub> se vrednostima 1 signala **IdN** i **IdZ** bloka *exec* u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala **N** i **Z** bloka *exec* formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i vrednošću 1 signala **IdV** bloka *exec* u razred PSWV programske statusne reči PSW<sub>15...0</sub> upisuje vrednost 0 signala **V**. Iz koraka step<sub>4B</sub> se bezuslovono prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida. !

 $\begin{array}{ll} step_{4A} & \textbf{shr}, \textbf{ldC}; \\ step_{4B} & \textbf{ldN}, \textbf{ldZ}, \textbf{ldV}, \\ br step_{6D} & \end{array}$ 




Slika 41 Izvršavanje operacije (sedmi deo)

! ASL, LSL, ROL i ROLC!

! U korak step<sub>4C</sub> se dolazi iz step<sub>29</sub> ukoliko neki od signala operacije ASL, LSL, ROL i ROLC ima vrednost 1. U fazi izvršavanja ove instrukcije se bitovi registra A<sub>15...0</sub> bloka exec koji se koristi kao akumulator aritmetički pomeraju za jedno mesto ulevo ukoliko signal ASL ima vrednost 1, logički pomeraju za jedno mesto ulevo ukoliko signal **LSL** ima vrednost 1, rotiraju za jedno mesto ulevo ukoliko signal ROL ima vrednost 1 i rotiraju zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto ulevo ukoliko signal **ROLC** ima vrednost 1. Stoga se vrednošću 1 signala shl bloka exec bitovi registra A<sub>15...0</sub> pomeraju ulevo za jedno mesto, pri čemu se u u razred A<sub>0</sub> upisuje signal **IL** sa izlaza multipleksera MX2 bloka *exec*. U slučaju aritmetičkog pomeranja za jedno mesto ulevo to je signal 0. Ovaj signal se selektuje na izlazu IL multipleksera MX2 binarnom vrednošću 0 signala selekcije multipleksera MX2 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala ASL na ulazu 0 kodera CD2. U slučaju logičkog pomeranja za jedno mesto ulevo to je signal 0. Ovaj signal se selektuje na izlazu IL multipleksera MX2 binarnom vrednošću 1 signala selekcije multipleksera MX2 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala LSL na ulazu 1 kodera CD2. U slučaju rotiranja za jedno mesto ulevo to je signal  $A_{15}$ . Ovaj signal se selektuje na izlazu IL multipleksera MX2 binarnom vrednošću 2 signala selekcije multipleksera MX2 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala **ROL** na ulazu 2 kodera CD2. U slučaju rotiranja zajedno sa razredom PSWC programske statusne reči PSW<sub>15...0</sub> za jedno mesto ulevo to je signal **PSWC**. Ovaj signal se selektuje na izlazu IL multipleksera MX2 binarnom vrednošću 3 signala selekcije multipleksera MX2 koji se dobijaju na izlazu kodera CD2 zbog vrednosti 1 signala ROLC na ulazu 3 kodera CD2. Istovremeno se vrednošću 1 signala **ldC** bloka *exec* u razred PSWC programske statusne reči PSW<sub>15...0</sub> upisuje vrednost signala C bloka *exec*. U slučaju svih pomeranja i rotiranja za jedno mesto ulevo to je signal  $A_{15}$ . U koraku step<sub>4D</sub> se vrednostima 1 signala **ldN** i **ldZ** bloka exec u razrede PSWN i PSWZ programske statusne PSW<sub>15...0</sub> reči upisuju vrednosti signala N i Z bloka exec formirane na osnovu sadržaja upisanog u registar A<sub>15...0</sub> i vrednošću 1 signala **ldV** bloka exec u razred PSWV programske statusne reči PSW<sub>15...0</sub> upisuje vrednost 0 signala V. Iz koraka step<sub>4D</sub> se bezuslovano prelazi na korak step<sub>6D</sub> i fazu opsluživanje prekida.!

 $\begin{array}{ll} \text{step}_{\text{4C}} & \textbf{shl}, \textbf{ldC}; \\ \text{step}_{\text{4D}} & \textbf{ldN}, \textbf{ldZ}, \textbf{ldV}, \\ & br \text{ step}_{\text{6D}} \end{array}$ 



Slika 42 Izvršavanje operacije (osmi deo)

! BEQL,..., BLSSEU!

! U korak step<sub>4E</sub> se dolazi iz step<sub>29</sub> ukoliko neki od signala operacija uslovnog skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNVF**, **BCR**, **BNCR**, **BGRT**, **BGRE**, **BLSS**, **BLSQ**, **BGRTU**, **BGREU**, **BLSSU**, **BLEQU** ima vrednost 1 i prelazi na step<sub>6D</sub> i fazu opsluživanje prekida ukoliko signal **brpom** bloka *exec* ima vrednost 0 i na sledeći korak step<sub>4F</sub> ukoliko ima vrednost 1. Signal **brpom** ima vrednost 1 ukoliko vrednost 1 ima signal rezultata operacije **eql**, **neql**, **neg**, **nneg**, **ovf**, **novf**, **cr**, **ncr**, **grt**, **grte**, **lss**, **leq**, **grtu**, **grteu**, **lssu**, **lequ** određen vrednošću 1 signala operacije uslovnog skoka skoka **BEQL**, **BNEQL**, **BNEG**, **BNNEG**, **BOVF**, **BNVF**, **BCR**, **BNCR**, **BGRT**, **BGRE**, **BLSS**, **BLSQ**, **BGRTU**, **BGREU**, **BLSSU**, **BLEQU**. !

```
step<sub>4E</sub> outSIR0,

br (if brpom then step<sub>4F</sub>);
```

! U korak step<sub>4F</sub> se dolazi iz step<sub>4E</sub> ukoliko signal **brpom** ima vrednost 1, čime je uslov za skok ispunjen. U ovom koraku se vrednošću 1 signala **outSPC** propusti sadržaj registra PC<sub>15..0</sub> bloka *fetch* na internu magistralu Sbus<sub>15...0</sub>, a vrednošću 1 signala **outDIR12** propusti sadržaj registra IR<sub>15...8</sub>,IR<sub>7..0</sub> bloka *fetch* na internu magistralu Dbus<sub>15...0</sub>. Ove dve vrednosti dolaze na ulaze sabirača ADD. Signali ADD<sub>15...0</sub> sa izlaza sabirača ADD koji predstavljaju adresu skoka se vrednostima 1 signala **IdCW** upisuju u registar CW. Vrednošću 1 signala **outDCW** sadržaj registra CW<sub>15..0</sub> se propušta kroz bafere sa tri stanja na internu magistralu Dbus<sub>15..0</sub>, a zatim vrednošću 1 signala **IdPC** upisuje u registar PC<sub>15...0</sub>. Pored toga iz koraka step<sub>50</sub> se bezuslovno prelazi na step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step<sub>4F</sub> outDPC, outDIR21, ldCW;
step<sub>50</sub> outDCW, ldPC,
br step<sub>6D</sub>;
```

#### ! JMP !


! U korak step $_{51}$  se dolazi iz step $_{29}$  ukoliko signal operacije **JMP** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Stoga se sadržaj registra IR $_{23...8}$  bloka *fetch* koji predstavlja adresu skoka vrednostima 1 signala **outDIR21** i **IdPC** propušta na internu magistralu Dbus $_{15...0}$  i upisuje u registar PC $_{15...0}$ . Pored toga iz koraka step $_{51}$  se bezuslovno prelazi na step $_{6D}$  i fazu opsluživanje prekida. !

```
step<sub>51</sub> outDIR21, ldPC, br step<sub>6D</sub>
```

#### ! INT !

! U korak step<sub>52</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **INT** ima vrednost 1. U fazi izvršavanja ove instrukcije se samo evidentira da se radi o instrukciji prekida i prelazi na fazu opsluživanje prekida iz koje se zatim skače na prekidnu rutinu na osnovu broja ulaza u tabelu sa adresama prekidnih rutina koji je dat u samoj instrukciji. Stoga se vrednošću 1 signala **stPRINS** flip-flop PRINS bloka *intr* postavlja na vrednost 1 i bezuslovno prelazi na step<sub>6D</sub> i fazu opsluživanje prekida. !

```
step<sub>52</sub> stPRINS, br step<sub>6D</sub>
```




Slika 43 Izvršavanje operacije (deveti deo)

#### ! JSR!

! U korak step<sub>53</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **JSR** ima vrednost 1. U fazi izvršavanja ove instrukcije se realizuje skok na potprogram tako što se prvo na stek stavi tekući sadržaj programskog brojača i zatim realizuje bezuslovni skok na adresu koja je data u samoj instrukciji. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Stoga se najpre u koraku step<sub>53</sub> vrednostima 1 signala **outSSP** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> pa zatim u koraku step<sub>65</sub> vrednostima 1 signala **outSPC**, **mxMDR**<sub>1</sub> i **ldMDR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub> i vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Upis se realizuje u koracima step<sub>55</sub> i step<sub>56</sub>. Zatim se u koraku step<sub>57</sub> vrednostima 1 signala **outSSP** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> pa zatim u koraku step<sub>58</sub> vrednostima 1 signala outSPC, mxMDR<sub>0</sub> i ldMDR sadržaj nižeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub> a zatim se vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Upis se realizuje u koracima step<sub>59</sub> i step<sub>5A</sub> na isti načina kao što se to radi u koracima step<sub>55</sub> i step<sub>56</sub> prilikom upisa nižeg bajta. Na kraju se u koraku step<sub>58</sub> sadržaj registra IR<sub>15...0</sub> bloka fetch koji predstavlja adresu skoka vrednostima 1 signala **outDIR21** i **ldPC** propušta na internu magistralu Dbus<sub>15 0</sub> i upisuje u registar PC<sub>15 0</sub> i bezuslovno se prelazi na step<sub>6D</sub> i fazu opsluživanje prekida.!

```
outSSP, ldMAR;
step<sub>53</sub>
            outSSP, mxMDR<sub>1</sub>, ldMDR, incSP;
step<sub>54</sub>
step<sub>55</sub>
            writem;
            br (if OBI then step<sub>56</sub>);
step<sub>56</sub>
            outSSP, ldMAR;
step<sub>57</sub>
step<sub>58</sub>
           outSPC, mxMDR<sub>0</sub>, ldMDR;
step<sub>59</sub>
            writem;
            br (if OBI then step<sub>5A</sub>);
step<sub>5A</sub>
step<sub>5B</sub>
            outDIR2, ldPC,
```

#### br step<sub>6D</sub>



Slika 44 Izvršavanje operacije (deseti deo)

#### ! RTI!

! U korak step<sub>5C</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **RTI** ima vrednost 1. U fazi izvršavanja ove instrukcije vrednostima sa steka se restauriraju programska statusna reč PSW<sub>15.0</sub> i programski brojač PC<sub>15...0</sub>. U koracima step<sub>5C</sub> do step<sub>6C</sub> se najpre vrednošću sa steka restaurira programska statusna reč PSW<sub>15...0</sub> bloka exec. Sa steka se najpre skida viši a zatim i niži bajt registra PSW<sub>15...0</sub>. Prvo se u koraku step<sub>5C</sub> vrednošću 1 signala decSP dekrementira sadržaj registra SP<sub>15...0</sub> a potom u koraku step<sub>5D</sub> vrednostima 1 signala **outSSP** i **ldMAR** bloka *bus* sadržaj registra SP<sub>15...0</sub> bloka addr upisuje u registar MAR<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>5E</sub> i step<sub>5F</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>60</sub> vrednošću 1 signala **outDMDR** i **ldPSWH** sadržaj registra MDR<sub>7...0</sub> bloka bus upisuje u viši bajt registra PSW<sub>15...8</sub> bloka exec. Istovremeno se vrednostima 1 signala outSSP i ldMAR sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>61</sub> i step<sub>62</sub> na isti načina kao što se to radi u koracima step<sub>5E</sub> i step<sub>5F</sub> u kojima se čita viši bajt. Na kraju se u koraku step<sub>63</sub> vrednošću 1 signala **outDMDR** i **ldPSWL** sadržaj registra MDR<sub>7 0</sub> bloka bus upisuje u niži bajt registra PSW<sub>7...0</sub>. Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar PSW<sub>15...0</sub>, pa se prelazi na sledeći korak počev od koga se kao i u slučaju instrukcije RTS sa steka skida 16-to bitna vrednost i smešta u registar PC<sub>15...0</sub>.!

```
step<sub>5C</sub> decSP;

step<sub>5D</sub> outSSP, ldMAR;


step<sub>5E</sub> readm;

step<sub>60</sub> outDMDR, ldPSWH, outSSP, ldMAR, decSP;

step<sub>61</sub> readm;

step<sub>62</sub> br (if OBI then step<sub>62</sub>);

step<sub>63</sub> outDMDR, ldPSWL;
```



Slika 45 Izvršavanje operacije (jedanaesti deo)

#### ! RTS !


! U korak step<sub>64</sub> se dolazi iz step<sub>29</sub> ukoliko signal operacije **RTS** ima vrednost 1. Pored toga u korak step<sub>64</sub> se dolazi i iz koraka step<sub>63</sub> kada signal operacije **RTI** ima vrednost 1. U oba slučaja se u koracima step<sub>64</sub> do step<sub>6C</sub> vrednošću sa steka restaurira programski brojač PC<sub>15...0</sub>. Prvo se u koraku step<sub>64</sub> vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub> pa se sa steka najpre skida niži a zatim i viši bajt registra PC<sub>15...0</sub>. Stoga se u koraku step<sub>65</sub> vrednostima 1 signala outSSP i ldMAR bloka bus sadržaj registra SP<sub>15...0</sub> bloka addr upisuje u registar MAR<sub>15...0</sub>. Ĉitanje se realizuje u koracima step<sub>66</sub> i step<sub>67</sub> na isti načina kao što se to radi u koracima step<sub>02</sub> i step<sub>03</sub> u kojima se čita prvi bajt instrukcije. Na kraju se u koraku step<sub>68</sub> vrednošću 1 signala **outDMDR** i **ldBL** sadržaj registra MDR<sub>7...0</sub> bloka *bus* upisuje u viši bajt registra B<sub>7...0</sub> bloka *bus*. Istovremeno se vrednostima 1 signala outSSP i ldMAR sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> i vrednošću 1 signala **decSP** dekrementira sadržaj registra SP<sub>15...0</sub>. Čitanje se realizuje u koracima step<sub>69</sub> i step<sub>7A</sub> na isti načina kao što se to radi u koracima step<sub>66</sub> i step<sub>67</sub> u kojima se čita niži bajt. Na kraju se u koraku step<sub>6B</sub> vrednošću 1 signala **outDMDR** i **ldBH** sadržaj registra  $MDR_{7...0}$  upisuje u niži bajt registra  $B_{7...0}$ . Time je 16-to bitna vrednost skinuta sa steka i smeštena u registar B<sub>15...0</sub>. Konačno se u koraku step<sub>6C</sub> sadržaj registra B<sub>15...0</sub> vrednošću 1 signala **outDB** propušta na internu magistralu  $Dbus_{15..0}$  i vrednošću 1 signala IdPC upisuje u registar  $PC_{15...0}$  i bezuslovno prelazi na step<sub>6D</sub> i fazu opsluživanje prekida.!

```
step<sub>64</sub>
            decSP;
            outSSP, ldMAR;
step<sub>65</sub>
            readm;
step<sub>66</sub>
            br (if OBI then step<sub>77</sub>);
step<sub>67</sub>
            outDMDR, ldBL, mxB, outSSP, ldMAR, decSP;
step<sub>68</sub>
step<sub>69</sub>
            br (if OBI then step<sub>7A</sub>);
step<sub>6A</sub>
            outDMDR, ldBH;
step<sub>6B</sub>
            outDB, ldPC;
step<sub>6C</sub>
```

## ! Opsluživanje prekida!

! U korak step<sub>6D</sub> se dolazi iz koraka step<sub>06</sub> ukoliko signal **PRCOD** ima vrednost 1, iz koraka step<sub>08</sub> ukoliko signal **PRADR** ima vrednost 1 i iz koraka na završetku faze izvršavanje instrukcije. U koraku step<sub>6D</sub> se, u zavisnosti od toga da li signal **prekid** bloka *intr* ima vrednost 0 ili 1, ili završava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>00</sub> započinje faza čitanje instrukcije sledeće instrukcije ili se produžava izvršavanje tekuće instrukcije i prelaskom na korak step<sub>6D</sub> produžava faza opsluživanje prekida tekuće instrukcije. !

! Opsluživanje prekida se sastoji iz tri grupe koraka u kojima se realizuje čuvanje konteksta procesora, utvrđivanje broja ulaza i utvrđivanje adrese prekidne rutine. !



Slika 46 Opsluživanje prekida (prvi deo)

## ! Čuvanje konteksta procesora!

! Kontekst procesora i to PC<sub>15...0</sub> i PSW<sub>15...0</sub> se čuva u koracima step<sub>6D</sub> do step<sub>91</sub>. U koracima step<sub>6D</sub> do step<sub>75</sub> se na stek stavlja programski brojač PC<sub>15...0</sub>. Na stek se stavlja prvo viši a zatim i niži bajt registra PC<sub>15...0</sub>. Najpre se u koraku step<sub>6E</sub> vrednostima 1 signala **outSSP** i **IdMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> a u koraku step<sub>6E</sub> vrednostima 1 signala **outSPC**, **mxMDR**<sub>1</sub> i **IdMDR** sadržaj višeg bajta registra PC<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Upis se realizuje u koracima step<sub>70</sub> i step<sub>71</sub>. Potom se u koraku step<sub>72</sub> vrednostima 1 signala **outSSP**, i **IdMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> pa u koraku step<sub>73</sub> vrednostima 1 signala **outSPC**, **mxMDR**<sub>0</sub> i **IdMDR** sadržaj višeg bajta registra PC<sub>7...0</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub>. Upis se realizuje u koracima

step<sub>74</sub> i step<sub>75</sub> na isti načina kao što se to radi u koracima step<sub>70</sub> i step<sub>71</sub> prilikom upisa nižeg bajta.!

```
outSSP, ldMAR;
  step<sub>6E</sub>
              outSPC, mxMDR<sub>1</sub>, ldMDR, incSP;
  step<sub>6F</sub>
  step<sub>70</sub>
              writem;
              br (if OBI then step<sub>71</sub>);
  step<sub>71</sub>
  step<sub>72</sub>
              outSSP, ldMAR;
              outSPC, mxMDR<sub>0</sub>, ldMDR, incSP;
  step<sub>73</sub>
  step<sub>74</sub>
              writem;
  step<sub>75</sub>
              br (if OBI then step<sub>75</sub>);
00
                                82
                           MAR<=SP
                                                                                             outSSP, IdMAR,
                     MDR_{7...0} <= PSW_{15...8}
                                                                                          outSPSW, mxMDR<sub>1</sub>,
                          SP<=SP+1,
                                                                                              IdMDR, incSP
                            WRF<=1
                                                                                                   writem
                               OBI
                                                                                                     OBI
                              0 

                           MAR<=SP
                                                                                              outSSP, IdMAR,
                     MDR<sub>7...0</sub><=PSW<sub>7...0</sub>
                                                                                            outSPSW, mxMDR<sub>0</sub>,
                           SP<=SP+1
```

Slika 47 Opsluživanje prekida (drugi deo)

IdMDR, incSP

writem

OBI 0 V 8A

! U koracima step<sub>76</sub> do step<sub>4D</sub> se na stek stavlja programska statusna reč PSW<sub>15...0</sub> bloka *exec*. Na stek se stavlja prvo viši a zatim i niži bajt registra PSW<sub>15...0</sub>. Najpre se u koraku step<sub>76</sub> vrednostima 1 signala **outSSP** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> pa u koraku step<sub>77</sub> vrednostima 1 signala **outSPSW, mxMDR**<sub>1</sub> i **ldMDR** sadržaj višeg bajta registra PSW<sub>7...0</sub> propušta kroz multiplekser MX bloka bus i upisuje u registar MDR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka *addr*. Upis se realizuje u koracima step<sub>78</sub> i step<sub>79</sub>. Zatim se u koraku step<sub>7A</sub> vrednostima 1 signala **outSSP** i **ldMAR**, sadržaj registra SP<sub>15...0</sub> upisuje u registar MAR<sub>15...0</sub> i pa u koraku step<sub>7B</sub> vrednostima 1 signala outSPSW, mxMDR<sub>0</sub> i ldMDR sadržaj nižeg bajta registra PSW<sub>15...8</sub> propušta kroz multiplekser MX i upisuje u registar MDR<sub>7...0</sub> pa se zatim vrednošću 1 signala **incSP** vrši inkrementiranje registra SP<sub>15...0</sub> bloka addr. Upis se realizuje u koracima step<sub>7C</sub> i step<sub>7D</sub> na isti načina kao što se to radi u koracima step<sub>77</sub> i step<sub>78</sub> prilikom upisa višeg bajta. !

```
outSSP, ldMAR;
step<sub>76</sub>
           outSPSW, mxMDR<sub>1</sub>, ldMDR, incSP;
step<sub>77</sub>
step<sub>78</sub>
           writem;
           br (if OBI then step<sub>79</sub>);
step<sub>79</sub>
step<sub>7A</sub> outSSP, ldMAR;
```

WRF<=1


OBI

00

step<sub>7B</sub> outSPSW, mxMDR<sub>0</sub>, ldMDR, incSP;

step<sub>7C</sub> writem;

step<sub>7D</sub> br (if **OBI** then step<sub>7D</sub>);



## Slika 48 Opsluživanje prekida (treći deo)

- ! Utvrđivanje broja ulaza!
- ! U korak step<sub>7E</sub> se dolazi iz step<sub>7D</sub>. U koracima step<sub>7E</sub> do step<sub>89</sub> se utvrđuje broj ulaza u tabelu sa adresama prekidnih rutina i upisuje u registar BR<sub>7...0</sub> bloka *intr*. U ovim koracima se po opadajućim prioritetima utvrđuje zahtev za prekid najvišeg prioriteta i za njega određuje broj ulaza u tabelu sa adresama prekidnih rutina. !
- ! Provera da li postoji zahtev za prekid zbog izvršavanja instrukcije prekida INT.!
- ! U koraku step<sub>7E</sub> se vrši provera da li signal **PRINS** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>7E</sub> ili step<sub>7D</sub>, respektivno. Ukoliko signal **PRINS** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>7E</sub> se vrednostima 1 signala **outDIR21** i **ldBR** i vrednostima 0 signala **mxBR**<sub>1</sub> i **mxBR**<sub>0</sub> bloka *intr* sadržaj razreda IR<sub>15...8</sub>, koji sadrži broj ulaza, preko interne magistrale Dbus<sub>15..0</sub> upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRINS** bloka *intr* se flip-flop PRINS postavlja na vrednost 0. Iz koraka step<sub>7F</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine. !

```
step<sub>7E</sub> br (if PRINS then step<sub>7D</sub>);
step<sub>7F</sub> outDIR1, ldBR, clPRINS,
br step<sub>89</sub>;
```

- ! Provera da li postoji zahtev za prekid zbog greške u kodu operacije. !
- ! U koraku step<sub>80</sub> se vrši provera da li signal **PRCOD** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>81</sub> ili step<sub>82</sub>, respektivno. Ukoliko signal **PRCOD** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>81</sub> se vrednošću 1 signala **mxBR**<sub>1</sub> bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD1, koji sadrži broj ulaza, propušta kroz multiplekser MX bloka *intr* i vrednošću 1 signala **ldBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRCOD** bloka *intr* flip-flop PRCOD postavlja na vrednost 0. Iz koraka step<sub>81</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine. !

```
step<sub>80</sub> br (if PRCOD then step<sub>82</sub>);
step<sub>81</sub> mxBR<sub>1</sub>, ldBR, clPRCOD,
br step<sub>89</sub>;
```

- ! Provera da li postoji zahtev za prekid zbog greške u načinu adresiranja. !
- ! U koraku step<sub>82</sub> se vrši provera da li signal **PRADR** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>83</sub> ili step<sub>84</sub>, respektivno. Ukoliko signal **PRADR** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>83</sub> se vrednošću 1 signala **mxBR**<sub>1</sub> bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD1, koji sadrži broj ulaza, propušta kroz multiplekser MX bloka *intr* i vrednošću 1 signala **ldBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clPRADR** bloka *intr* flip-flop PRADR postavlja na vrednost 0. Iz koraka step<sub>83</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine. !

```
step<sub>82</sub> br (if PRADR then step<sub>84</sub>);
step<sub>83</sub> mxBR<sub>1</sub>, ldBR, clPRADR,
br step<sub>89</sub>;
```

- ! Provera da li postoji spoljašnji nemaskirajući zahtev za prekid. !
- ! U koraku step<sub>84</sub> se vrši provera da li signal **PRINM** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>85</sub> ili step<sub>86</sub>, respektivno. Ukoliko signal **PRINM** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>85</sub> se vrednošću 1 signala **mxBR**<sub>1</sub> bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD1, koji sadrži broj ulaza, propušta kroz multiplekser MX bloka *intr* i vrednošću 1

signala **ldBR** upisuje u registar  $BR_{7...0}$ . Istovremeno se vrednošću 1 signala **clPRINM** bloka *intr* flip-flop PRINM postavlja na vrednost 0. Iz koraka step<sub>85</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine. !

```
step<sub>84</sub> br (if PRINM then step<sub>86</sub>);
step<sub>85</sub> mxBR<sub>1</sub>, ldBR, clPRINM,
br step<sub>89</sub>;
```

! Provera da li postoji spoljašnji maskirajući zahtev za prekid. !

! U koraku step<sub>86</sub> se vrši provera da li signal **printr** bloka *intr* ima vrednost 1 ili 0 i prelazi na korak step<sub>87</sub> ili step<sub>89</sub>, respektivno. Ukoliko signal **printr** ima vrednost 1 jer postoji ovaj zahtev za prekid, u koraku step<sub>87</sub> se vrednošću 1 signala **mxBR**<sub>0</sub> bloka *intr* sadržaj UEXT<sub>7...0</sub> sa izlaza kodera CD2, koji sadrži broj ulaza, propušta kroz multiplekser MX bloka *intr* i vrednošću 1 signala **ldBR** upisuje u registar BR<sub>7...0</sub>. Istovremeno se vrednošću 1 signala **clINTR** bloka *intr* jedan od flip-flopova PRINTR<sub>3</sub> do PRINTR<sub>1</sub> postavlja na vrednost 0. Flip-flop PRINTR<sub>3</sub> do PRINTR<sub>1</sub> koji se postavlja na vrednost 0 je selektovan binarnim vrednostima 3 do 1, respektivno, signala **prl**<sub>1</sub> do **prl**<sub>0</sub> bloka *intr* i odgovara liniji najvišeg nivoa prioriteta po kojoj je stigao spoljašnji maskirajući zahtev za prekid koji nije selektivno maskiran odgovarajućim razredom registra maske IMR. Pored toga vrednošću 1 signala **ldL** bloka *exec* se signali **prl**<sub>1</sub> do **prl**<sub>0</sub>, koji predstavljaju binarnu vrednost nivoa prioriteta prekidne rutine na koju se skače, upisuju u razrede PSWL<sub>1</sub> do PSWL<sub>0</sub> programske statusne reči PSW<sub>15...0</sub> bloka *exec*. Iz koraka step<sub>87</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine. !

```
step<sub>86</sub> br (if printr then step<sub>88</sub>);
step<sub>87</sub> mxBR<sub>0</sub>, ldBR, clINTR, ldL,
br step<sub>89</sub>;
```

! Prekid posle svake instrukcije!

! U korak step<sub>88</sub> se dolazi iz step<sub>87</sub> ukoliko signal **printr** ima vrednost 0. Kako se u ovaj korak dolazi jedino ukoliko se proverom signala **prekid** u koraku step<sub>6D</sub> utvrđuje da postoji barem jedan zahtev za prekid i proverom signala **PRINS**, **PRCOD**, **PRADR**, **PRINM** i **printr** u koracima step<sub>80</sub>, step<sub>82</sub>, step<sub>84</sub> i step<sub>86</sub> utvrđuje da ovi signali imaju vrednost 0 i da odgovarajućih zahteva za prekid nema, to znači da postoji zahtev za prekid zbog zadatog režima rada prekid posle svake instrukcije. Stoga se vrednošću 1 signala **mxBR**<sub>1</sub> bloka *intr* sadržaj UINT<sub>7...0</sub> sa izlaza kodera CD1, koji sadrži broj ulaza, propušta kroz multiplekser MX i vrednošću 1 signala **ldBR** upisuje u registar BR<sub>7...0</sub>. Iz koraka step<sub>88</sub> se prelazi na korak step<sub>89</sub> radi utvrđivanja adrese prekidne rutine.


step<sub>88</sub> mxBR<sub>1</sub>, ldBR;

! Utvrđivanje adrese prekidne rutine !

! U koracima step<sub>89</sub> do step<sub>91</sub> se na osnovu dobijenog broja ulaza i sadržaja registra koji ukazuje na početnu adresu tabele sa adresama pekidnih rutina, iz odgovarajućeg ulaza čita adresa prekidne rutine i upisuje u programski brojač PC<sub>15...0</sub> bloka *fetch*. U koraku step<sub>89</sub> se vrednostima 1 signala **outSIVTP** i **outIVTDSP**, sadržaji registara IVTP<sub>15...0</sub> i IVTDSP<sub>15...0</sub>, koji predstavlja sadržaj registra BR<sub>7...0</sub> pomeren ulevo za jedno mesto i proširen nulama do dužine 16 bita, preko interne magistrala Sbus<sub>15..0</sub> vodi na ulaze sabirača ADD. Istovremeno se vrednošću 1 signala **IdCW** sadržaj ADD<sub>15...0</sub> sa izlaza sabirača ADD upisuje u registar CW<sub>15...0</sub>. Vrednošću 1 signala **outDCW** se sadržaj registra CW<sub>15..0</sub> propušta kroz trostatički bafer na internu magistralu Dbus<sub>15..0</sub>, zatim vrednošću 1 signala **outDS** sa interne magistrale Dbus<sub>15..0</sub> na internu magistralu Sbus<sub>15..0</sub> ina kraju vrednošću 1 signala **IdMAR** upisuje u registar MAR<sub>15...0</sub>. Time se u registru MAR<sub>15...0</sub> nalazi adresa memorijske lokacije počev od koje treba pročitati dva bajta koji predstavljaju niži i viši bajt adrese prekidne rutine. Čitanje prvog bajta se realizuje u koracima step<sub>8B</sub> i step<sub>8C</sub>, a

drugog bajta u koracima step<sub>8E</sub> i step<sub>8F</sub> na isti način kao u koracima step<sub>02</sub> i step<sub>03</sub> kod čitanja prvog bajta instrukcije. U koraku step<sub>8D</sub> se prvi bajt vrednošću 1 signala **IdBL** upisuje u niži bajt registra B<sub>7...0</sub> bloka *bus*, a vrednošću 1 signala **incMAR** adresni registar MAR<sub>15...0</sub> inkrementira na adresu sledećeg bajta. U koraku step<sub>90</sub> se drugi bajt vrednošću 1 signala **IdBH** upisuje u viši bajt registra B<sub>15...8</sub>. Time se u registru B<sub>15...0</sub> nalazi adresa prekidne rutine. Na kraju se u koraku step<sub>91</sub> vrednošću 1 signala **outDB** sadržaj registra B<sub>15...0</sub> propšta na internu magistralu Dbus<sub>15...0</sub> i vrednošću 1 signala **IdPC** upisuje u registar PC<sub>15...0</sub>. Time se u registru PC<sub>15...0</sub> nalazi adresa prve instrukcije prekidne rutine. Vrednostima 1 signala **clPSWI** i **clPSWT** se u razrede PSWI i PSWT bloka *exec* upisuju vrednosti 0. Time se u prekidnu rutinu ulazi sa režimom rada u kome su maskirani svi maskirajući prekidi i u kome nema prekida posle svake instrukcije. Iz koraka step<sub>91</sub> se bezuslovno prelazi na step<sub>00</sub>. !

```
outSIVTP, outSIVTDSP, ldCW;
step<sub>89</sub>
          outDCW, outDS, ldMAR;
step<sub>8A</sub>
          readm;
step<sub>8B</sub>
          br (if OBI then step<sub>8C</sub>);
step<sub>8C</sub>
          outDMDR, ldBL, incMAR;
step<sub>8D</sub>
step<sub>8E</sub>
          readm;
          br (if OBI then step<sub>8F</sub>);
step<sub>8F</sub>
          outDMDR, ldBH, mxB;
step<sub>90</sub>
step<sub>91</sub>
          outDB, ldPC, clPSWI, clPSWT,
          br step<sub>00</sub>;
```



Slika 49 Opsluživanje prekida (četvrti deo)

## 5.2.3 Struktura upravljačke jedinice


U sekvenci upravljačkih signala po koracima se svakom operacionom koraku, u kome se generišu upravljački singali operacione jedinice, pridružuje binarna reč čiji je format dat na slici 50 i svakom upravljačkom koraku, u kome se realizuju skokovi, pridružuje

binarna reč čiji je format dat u narednom delu odeljka. Te binarne reči se nazivaju mikroinstrukcijama tj. mikronarebama. Miktroinstrukcije pridružene operacionim koracima nazivaju se operacione mikroinstrukcije, dok se mikroinstrukcije pridružene upravljačkim koracima nazivaju upravljačke mikroinstrukcije. Uređeni niz mikroinstrukcija pridruženih operacionim koracima i upravljačkim koracima, naziva se mikroprogram.

Poljem z dužine 18 bita operacione mikroinstrukcije određuju se vrednosti svih upravljačkih signala. Uzeto je da svakom upravljačkom singalu odgovara poseban bit.

Poljem *cc* dužine 4 bita upravljačke mikroinstrukcije specificira se bezuslovni skok, uslovni skokovi na osnovu vrednosti svakog od signala logičkog uslova i višestruki uslovni skokovi. Polje *ba* dužine 8 bita upravljačke mikroinstrukcije poredstavlja adresu mikroinstrukcije u mikroprogramu na koju se skače u slučaju bezuslovnog skoka u u slučaju uslovnog skoka ukoliko je vrednost odgovarajućeg signala logičkog uslova aktivna.

Upravljačka jedinica se sastoji iz mikroprogramske memorije, mikroprogramskog brojača, prihvatnog registra mikroinstrukcije, kombinacione mreže za generisanje upravljačkih signala i kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača. Mikroprogramska memorija služi za smeštanje mikroprograma. Mikroprogramski brojač određuje adresu mikroinstrukcije u mikroprogramskoj memoriji. Prihvatni registar mikroinstrukcije služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije. Kombinaciona mreža za generisanje upravljačkih signala generiše dve grupe signala i to upravljačke signale operacione jedinice i upravljačke signale upravljačke jedinice. Upravljački signali operacione jedinice se generišu na osnovu vrednosti bitova polja z. Upravljački signali upravljačke jedinice se generišu na osnovu vrednosti bitova polja cc i signala logičkih uslova. Njima se sadržaj mikroprogramskog brojača ili inkrementira ili se u mikroprogramski brojač preko kombinacione mreže za generisanje nove vrednosti mikroprogramskog brojača upisuje vrednost određena poljem ba i time realizuje skok u mikroprogramskoj memoriji.



Slika 50 Format mikroinstrukcije

U slučaju razmatrane operacione jedinice format operacione i upravljačke mikroinstrukcije je dat na slici 51

0	1	2	3		4		5		6	7
0	outSPC	outDGPR	outSIR2	.1	outDl	В	trans	8	outSA	outDA
			1	•		J				
8	9	10	11		12		13		14	15
add	1dN	sub	and		or		xor		not	shr
16	17	18	19		20		21		22	23
shl	outSIR0	outDPC	outDCW	V	outSS	P	outDII	R2	outDIR1	mxBR
							1			
24	25	26	27		28		29		30	31
mxBR1	mxBR0	outSIVTP	outSPSV	V	stPRC	OD	stPRA	DR	ldMAR	ldIR0
32	33	34	35		36		37		38	39
ldIR1	ldIR2	ldMDR	wrGPR		ldSP	•	ldA		ldZ	outSIR1
			T				_			T
40	41	42	43		44		45		46	47
ldPC	ldPSWH	ldPSWL	ldBR	out	tSIVTE	)SP	outD	S	readm	writem
10	10	<b>7</b> 0							<del>-</del> .	
48	49	50	51		52	17	53	17	54	55
ldIVTP	incPC	ldC	ldCW	ou	ıtSSP	cll	PRINS	cll	PRCOD	clPRADR
56	57	58	59		60		61		62	63
clPRINM	clPSWI	mxMDR0	mxMDR	.1	outDM	DR	ldV		ldL	clPSWI
64	65	66	67		68		69		70	71
clPSWT	incMAR	ldBL	ldBH	st	tPRINS		decSP		clStart	_
	-									
72	73	74	75		76		77		78	79
-	1	-	-				cc			
80	81	81	83		84		85		86	87
	ba									

Slika 51 mikroinstrukcija

Bitovi polja *cc* mikroinstrukcije koriste se za kodiranje upravljačkih signala kojima se određuje da li treba realizovati skok u mikroprogramu i to: bezuslovni skok, uslovni skok i višestruki uslovni skok ili preći na sledeću mikroinstrukciju.

Bezuslovni skok se realizuje u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa br step<sub>A</sub>. Simbolička oznaka signala bezuslovnog skoka koji za svaki od njih treba generisati i način njegovog kodiranja bitovima polja cc mikroinstrukcije dati su u tabeli narednoj tabeli :

cc	signal bezuslovnog skoka
----	--------------------------

01	brunend

Uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*if* **uslov** *then* stepA). Način kodiranja signala uslovnih skokova bitovima polja *cc* mikroinstrukcije, simboličke oznake signala uslovnih skokova i signal uslova koji treba da je aktivan da bi se realizovao skok dati su u narednoj tabeli:

СС	Signal uslovnog skoka	Signal uslova
02	brnotSTART	START
03	brOBI	OBI
04	brnotgropr	gropr
05	brI1	I1
06	brnotgradr	gradr
07	brl2_brnch	l2_brnch
08	brl2_arlog	l2_arlog
09	brl3_jump	13_jump
0A	brl3_arlog	l3_arlog
0B	brstore	store
0C	brregdir	regdir
0D	brnotbrpom	$\overline{brpom}$
OE	brnotprekid	prekid
0F	brnotPRCOD	PRCOD
10	brnotPRADR	$\overline{PRADR}$
11	brnotPRINM	PRINM
12	brnotprintr	printr

Višestruki uslovni skokovi se realizuju u onim koracima sekvence upravljačkih signala po koracima u kojima se pojavljuju iskazi tipa *br* (*case* (**uslov**1, ..., **uslov**n) *then* (**uslov**1, stepA1), ..., (**uslov**n, stepAn). Način kodiranja signala višestrukih uslovnih skokova bitovima polja *cc* mikroinstrukcije, koraci u sekvenci upravljačkih signala po koracima u kojima se pojavljuju iskazi ovog tipa i simboličke oznake signala višestrukih uslovnih skokova dati su sledećoj tabeli:

cc	korak	Signal višestrukog uslovnog skoka
13	step <sub>15</sub>	bradr
14	step <sub>2F</sub>	bropr


Vrednost polja cc 00 i sve ostale vrednosti koje nisu dodeljene signalu bezuslovnog skoka, signalima uslovnih skokova i signalima višestrukih uslovnih skokova određuje da treba preći na sledeću mikroinstrukciju.

Bitovi *ba* mikroinstrukcije koriste se za specificiranje adrese mikroinstrukcije na koju treba skočiti kod uslovnih i bezuslovnih skokova u sekvenci upravljačkih signala po koracima. Ovi bitovi sadrže vrednost koju treba upisati u mikroprogramski brojač u slučaju bezuslovnih skokova i ukoliko je signal uslova aktivan u slučaju uslovnih skokova. Kod pisanja mikroprograma ovo polje se simbolički označava sa madr<sub>xx</sub>, pri čemu xx odgovara heksadekadnoj vrednosti ovog polja. Na primer, sa madr<sub>56</sub> je simbolički označena

heksadekadna vrednost 56 ovog polja. Za kodiranje polja *adresa skoka* usvojeno je 8 bitova, jer je za kompletan mikroprogram dovoljan kapacitet mikroprogramske memorije od 256 reči.

Struktura upravljačke jedinice mikroprogramske realizacije je prikazana na slici 52. Upravljačka jedinica se sastoji iz sledećih blokova: blok *generisanje nove vrednosti mikroprogramskog brojača*, blok *mikroprogramski brojač*, blok *mikroprogramska memorija*, blok *prihvatni registar mikroinstrukcije* i blok *generisanje upravljačkih signala*.

Blok *generisanje nove vrednosti mikroprogramskog brojača* se sastoji od kombinacionih mreža KMOPR i KMADR sa multiplekserom MP i služi za generisanje i selekciju vrednosti koju treba upisati u mikroprogramski brojač. Potreba za ovim se javlja kada treba odstupiti od sekvencijalnog izvršavanja mikroprograma. Vrednosti koje treba upisati u mikroprogramski brojač generišu se na tri načina i to pomoću: kombinacione mreže KMOPR koja formira signale **opr7...0**, kombinacione mreže KMADR koja formira signale **adr7...0** i razreda CW8...15 prihvatnog registra mikroinstrukcije CW. Selekcija jedne od tri grupe signala koje daju novu vrednost mikroprogramskog brojača obezbeđuje se signalima **brop** i **bradr** i to: signali **opr7...0** ako je aktivan signal **bropr**, signali **adr7...0** ako je aktivan signal **bropr** i **bradr**.



Slika 52 Struktura upravljačke jedinice

Kombinacionom mrežom KMOPR generišu se vrednosti za realizaciju višestrukog uslovnog skoka na adresi 3C mikroprograma. U zavisnosti od toga koji od signala **HALT**, **INTD**, ..., **RTS** ima aktivnu vrednost zavisi koja će od vrednosti da se pojavi na linijama **opr**7...0. S obzirom da se na adresi 3C mikroprograma nalazi upravljačka mikroinstrukcija sa tako kodiranim poljem *cc* da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bropr**, vrednost na linijama **opr**7...0 prolazi tada kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Kombinacionom mrežom KMADR generišu se vrednosti za realizaciju višestrukog uslovnog skoka na adresi 19 mikroprograma. U zavisnosti od toga koji od signala **regdir**, **regind**,..., **immed** ima aktivnu vrednost zavisi koja će od vrednosti da se pojavi tada na linijama **adr**7...0. S obzirom da se na adresi 19 mikroprograma nalazi mikroinstrukcija sa tako kodiranim poljem cc da njeno izvršavanje daje aktivnu vrednost signala višestrukog uslovnog skoka **bradr**, vrednost na linijama **adr**7...0 prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC.

Prihvatni registar mikroinstrukcije CW u svojim razredima CW8...15 sadrži vrednost za upis u mikroprogramski brojač mPC7...0 za bezuslovne skokove i uslovne skokove. Signali višestrukih uslovnin skokova **bropr** i **bradr** su aktivni samo prilikom izvršavanja mikroinstrukcija na adresama 19 i 3C mikroprograma, respektivno, a u svim ostalim situacijama neaktivni. S obzirom da nijedan od ova dva signala nije aktivan prilikom izvršavanja mikroinstrukcija kojima se realizuju bezuslovni ili uslovni skokovi u mikroprogramu, vrednost određena razredima CW8...15 prolazi kroz multiplekser MP i pojavljuje se na ulazima mikroprogramskog brojača mPC7...0.

Blok *mikroprogramski brojač* sadrži mikroprogramski brojač mPC7...0. Mikroprogramski brojač mPC7...0 svojom trenutnom vrednošću određuje adresu mikroprogramske memorije mMEM sa koje treba očitati mikroinstrukciju. Mikroprogramski brojač mPC7...0 može da radi u sledećim režimima: režim inkrementiranja i režim skoka.

U režimu inkrementiranja pri pojavi signala takta **CLK**<sub>mPC</sub> vrši se uvećavanje sadržaja mikroprogramskog brojača mPC<sub>n-1...0</sub> za jedan čime se obezbeđuje sekvencijalno očitavanje mikroinstrukcija iz mikroprogramske memorije. Ovaj režim rada se obezbeđuje neaktivnom vrednošću signala **ld**. Signal **ld** je neaktivan ako su svi signali **bropr**, **bradr**, **branch i bruncnd** neaktivni. Signali **bropr**, **bradr**, **branch i bruncnd** su uvek neaktivni sem kada treba obezbediti režim skoka.

U režimu skoka pri pojavi signala takta **CLK**mPc vrši se upis nove vrednosti u mikroprogramski brojač mPCn-1...0 čime se obezbeđuje odstupanje od sekvencijalnog očitavanja mikroinstrukcija iz mikroprogramske memorije. Ovaj režim rada se obezbeđuje aktivnom vrednošću signala **ld**. Signal **ld** je aktivan ako je jedan od signala **bropr,bradr, branch i bruncnd** aktivan. Jedan od signala **bropr, bradr, branch i bruncnd** je aktivan samo prilikom izvršavanja mikroinstrukcije koja ima takvo polje *cc* da je specificiran neki višestruki uslovni skok, bezuslovni skok ili neki od uslovnih skokova i uslov skoka je ispunjen.

Mikroprogramski brojač mPC<sub>7...0</sub> je dimenzionisan prema veličini mikroprograma. S obzirom da se mikroprogram svih faza izvršavanja instrukcija nalazi u opsegu od adrese 00 do adrese 96, usvojena je dužina mikroprogramskog brojača mPC<sub>7...0</sub> od 8 bita.

Blok *mikroprogramski memorija* sadrži mikroprogramsku memoriju mMEM, koja služi za smeštanje mikroprograma. Širina reči mikroprogramske memorije je određena dužinom mikroinstrukcija i iznosi 76 bita, a kapacitet veličinom mikroprograma svih instrukcija procesora i iznosi 256 lokacija. Adresiranje mikroprogramske memorije se realizuje sadržajem mikroprogramskog brojača mPC7...0.

Blok *prihvatni registar mikroinstrukcije* sadrži prihvatni registar mikroinstrukcije CW<sub>0...75</sub>. Prihvatni registar mikroinstrukcije CW<sub>0...75</sub> služi za prihvatanje mikroinstrukcije očitane iz mikroprogramske memorije mMEM. Na osnovu sadržaja ovog registra generišu se upravljački signali. Razredi CW<sub>0...75</sub> 1 CW<sub>76...79</sub> se koriste u bloku *generisanje upravljačkih signala* za generisanje upravljačkih signala operacione i upravljačke jedinice, respektivno, dok se razredi CW<sub>80...87</sub> koriste u bloku *generisanje nove vrednosti mikroprogramskog brojača* kao adresa skoka u mikrorogramu u slučaju bezuslovnih i uslovnih skokova. Upis u ovaj registar se realizuje signalom takta CLK. Signal takta CLK kasni za signalom takta CLK<sub>mpc</sub> onoliko koliko je potrebno da se pročita sadržaj sa odgovarajuće adrese mikroprogramske memorije

Upravljački signali operacione jedinice se generišu na sledeći način :

```
• outSPC = CW_1
```

- outDB =  $CW_4$
- $ldBH = CW_{67}$

Na identičan način se generišu i preostali upravljački signali operacione jedinice.

Upravljački signali upravljačke jedinice se generišu na sledeći način:

```
• bropr = CW_{76}• CW_{77}• C\overline{W}_{78}• CW_{79}
```

• bradr =  $CW_{76}$  ·  $CW_{77}$  ·  $CW_{78}$  ·  $CW_{79}$ 

• branch = bruncnd + brnotSTART\*START + brOBI\*OBI + brnotgropr\*gropr

```
+ brI1*I1 + brnotgradr* gradr + brl2_brnch*l2_brnch + l2_brnch*l2_arlog + brl3_jump*l3_jump + brl3_arlog*l3_arlog + brstore*store + brregdir*regdir + brnotbrpom* brpom + brnotprekid* prekid + brnotPRCOD* PRCOD + brnotPRADR* PRADR + brnotPRINM* PRINM + brnotprintr* printr
```

Preostali signali se kodiraju na osnovu već date tabele, slično kao bropr i bradr.

```
! Čitanje instrukcije !
madr_{00}
                       cnt, brnotSTART, madr<sub>00</sub>;
madroi
                       outSPC, ldMAR, incPC;!
                       readm:!
madr<sub>02</sub>
madr<sub>03</sub>
                       cnt, brOBI, madr<sub>03</sub>;
madr<sub>04</sub>
                        outDMDR, ldIR0;!
                       cnt, brnotgropr, madr<sub>07</sub>;
madr<sub>05</sub>
madr<sub>06</sub>
                       stPRCOD,!
madr<sub>07</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
madr_{08}
                       cnt, brnotgradr, madr<sub>09</sub>;
madr<sub>09</sub>
                       stPRADR!
madr<sub>0A</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
madr<sub>0B</sub>
                       cnt, brl1, madr<sub>15</sub>;
madr<sub>0C</sub>
                       outSPC, ldMAR, incPC;!
madr_{0D}
                       readm:!
madr<sub>0E</sub>
                       cnt, brOBI, madr<sub>0E</sub>;
madr<sub>0F</sub>
                       cnt, brl2_brnch, madr<sub>2D</sub>;
madr<sub>10</sub>
                       cnt, brl2_arlog, madr<sub>15</sub>;
                       outSPC, ldMAR, incPC;!
madr<sub>11</sub>
madr<sub>12</sub>
                       readm:!
madr<sub>13</sub>
                       cnt, brOBI, madr<sub>13</sub>;
madr<sub>14</sub>
                       outDMDR, ldIR2;!
! Formiranje adrese i čitanje operanda!
madr<sub>15</sub>
                       cnt, bradr
! Registarsko direktno adresiranje!
```

```
madr<sub>16</sub>
                       cnt, brstore, madr<sub>2D</sub>;
madr<sub>17</sub>
                       outDGPR, ldBL, ldBH;!
madr<sub>18</sub>
                       ent, brunend, madr<sub>2D</sub>;
! Memorijsko direktno adresiranje!
madr<sub>19</sub>
                       outSIR21, ldMAR!
madr<sub>1A</sub>
                       cnt, brstore, madr<sub>2D</sub>;
madr<sub>1B</sub>
                       ent, brunend, madr<sub>1C</sub>;
! Neposredno adresiranje !
                       outDIR21, ldBL, ldBH;!
madr<sub>1C</sub>
madr<sub>1D</sub>
                       ent, brunend, madr<sub>2D</sub>;
! Memorijsko indirektno adresiranje!
                       outSIR21, ldMAR;!
madr<sub>1E</sub>
                       readm:!
madr<sub>1F</sub>
madr<sub>20</sub>
                       cnt, brOBI, madr<sub>20</sub>;
                       outDMDR, ldBL, ldMAR;!
madr<sub>21</sub>
madr<sub>22</sub>
                       readm;!
madr<sub>23</sub>
                       outDMDR, ldBH!
madr<sub>24</sub>
                       outDB, ldMAR,!
madr<sub>25</sub>
                       cnt, brstore, madr<sub>2D</sub>;
                       ent, brunend, madr<sub>27</sub>;
madr<sub>26</sub>
! Čitanje operanda!
madr<sub>27</sub>
                       readm:!
                       cnt, brOBI, madr<sub>28</sub>;
madr<sub>28</sub>
madr<sub>29</sub>
                       outDMDR, mxB, ldBH, incMAR;!
madr<sub>2A</sub>
                       readm;!
                       cnt, brOBI, madr<sub>2B</sub>;
madr<sub>2B</sub>
                       outDMDR, ldBL;!
madr<sub>2C</sub>
! Izvršavanje operacije!
 madr<sub>2D</sub>
                       cnt, bropr
! NOP!
                       cnt, bruncnd, madr<sub>85</sub>;
madr<sub>2E</sub>
! HALT!
madr<sub>2F</sub>
                       clSTART;!
madr<sub>30</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! INTD!
madr<sub>31</sub>
                       clPSWI!
madr<sub>32</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! INTE!
madr<sub>33</sub>
                       stPSWI!
madr<sub>34</sub>
                       ent, brunend, madr<sub>85</sub>;
```

```
! TRPD!
madr<sub>35</sub>
                        clPSWT!
madr<sub>36</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! TRPE!
                        stPSWT!
madr 37
                        ent, brunend, madr<sub>85</sub>;
madr<sub>38</sub>
! LD!
madr<sub>39</sub>
                        trans, ldA,!
madr<sub>3A</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! ST !
madr<sub>3B</sub>
                        cnt, brregdir, madr<sub>3C</sub>;
madr<sub>3C</sub>
                        outSA, mxMDR<sub>0</sub> i ldMDR;!
madr<sub>3D</sub>
                        writem;!
madr<sub>3E</sub>
                        cnt, brOBI, madr<sub>3E</sub>;
                        outSA, mxMDR<sub>1</sub>, ldMDR, incMAR;!
madr<sub>3F</sub>
                        writem;!
madr<sub>40</sub>
                        cnt, brOBI, madr<sub>41</sub>;
madr<sub>41</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
madr<sub>42</sub>
madr<sub>43</sub>
                        outSA, wrGPR!
madr<sub>44</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! STIVTP!
                        outDA, ldIVTP,!
madr<sub>45</sub>
madr<sub>46</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! STSP!
                        outDA, ldSP!
madr<sub>47</sub>
madr<sub>48</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! ADD !
madr<sub>49</sub>
                        add, ldA, ldC, ldV;!
madr<sub>4A</sub>
                        ldN, ldZ!
madr<sub>4B</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! SUB!
madr<sub>4C</sub>
                        sub, ldA, ldC, ldV;!
madr<sub>4D</sub>
                        ldN, ldZ,!
madr<sub>4E</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! AND!
madr<sub>4F</sub>
                        and, ldA;!
madr 50
                        ldN, ldZ, ldC, ldV,!
madr<sub>51</sub>
                        cnt, bruncnd, madr<sub>85</sub>;
! OR !
```

```
madr<sub>52</sub>
                       or, ldA;!
                       ldN, ldZ, ldC, ldV,!
madr<sub>53</sub>
madr<sub>54</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! XOR !
                       xor, ldA;!
 madr 55
madr 56
                       ldN, ldZ, ldC, ldV!
madr<sub>57</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! NOT !
madr<sub>58</sub>
                       not, ldA;!
madr<sub>59</sub>
                       ldN, ldZ, ldC, ldV!
madr<sub>5A</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! ASR, LSR, ROR i ROLC!
madr<sub>5B</sub>
                       shr, ldC;!
madr<sub>5C</sub>
                       ldN, ldZ, ldV!
madr<sub>5D</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! ASL, LSL, ROL i ROLC!
madr<sub>5E</sub>
                       shl, ldC;!
madr<sub>5F</sub>
                       ldN, ldZ, ldV!,
madr 60
                       cnt, bruncnd, madr<sub>85</sub>;
! BEQL,..., BLSSEU!
                       outSIR0!
madr<sub>61</sub>
madr<sub>62</sub>
                       cnt, brnotbrpom, madr<sub>63</sub>;
madr<sub>63</sub>
                       outSPC, outDIR21, ldCW;!
madr<sub>64</sub>
                       outDCW, ldPC!
madr<sub>65</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! JMP !
madr<sub>66</sub>
                       outDIR21, ldPC,!
madr<sub>67</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! INT !
                       stPRINS!
madr<sub>68</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
madr<sub>69</sub>
! JSR !
                       outSSP, ldMAR;!
madr<sub>6A</sub>
madr<sub>6B</sub>
                       outSSP, mxMDR<sub>1</sub>, ldMDR, incSP;!
madr<sub>6C</sub>
                       writem;!
madr <sub>6D</sub>
                       cnt, brOBI, madr<sub>6D</sub>;
                       outSSP, ldMAR;!
madr<sub>6E</sub>
```


100

```
madr<sub>6F</sub>
                       outSPC, mxMDR<sub>0</sub>, ldMDR;
madr<sub>70</sub>
                       writem;
madr<sub>71</sub>
                       cnt, brOBI, madr<sub>71</sub>;
madr<sub>72</sub>
                       outDIR2, ldPC,!
madr<sub>73</sub>
                       cnt, bruncnd, madr<sub>85</sub>;
! RTI!
madr<sub>74</sub>
                       decSP:!
madr<sub>75</sub>
                       outSSP, ldMAR;!
madr<sub>76</sub>
                       readm;!
madr<sub>77</sub>
                       cnt, brOBI, madr<sub>77</sub>;
                       outDMDR, ldPSWH, outSSP ,ldMAR, decSP;!
madr<sub>78</sub>
 madr<sub>79</sub>
                       readm;!
                       cnt, brOBI, madr<sub>7A</sub>;
madr<sub>7A</sub>
madr<sub>7B</sub>
                       outDMDR, ldPSWL;!
! RTS!
                       decSP:!
madr<sub>7C</sub>
                       outSSP, ldMAR; !
madr<sub>7D</sub>
madr<sub>7E</sub>
                       !readm;!
madr<sub>7F</sub>
                       cnt, brOBI, madr<sub>7F</sub>;
madr<sub>80</sub>
                       outDMDR, ldBL, mxB, outSSP, ldMAR, decSP;!
madr<sub>81</sub>
                       readm;!
madr<sub>82</sub>
                       cnt, brOBI, madr<sub>82</sub>;
madr<sub>83</sub>
                       outDMDR, ldBH;!
madr<sub>84</sub>
                       outDB, ldPC; !
! Opsluživanje prekida!
madr<sub>85</sub>
                       cnt, brnotprekid, madr<sub>00</sub>;
! Čuvanje konteksta procesora!
                       outSSP, ldMAR;!
madr<sub>86</sub>
                       outSPC, mxMDR<sub>1</sub>, ldMDR, incSP;!
madr<sub>87</sub>
madr<sub>88</sub>
                       writem;!
madr<sub>89</sub>
                       cnt, brOBI, madr<sub>89</sub>;
madr<sub>8A</sub>
                       outDMDR, ldPSWH; !
madr<sub>8B</sub>
                       incSP, outSSP, ldMAR; !
madr<sub>8C</sub>
                       readm;!
                       cnt, brOBI, madr<sub>8D</sub>;
madr<sub>8D</sub>
                       outSSP, ldMAR;!
madr<sub>8E</sub>
                       outSPSW, mxMDR<sub>1</sub>, ldMDR, incSP;!
madr<sub>8F</sub>
madr<sub>90</sub>
                       writem; !
madr<sub>91</sub>
                       cnt, brOBI, madr<sub>91</sub>;
```

```
madr<sub>92</sub>
                                outSSP, ldMAR;!
         madr<sub>93</sub>
                                outSPSW, mxMDR<sub>0</sub>, ldMDR, incSP;!
         madr<sub>94</sub>
                                writem;!
         madr<sub>95</sub>
                                cnt, brOBI, madr<sub>95</sub>;
         ! Utvrđivanje broja ulaza !
                                cnt, brnotPRINS, madr<sub>99</sub>;
         madr<sub>96</sub>
madr<sub>97</sub> outDIR1, ldBR, clPRINS,!
         madr<sub>98</sub>
                                cnt, bruncnd, madr<sub>A1</sub>;
         madr<sub>99</sub>
                                cnt, brnotPRCOD, madr<sub>9C</sub>;
madr<sub>9A</sub>
                     outDIR1, ldBR, clPRCOD,!
         madr<sub>9B</sub>
                                cnt, bruncnd, madr<sub>A1</sub>;
                                cnt, brnotPRADR, madr<sub>9F</sub>;
         madr<sub>9C</sub>
                     outDIR1, ldBR, clPRADR,!
madr<sub>9D</sub>
                                ent, brunend, madr<sub>A3</sub>;
         madr<sub>9E</sub>
         madr<sub>9F</sub>
                                cnt, brnotprintr, madr<sub>A2</sub>;
                     outDIR1, ldBR, clPRINM,!
madr<sub>A0</sub>
         madr<sub>A1</sub>
                                ent, brunend, madr<sub>A3</sub>;
         madr<sub>A2</sub>
                                mxBR_1, ldBR;!
         ! Utvrđivanje adrese prekidne rutine !
                                outSIVTP, outSIVTDSP, ldCW; !
          madr<sub>A3</sub>
                                outDCW, outDS, ldMAR; !
         madr<sub>A4</sub>
         madr<sub>A5</sub>
                                readm;!
          madr<sub>A6</sub>
                                cnt, brOBI, madr<sub>A6</sub>;
         madr<sub>A7</sub>
                                outDMDR, ldBH, mxB;!
         madr<sub>A8</sub>
                                readm;!
          madr<sub>A9</sub>
                                cnt, brOBI, madr<sub>A9</sub>;
         madr<sub>AA</sub>
                                outDMDR, ldBH, mxB;!
         madr<sub>AB</sub>
                                outDB, ldPC, clPSWI, clPSWT,!
         madr<sub>AC</sub>
                                cnt, bruncnd, madr<sub>00</sub>;
```

# 6 MEMORIJA

U ovoj glavi se daje organizacija memorije **MEM** (slika 53). Memorija **MEM** se sastoji iz operacione jedinice **oper** i upravljačke jedinice **uprav**.



Slika 53 Organizacija memorije *MEM* 


Operaciona jedinica *oper* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za pamćenje binarnih reči, izvršavanje mikrooperacija i generisanje signala logičkih uslova. Upravljačka jedinica *uprav* je kompozicija kombinacionih i sekvencijalnih prekidačkih mreža koje služe za generisanje upravljačkih signala prema algoritmu generisanja upravljačkih signala operacione jedinice i signala logičkih uslova.


Struktura i opis operacione i upravljačke jedinice se daju u daljem tekstu.


## 6.1 OPERACIONA JEDINICA

Operaciona jedinica *oper\_jed* sadrži memoriju MEM, kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga i kombinacione i sekvencijalne mreže za realizaciju vremena pristupa memorijskom RAM modulu (slika 54).

Memorijski RAM modul služi za pamćenje  $(2^{16}-2^{12})$  8-mo bitnih reči. Na adresne linije  $A_{15...0}$  se vodi sadržaj sa adresnih linija  $ABUS_{15...0}$  magistrale BUS. Na ulazne linije podataka  $DIN_{7...0}$  se vodi sadržaj sa linija podataka  $DBUS_{7...0}$  magistrale. Sadržaj sa izlaznih linija podataka  $DOUT_{7...0}$  se preko bafera sa tri stanja vodi na linije podataka  $DBUS_{7...0}$  magistrale i na njih propušta pri aktivnoj vrednosti signala **fcbus i rds**. Na linije RD i WR se vode signali **rds** i **wrs** koje generišu kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga. Sa memorijskim RAM modulom mogu se realizovati operacije čitanja i upisa. Sadržaj sa linija  $DIN_{7...0}$  se upisuje na adresi određenoj sadržajem na linijama  $A_{15...0}$  pri aktivnoj vrednosti signala na liniji WR. Sadržaj memorijske lokacije sa adrese određene sadržajem na linijama  $A_{15...0}$  pojavljuje se na linijama  $DOUT_{7...0}$  pri aktivnoj vrednosti signala na liniji RD.







Slika 54 Operaciona jedinica oper\_jed

Kombinacione i sekvencijalne mreže za realizaciju ciklusa na magistrali u kojima je memorija sluga formiraju signale **rds** i **wrs** upravljačke jedinice *uprav\_jed* i **FCBUS** 

magistrale *BUS* (slika 54). Signali **rds** i **wrs** se formiraju na osnovu signala ABUS<sub>15.0</sub> sa adresnih linija magistrale i **RDBUS** i **WRBUS** sa upravljačkih linija magistrale. Signal **FCBUS** se formira na osnovu signala **OEfcbus** i **fcbus** upravljačke jedinice *uprav*.

Pri realizaciji ciklusa čitanja na magistrali procesor ili kontroler sa direktnim pristupom memoriji kao gazda, prvo, otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$  i, zatim, upravljačku liniju  $\overline{\textbf{RDBUS}}$  magistrale i na njih izbacuje adresu i vrednost 0 signala  $\overline{\textbf{RDBUS}}$ , respektivno, čime se u memoriji kao slugi startuje čitanje adresirane memorijske lokacije.

Memorija otvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale i na nju izbacuje neaktivnu vrednost signala završetka operacije upisa u memoriji. Po završenom čitanju memorija otvara odgovarajuće bafere sa tri stanja, izbacuje sadržaj memorijske lokacije na linije podataka magistrale DBUS<sub>7.0</sub> i formira aktivnu vrednost upravljačkog signala završetka operacije čitanja magistrale **FCBUS**. Procesor ili kontroler sa direktnim pristupom memoriji prihvata sadržaj sa linija podataka i upravljačku liniju **RDBUS** magistrale postavlja na neaktivnu vrednost. Memorija zatim zatvara bafere sa tri stanja za linije podataka DBUS<sub>7.0</sub> i upravljačku liniju **FCBUS** magistrale postavlja na neaktivno stanje. Na kraju procesor ili kontroler sa direktnim pristupom memoriji zatvara bafere sa tri stanja za adresne linije ABUS<sub>15.0</sub>, dok memorija zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale.

Pri realizaciji ciklusa upisa na magistrali procesor ili kontroler sa direktnim pristupom memoriji kao gazda, prvo, otvara bafere sa tri stanja za adresne linije  $ABUS_{15..0}$ , linije podataka  $DBUS_{7..0}$  i upravljačku liniju  $\overline{\textbf{WRBUS}}$  magistrale i na njih izbacuje adresu, podatak i vrednost 0 signala upisa, respektivno, čime se u memoriji kao slugi startuje upis u adresiranu memorijsku lokaciju.

Memorija otvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale i na nju izbacuje neaktivnu vrednost signala završetka operacije upisa u memoriji. Po završenom upisu memorija otvara bafer sa tri stanja i upravljačku liniju **FCBUS** magistrale i na nju izbacuje aktivnu vrednost signala završetka operacije upisa u memoriji. Procesor ili kontroler sa direktnim pristupom memoriji prihvata sadržaj sa linija podataka i upravljačku liniju **WRBUS** magistrale postavlja na neaktivnu vrednost. Memorija zatim zatvara bafere sa tri stanja za upravljačku liniju **FCBUS** magistrale. Na kraju procesor ili kontroler sa direktnim pristupom memoriji zatvara bafere sa tri stanja za adresne linije ABUS<sub>15..0</sub>, linije podataka DBUS<sub>7..0</sub> i upravljačku liniju **WRBUS** magistrale.

Signali **rds** i **wrs** su upravljački signali magistrale **RDBUS** i **WRBUS** sinhronizovani na signal takta memorije. U flip-flop rds se na signal takta memorije upisuje vrednost koja odgovara vrednosti signala **RDBUS** ukoliko je aktivna vrednost signala **select**. U flip-flop wrs se na signal takta memorije upisuje vrednost koja odgovara vrednosti signala **WRBUS** ukoliko je aktivna vrednost signala **select**. Signal **rds** je kao i signal **RDBUS** aktivan za vreme operacije čitanja neke memorijske lokacije, dok je signal **wrs** kao i signal **WRBUS** aktivan za vreme operacije upisa u neku memorijsku lokaciju.

Signal **select** ima aktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...0</sub> magistrale nalazi adresa iz opsega adresa dodeljenih memoriji i neaktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...0</sub> magistrale nalazi adresa iz opsega adresa dodeljenih registrima po kontrolerima periferija. Celokupan opseg adresa od 0000h do FFFFh podeljen je na opseg adresa od 0000h do EFFFh, koje su dodeljene memoriji, i opseg adresa od F000h do FFFFh, koje su dodeljene registrima po svim kontrolerima periferija. Zbog toga signal **select** ima aktivnu vrednost ukoliko na adresnim linijama ABUS<sub>15...12</sub> magistrale nisu sve jedinice i neaktivnu vrednost ukoliko se na adresnim linijama ABUS<sub>15...12</sub> magistrale sve jedinice. Pri neaktivnoj vrednosti signala **select** se formiraju neaktivne vrednosti signala **rds** i **wrs** bez obzira na vrednosti signala **RDBUS** i **WRBUS**, respektivno.

Kombinaciona mreža za generisanje upravljačkog signala **FCBUS** magistrale generiše ovaj signal na osnovu signala **OEfcbus** i **fcbus**. Pri neaktivnoj vrednosti signala **OEfcbus** na liniji signala **FCBUS** je stanje visoke impedance, dok je pri aktivnoj vrednosti signala **OEfcbus** na liniji signala **FCBUS** vrednost koja odgovara vrednosti signala **fcbus**. Signal **fcbus** ima neaktivnu ili aktivnu vrednost u zavisnosti od toga da li je u memorijskom modulu operacija čitanja ili upisa u toku ili je završena, respektivno.

Kombinacina i sekvencijalna mreža za realizaciju vremena pristupa memorijskom RAM modulu formira signal access upravljačke jedinice uprav\_jed. Signal access svojom aktivnom vrednošću određuje da je isteklo vreme pristupa. Vreme pristupa se izražava u periodama signal takta memorije i zadaje se postavljanjem mikropekidača. Po startovanju operacije čitanja ili upisa u memorijskom RAM modulu generiše se aktivna vrednost signala **ldTIME** kojim se u brojač TIME<sub>7...0</sub> kao početna vrednost upisuje sadržaj mikroprekidača. U opštem slučaju taj sadržaj je različit od nule, zbog čega po upisu sadržaja mikroprekidaća u brojač TIME<sub>7...0</sub> i signal access postaje neaktivan. Neaktivna vrednost signala access je indikacija da vreme pristupa memorijskom RAM modulu nije isteklo i da startovana operacija čitanja ili upisa u memorijskom RAM modulu nije završena. Aktivnom vrednošću signala decTIME se dekrementira sadržaj brojača TIME<sub>7...0</sub>. Signal **decTIME** je aktivan i dekrementiranje brojača TIME<sub>7...0</sub> se nastavlja sve dok sadržaj brojača TIME<sub>7...0</sub> ne postane nula. Kada sadržaj brojača TIME<sub>7...0</sub> postane nula signal access postaje aktivan. Aktivna vrednost signala access je indikacija da je vreme pristupa memorijskom RAM modulu isteklo i da je operacija čitanja ili upisa u memorijskom RAM modulu završena.

# 6.2 UPRAVLJAČKA JEDINICA

U ovom odeljku se daju dijagram toka operacija, algoritam generisanja upravljačkih signala i struktura upravljačke jedinice.

## 6.2.1 Dijagram toka operacija


Dijagram toka operacija je predstavljen operacionim i uslovnim blokovima (slika 55). U operacionim blokovima se nalaze opisi mikrooperacija koje treba realizovati. U uslovnim blokovima se nalaze opisi logičkih uslova koji definišu grananja algoritma.

U početnom koraku se vrši provera da li je procesor ili kontroler sa direktnim pristupom memoriji startovao u memoriji ciklus čitanja ili ciklus upisa, pri čemu se procesor ili kontroler sa direktnim pristupom memoriji ponaša kao gazda, a memorija kao sluga. Ako nije startovan ni ciklus čitanja ni ciklus upisa nema izvršavanja

mikrooperacija i ostaje se u početnom koraku. Ako je startovan jedan od ova dva ciklusa izvršavaju se mikrooperacije i prelazi se na sledeći korak.

Ako je startovan ciklus čitanja vrši se inicijalizacija simuliranog vremena pristupa memoriji. Potom se ulazi u petlju u kojoj se vrši čitanje iz memorije u trajanju simuliranog vremena pristupa memoriji. Po isteku vremena pristupa memoriji uzima se da je čitanje završeno, pa se izlazi iz petlje. Potom se ulazi u petlju u kojoj se, saglasno protokolu za ciklus čitanja, gazdi šalje očitani sadržaj i indikacija da je memorija završila čitanje i čeka da gazda pošalje indikaciju da je prihvatio očitani sadržaj i završio ciklus čitanja. Po dobijanju date indikacije izlazi se iz petlje i vraća na početni korak.

Ako je startovan ciklus upisa vrši se inicijalizacija simuliranog vremena pristupa memoriji. Potom se ulazi u petlju u kojoj se vrši upis u memoriju u trajanju simuliranog vremena pristupa memoriji. Po isteku vremena pristupa memoriji uzima se da je upis završen, pa se izlazi iz petlje. Potom se ulazi u petlju u kojoj se, saglasno protokolu za ciklus upisa, gazdi šalje indikacija da je memorija završila upis i čeka da gazda pošalje indikaciju da je završio ciklus upisa. Po dobijanju date indikacije izlazi se iz petlje i vraća na početni korak.




Slika 55 Dijagram toka operacija

## 6.2.2 Algoritam generisanja upravljačkih signala

Algoritam generisanja upravljačkih signala je formiran na osnovu dijagrama toka operacija (slika 55) i dat je u obliku dijagrama toka mikrooperacija, dijagrama toka upravljačkih signala (slika 56) i sekvence upravljačkih signala.

Dijagram toka upravljačkih je predstavljen operacionim i uslovnim blokovima (slika 55). U operacionim blokovima se nalaze upravljački signali i uslovi pod kojima se oni generišu. U uslovnim blokovima se nalaze signali logičkih uslova.



Slika 56 Dijagram toka upravljačkih signala

U sekvenci upravljačkih signala po koracima se koriste iskazi za signale i skokove. Iskazi za signale su oblika:

## signali i

## if uslov then signali.

Prvi iskaz sadrži spisak upravljačkih signala blokova operacione jedinice **oper\_jed** i određuje koji se signali bezuslovno generišu. Drugi iskaz sadrži uslov i spisak upravljačkih signala blokova operacione jedinice **oper\_jed** i određuje koji signali i pod kojim uslovima treba da budu generisani

Iskazi za skokove su oblika

br (if **uslov** then stepA).

Ovaj iskaz sadrži uslov i korak i određuje na koji korak i pod kojim uslovima treba preći.

Objašnjenja vezana za generisanje upravljačkih signala su data zajednički za dijagram toka upravljačkih signala i sekvencu upravljačkih signala i to u okviru sekvence upravljačkih signala.

## Sekvenca upravljačkih signala

! U koraku step<sub>0</sub> se ostaje i ne generiše se aktivna vrednost ni jednog od upravljačkih signala sve dok su signali **rds** i **wrs** neaktivni. Signal **rds** postaje aktivan kada processor *CPU* ili ulazno/izlazni uređaj *U/I* sa kontrolerom za direktan pristup memoriji prebaci adresne linije ABUS<sub>15..0</sub> iz stanja visoke impedanse na vrednost adrese memorijske lokacije i započne ciklus čitanja. Signal **wrs** postaje aktivan kada processor ili ulazno/izlazni uređaj sa kontrolerom za direktan pristup memoriji prebaci adresne linije ABUS<sub>15..0</sub> i linije podataka DBUS<sub>7..0</sub> iz stanja visoke impedanse na vrednost adrese memorijske lokacije i sadržaja za upis, respektivno, i započne ciklus upisa. Pri aktivnoj vrednosti signala **rds** ili **wrs** generiše se signal **ldTIME** i prelazi na korak step<sub>1</sub>. Signalom **ldTIME** se sadržaj mikroprekidača, koji određuje vreme pristupa memorijskog RAM modula, upisuje u registar TIME<sub>7...0</sub>. !

step<sub>0</sub> if (**rds**+**wrs**) then **ldTIME**, br (if (**rds**+**wrs**) then step<sub>1</sub>); ! U korak step<sub>1</sub> se dolazi iz koraka step<sub>0</sub>, bez obzira na to da li je startovan ciklus čitanja ili upisa. U ovom koraku se generiše signal **OEfcbus**. Signalom **OEfcbus** se obezbeđuje da upravljačka linija **FCBUS** magistrale *BUS* pređe iz stanja visoke impedanse na neaktivnu vrednost signala **fcbus** upravljačke jedinice *uprav\_jed*. U ovom koraku se ostaje sve vreme dok je signal **access** neaktivan. Dok je signal **access** neaktivan, generiše se aktivna vrednost signala **decTIME** i dekrementira sadržaj brojača TIME<sub>7...0</sub>. Kada sadržaj brojača TIME<sub>7...0</sub> postane nula, signal **access** postane aktivan. Pri aktivnoj vrednosti signala **access** i startovanom ciklusu čitanja, na šta ukazuje aktivna vrednost signala **rds**, generiše se signal **fcbus**. Ovim signalom se očitani sadržaj sa izlaznih linija podataka DOUT<sub>7...0</sub> memorijskog RAM modula pušta na linije podataka DBUS<sub>7..0</sub>. Pri aktivnoj vrednosti signala **access** se, bez obzira na to da li je startovan ciklus čitanja ili upisa, prelazi u korak step<sub>2</sub>. !

```
step<sub>1</sub> OEfcbus,

if access then fcbus,

if access then decTIME,

br (if access then step<sub>2</sub>);
```

! U korak step² se dolazi iz koraka step¹, bez obzira na to da li je startovan ciklus čitanja ili upisa. U ovom koraku se generiše signal **OEfcbus**, čime se obezbeđuje da se i dalje preko bafera sa tri stanja na upravljačku liniju **FCBUS** magistrale prosleđuje vrednost signala **fcbus**. U ovom koraku se ostaje sve vreme dok je jedan od signala **rds** ili **wrs** aktivan. Dok je jedan od signala **rds** ili **wrs** aktivan, generiše se aktivna vrednost signala **fcbus**. Time je i na upravljačkoj liniji **FCBUS** magistrale aktivna vrednost. Pri aktivnoj vrednosti signala **rds** na linije podataka DBUS¹5...0 magistrale šalje se očitani sadržaj sa izlaznih linija podataka DOUT7...0 memorijskog RAM modula. Kada signal **rds** postane neaktivan linije DBUS¹5...0 prelaze u stanje visoke impedanse. Kada oba signala **rds** i **wrs** postanu neaktivni i signal **fcbus** postane neaktivan. Na liniji **FCBUS** se pojavljuje neaktivna vrednost, jer je signal **OEfcbus** još uvek aktivan. Pri neaktivnim vrednostima oba signala **rds** i **wrs** prelazi se u korak step₀. Time i signal **OEfcbus** postaje neaktivan, čime se obezbeđuje da linija **FCBUS** pređe sa neaktivne vrednosti na stanje visoke impedanse. !

```
step<sub>2</sub> OEfcbus,

if (\mathbf{rds+wrs}) then \mathbf{fcbus},

br (if (\mathbf{rds+wrs}) then \operatorname{step_0});
```

## 6.2.3 Struktura upravljačke jedinice

Upravljačka jedinica ožičene realizacije generiše dve vrste upravljačkih signala i to:

- upravljačke signale operacione jedinice *oper\_jed* i
- upravljačke signale upravljačke jedinice *uprav\_jed*.

Upravljački signali operacione jedinice *oper\_jed* se koriste u operacionoj jedinici *oper\_jed* radi izvršavanja mikrooperacija. Upravljački signali upravljačke jedinice *uprav\_jed* se koriste u upravljačkoj jedinici *uprav\_jed* radi inkrementiranja brojača koraka ili upisa nove vrednosti u brojač koraka.

Upravljački signali operacione jedinice *oper\_jed* se mogu generisati na osnovu sekvence upravljačkih signala po koracima. Za svaki upravljački signal operacione jedinice *oper\_jed* treba u sekvenci upravljačkih signala po koracima tražiti korake sa iskazima za signale u kojima se pojavljuje dati signal. Za svaki takav korak treba uzeti signal dekodovanog stanja brojača koraka, ukoliko se signal bezuslovno generiše, i

logički proizvod signala dekodovanog stanja brojača koraka i signala uslova, ukoliko se signal uslovno generiše, i formirati njihovu uniju.

Upravljački signali upravljačke jedinice *uprav\_jed* se ne mogu formirati na osnovu sekvence upravljačkih signala po koracima, jer se u njoj ne pojavljuju upravljački signali upravljačke jedinice *uprav\_jed* već samo iskazi za skok. Zbog toga je potrebno, na osnovu sekvence upravljačkih signala po koracima, najpre, formirati sekvencu upravljačkih signala za upravljačku jedinicu mešovite realizacije.

step <sub>A</sub>	br (if <b>uslov</b> then step <sub>A</sub> )	if uslov then (ldCNT, bv <sub>1</sub> ,bv <sub>0</sub> )
step <sub>2</sub>	$br$ (if $(rds + wrs)$ then $step_0$ )	if $(rds + wrs)$ then $ldCNT$

## Signali incCNT, bv<sub>1</sub>,bv<sub>0</sub>

step <sub>A</sub>	br (if <b>uslov</b> then step <sub>A</sub> )	if uslov then (ldCNT, $bv_1$ , $bv_0$ )		
step <sub>0</sub>	br (if (rds+wrs) then step <sub>1</sub> )	if (rds+wrs) then incCNT		
step <sub>1</sub>	br (if access then step <sub>2</sub> )	if access then incCNT		

## Signali incCNT

Po opisanom postupku je, na osnovu sekvence upravljačkih signala po koracima, formirana sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije. Ona ima sledeću formu:

- na levoj strani nalaze se dekodovani signali stanja brojača koraka,
- u sredini je iskaz tipa

## signali,

if uslov then signali,

if uslov then (ldCNT, bv1,bv0) ili

if uslov then incCNT,

• dok komentar, u koracima gde se to radi lakšeg razumevanja smatra korisnim, uvek počinje uskličnikom (!) i proteže se do sledećeg uskličnika (!).

Iz izloženog se vidi da su upravljački signali za upravljačku jedinicu ožičene realizacije **ldCNT**, **bv1**, **bv0** i **incCNT**. Oni se formiraju na osnovu dobijene sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije na identičan način kao i upravljački signali kontrolera i operacione jedinice *oper\_jed*.

Tabela 19 Sekvenca upravljačkih signala za upravljačku jedinicu ožičene realizacije

```
T<sub>0</sub> if (rds+wrs) then ldTIME, if (rds+wrs) then incCNT;
T<sub>1</sub> OEfcbus, if access then fcbus, if access then decTIME, if access then incCNT;
T<sub>2</sub> OEfcbus, if (rds+wrs) then fcbus, if (rds+wrs) then ldCNT;
```

## Struktura upravljačke jedinice

Struktura upravljačke jedinice je prikazana na slici 57. Upravljačka jedinica se sastoji od sledećih blokova:

- · blok brojač koraka,
- · blok dekoder koraka i
- · blok generisanje upravljačkih signala.


Blok *brojač koraka* sadrži brojač CNT<sub>1...0</sub>. Brojač CNT<sub>1...0</sub> svojom trenutnom vrednošću obezbeđuje aktivne vrednosti određenih upravljačkih signala. Brojač CNT<sub>1...0</sub>može da radi u sledećim režimima:

- · režim inkrementiranja,
- · režim skoka i
- · režim čekanja.

U režimu inkrementiranja pri pojavi signala takta vrši se uvećavanje sadržaja brojača CNT<sub>1...0</sub> za jedan čime se obezbeđuje sekvencijalno generisanje upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije. Ovaj režim rada se realizuje neaktivnom vrednošću signala **ldCNT** i aktivnom vrednošću signala **incCNT**.

U režimu skoka pri pojavi signala takta vrši se upis nove vrednosti u brojač  $CNT_{1...0}$  čime se obezbeđuje odstupanje od sekvencijalnog generisanja upravljačkih signala iz sekvence upravljačkih signala za upravljačku jedinicu ožičene realizacije. Ovaj režim rada se realizuje aktivnom vrednošću signala **ldCNT**, neaktivnom vrednošću signala **incCNT** i kombinacijom aktivnih i neaktivnih vrednosti signala **bv**<sub>1</sub> i **bv**<sub>0</sub> koja odgovara vrednosti koju treba upisati u brojač  $CNT_{1...0}$ .

U režimu čekanja pri pojavi signala takta ne menja se vrednost brojača  $CNT_{1...0}$ . Ovaj režim rada se obezbeđuje neaktivnim vrednostima signala **ldCNT** i **incCNT**.



Slika 57 Sruktura upravljačke jedinice

Blok *dekoder koraka* sadrži dekoder DC. Na ulaze dekodera DC vode se izlazi brojača  $CNT_{1...0}$ . Dekodovana stanja brojača  $CNT_{1...0}$  pojavljuju se kao signali  $T_0$  do  $T_3$  na izlazima dekodera DC. Svakom koraku iz sekvence upravljačkih signala po koracima dodeljeno je po jedno stanje brojača  $CNT_{1...0}$  određeno vrednošću signala  $T_0$  do  $T_3$  i to koraku step $_0$  signal  $T_0$ , koraku step $_1$  signal  $T_1$ , koraku step $_2$  signal  $T_2$ , koraku step $_3$  signal  $T_3$ .

Blok generisanje upravljačkih signala sadrži kombinacione mreže koje pomoću signala  $T_0$  do  $T_3$ , koji dolaze sa bloka dekođer koraka, signala logičkih uslova  $\mathbf{rds}$ ,  $\mathbf{wrs}$  i access, koji dolaze iz operacione jedinice  $\mathit{oper\_jed}$ ., i saglasno sekvenci upravljačkih signala za upravljačku jedinicu ožičene realizacije generišu dve grupe upravljačkih signala i to:

• upravljačke signale operacione jedinice *oper\_jed* i

- upravljačke signale upravljačke jedinice uprav\_jed.
  - Upravljački signali operacione jedinice *oper\_jed* se generišu na sledeći način:
- $ldTIME = (rds + wrs)*T_0$
- OEfcbus =  $T_1 + T_2$
- $\operatorname{decTIME} = \overline{\operatorname{access}} * T_1$
- $fcbus = access * T_1 + (rds + wrs) * T_2$

Upravljački signali upravljačke jedinice *uprav\_jed* se generiše na sledeći način:

- $\mathbf{ldCNT} = \overline{\mathbf{rds} + \mathbf{wrs}} * \mathbf{T_2}$
- $\mathbf{b}\mathbf{v_0} = \mathbf{0}$
- $\mathbf{b}\mathbf{v}_1 = \mathbf{0}$
- $incCNT = (rds + wrs) * T_0 + access * T_1$

Pri njihovom generisanju koriste se sledeći signali logičkih uslova koji dolaze iz operacione jedinice *oper\_jed*. i to:

- rds operaciona jedinica oper\_jed.,
- wrs operaciona jedinica oper\_jed. i
- access operaciona jedinica oper\_jed...