9 장 교통신호 제어기



1. 실험 목표

- 순차회로의 응용 설계 기술을 이해한다.
- 기본적이고 실용적인 교통신호 제어기 응용을 통해 전체적인 설계과정을 습득한다.
- 유한 상태 머신(FSM) 표현기법, 상태 테이블, 조합회로 설계 전 과정을 실험하여 다양한 제어기를 설계할 수 있는 능력을 기른다.

2. 실험 이론

이 실험에서는 우리 일상 생활에서 많이 활용되는 교통 신호 제어기의 동작 원리와 구조를 설계한다. 특히 고속 도로와 간선 도로의 교차로에서 교통을 원활하게 하기 위하여 교통 신호 제어기의 역할이 매우 중요하다. 이 때 필요한 신호등 제어기를 고려하자. 이 신호기는 [그림 11-1]과 같이 간선 도로에 차량 감지 센서를 매설하여 간선 도로에서 고속도로를 통과하여 진행하는 차량을 감지할 수 있다. 간선 도로의 차량 감지기는 차량이 교차로에 대기할 때부터 감지 신호 C를 발생시키고, 이 신호와 현재 상태에 따라 교차로의 신호가 바뀌게 하여 일정수의 차량이 소통할 정도의 한정적인 시간 동안 신호가 유지되도록 한다.

일반적으로 고속 도로는 차량이 끊임없이 다니기 때문에 고속 도로의 신호등은 가능한 오랫동안 녹색신호를 유지하여 많은 차량이 이동할 수 있도록 해야 한다. 간선도로에서 때때로 차량이 고속도로로 진입하려고 하기 때문에 고속도로의 신호등은 차량이 적당히 지나갈 시간만큼의 녹색 신호를 유지한 후 붉은색으로 변경하여 간선 도로의 차량이 고속도로를 통과할 수 있게 해야 한다. 간선도로에 차량이 없다면 간선 도로의 신호등은 붉은색을 유지하여 고속도로 차량 소통에 우선순위를 배정해야 한다.




그림 11-1: 교통신호 제어기

이러한 신호 제어기의 동작은 [그림 11-2]에서와 같이 정의되며, [표 11-1]에서와 같이 4개의 상태로 정의할 수 있다. 제어기는 2 개의 타이머 출력 TL 과 TS 가 제공된다. TS 는 단기시간 폭으로써 주황색 불이 켜지는 시간이며, TL 은 장기시간 폭으로써 녹색 불이 켜지는 시간이다. 적색 불이 켜지는 시간은 녹색 불과 황색 불이 켜지는 시간의 합으로 구성된다. 초기 상태 SO 은 고속도로의 신호가 녹색인 경우로 간선도로의 감지기 신호 C 와 장기시간 폭의 경과에 의해 상태는 천이하게 된다. 이번 설계 모듈은 실제 교통 신호기처럼 황색이 들어간 삼색신호기이기 때문에 고속도로의 차량 운전자에게 주의를 주기 위한 황색신호가 상태 S1 이다. S1 에서 단기시간 폭이 경과하면 고속도로 신호는 적색 (S2 상태)가 되어 차량은 정지하게 되고 간선도로신호는 녹색으로 전환된다. 즉 S0 부터 S1 까지 간선도로는 적색신호가 되며, S2 에서 녹색, S3 에서 황색으로 변환된다. 상태 S2 가 되어야 간선도로의 차량은 교차로를 통과할 수 있게되며, 이 때 감지기 신호 C가 더 이상 발생하지 않는다면 적당한 시간 후에 현재 상태 S2 는 S3 로 천이하여 다시 고속도로의 차량이 통행을 할 수 있는 준비를 하게 된다.




그림 11-2: 교통신호 제어기의 상태 전이도.

State	Description	
S0	고속도로: 녹색	간선도로: 빨간색
S 1	고속도로: 주황색	간선도로: 빨간색
S2	고속도로: 빨간색	간선도로: 녹색
S 3	고속도로: 빨간색	간선도로: 주황색

표 11-1: 교통신호 제어기의 상태 정의

제어기 작동 환경을 간단하게 가정하기 위해서 고속도로의 차량이 간선도로로 진입하거나 반대로 간선도로의 차량이 고속도로로 진입하기 위한 신호에 대한 고려는 배제하도록 하여, 앞에 제시된 환경하에서의 동작 모델을 설계한다.

3. 예비보고서 작성

- Finite State Machine(FSM)에 대해 조사하고, Moore 와 Mealy FSM 의 차이를 조사하시오.
- [그림 11-2]의 상태 전이도에 해당하는 교통신호 제어기를 Behavioral model 로 verilog HDL을 이용하여 구현하시오.

4. 실험에 필요한 기기

- 실험용 PC
- Quartus II, Modelsim 소프트웨어
- FPGA 실습 보드

5. 실험 내용과 과정

- ① Quartus II 를 실행하고 교통신호 제어기 프로젝트를 생성한다. 생성 시 Device Family 는 Cyclone II 로 하고, Available devices 는 EP2C8F256C8 로 한다.
- ② 생성된 프로젝트에서 교통신호 제어기를 Verilog HDL 로 구현한다.
- ③ 교통신호 제어기에 대한 Testbench 를 Verilog HDL 로 구현하고, Assignments -> Settings 에서 Testbench 를 설정한다.
- ④ Assignment -> Pin Planner 를 실행한 후 설계한 모듈의 간선도로 감지기는 실습보드의 Push button 에 신호등은 LED 에 할당한다.
- ⑤ Processing -> Start Compilation 을 클릭하여 컴파일을 수행하며, 에러 발생 시 디버깅한다.

- ⑥ Tools -> Run Simulation Tool -> Gate Level Simulation 을 실행하여 결과를 확인하고, 예상된 파형과 비교한다.
- ⑦ 실습보드와 PC 를 USB Blaster 로 연결하고, 실습보드의 전원을 켠다.
- ⑧ Tools -> Programmer 를 실행하여 설계한 모듈을 실습보드에 다운로드 한다.
- ⑨ 실습보드에 설계한 모듈이 정상 작동하는지 확인한다.

6. 실험 결과 보고서

- ① Simulation 과 실습보드에서 정확한 동작 결과가 나오는지 확인하시오.
- ② 신호등의 대기 시간을 변화시키는 제어기의 상태 전이도를 작성해 보시오.