

ARQUITETURA DE MEMÓRIA NANOELETRÔNICA

A Agência de Comercialização de Tecnologia ACT/CDT - UnB apresenta uma inovação no campo da engenharia da computação, referindo-se a um circuito de memória nanoeletrônica endereçada por conteúdo.

ACT é uma unidade do Centro de Apoio ao Desenvolvimento Tecnológico (CDT), Núcleo de Inovação Tecnológica (NIT) da Universidade de Brasília (UnB), que tem por objetivo comercializar os produtos resultantes do processo de P&D desenvolvido na UnB, por meio de parcerias com empresas e a sociedade.

Como resultado dessas pesquisas foi desenvolvido uma invenção no campo da engenharia da computação, referindo-se a um circuito de memória nanoeletrônica endereçada por conteúdo, cuja arquitetura foi inteiramente desenvolvida para utilização de dispositivos mono-elétron, os quais consistem em componentes eletrônicos em escala nanométrica que consideram os efeitos quânticos em seu funcionamento.

O processo é inovador e possui elevado potencial de aplicação. O pedido de patente foi depositado junto ao INPI, sob o título "Arquitetura de Memória Nanoeletrônica".

OS DISPOSITIVOS NANO-ELÉTRON

Os dispositivos mono-elétron (SET, do inglês Single-Electron Tunneling devices) representam uma forma atrativa para o desenvolvimento de circuitos integrados em escala giga (GSI – Giga Scale Integration) ou até mesmo tera (TSI – Tera Scale Integration). Baixo consumo de potência, dimensões reduzidas e rápida operação são apontadas como algumas de suas vantagens de operação, que também inclui comportamento em baixo ruído e um excelente controle de corrente.

Muitos circuitos que utilizam dispositivos SET já foram propostos, em sua maioria, com a reprodução das funcionalidades já apresentadas pela tecnologia CMOS (Complementary - Metal - Oxide - Semiconductors). Há dois pontos críticos para o desenvolvimento da nanoeletrônica, tendo como base somente o conhecimento do CMOS. O primeiro é que a operação dos circuitos SET não é determinística; o grande mecanismo de transporte de carga é o tunelamento, que é um fenômeno probabilístico. O segundo é que cargas de desvio podem degradar a operação do circuito.



Para ultrapassar essas limitações, uma estratégia é construir novas arquiteturas para esses circuitos. O tunelamento consiste no transporte de partículas através de uma região na qual a energia total de elétron é menor que a energia potencial da região. Este transporte ocorre quando da presença de uma barreira potencial suficientemente fina para que o elétron atravesse sem que haja o fornecimento externo de energia para o mesmo.

As cargas de desvio, ou cargas de offset, são as impurezas introduzidas nos circuitos, sendo caracterizadas, principalmente, como falhas no processo de fabricação dos circuitos. A presença das cargas de desvio pode comprometer o correto funcionamento do dispositivo, uma vez que elas podem interferir no bloqueio de Coulomb, já que o componente do circuito estará polarizado por cargas indesejadas.

ARQUITETURA DE MEMÓRIA NANOELETRÔNICA

O circuito de memória nanoeletrônica endereçada por conteúdo, apresentado nesta invenção, propõe, além da utilização da condição de igualdade, uma condição para a identificação de palavras semelhantes, o que aumenta o intervalo de robustez no qual o circuito será capaz de operar. Dessa forma, mesmo que haja distorção por falhas da palavra de entrada, ocasionados por ruídos, efeitos parasitas ou por outras causas, ainda será possível identificar o caminho de maior semelhança com o dado de busca.

Os objetivos são: (I) arquiteturas dos blocos de memória, das células de memórias, dos blocos comparadores, dos blocos de endereçamento e dos transistores mono-elétron, elementos que compõem o circuito de memória. (II) é comparar os dados de entrada com os dados de busca, por meio de operações realizadas nos blocos comparadores. (III) armazenar os dados de entrada, segundo uma lógica de endereçamento baseada na utilização de uma rede neural auto-associativa competitiva, operação realizada no bloco de endereçamento.

Estes objetivos são alcançados por meio de um circuito de memória nanoeletrônica endereçada por conteúdo, que apresenta uma arquitetura composta por pelo menos dois blocos de memória, pelo menos quatro blocos comparadores e pelo menos um bloco de endereçamento, sendo cada bloco de memória constituído por pelo menos duas células de memória e o bloco de endereçamento que compreende pelo menos dois neurônios. Os componentes básicos destes elementos do circuito de memória são transistores mono-elétron, junções-túnel e capacitores.

VANTAGENS

- Aumento da Capacidade do Circuito;
- Aumento do Intervalo de Robustez;
- Maior Capacidade de Transmissão de Dados;
- Menor Consumo de Energia;
- Diferenciado em Relação ao Mercado.

ESTUDOS RUMO A EFETIVIDADE, SEGURANÇA E INOVAÇÃO Patente Sob Sigilo

Agência de Comercialização de Tecnologia - ACT Campus Universitário Darcy Ribeiro, Edifício CDT. Brasília - DF

CEP 70904-970 Tel: +55 (61) 3107-4116 E-mail: act@listas.cdt.unb.br







