DIGITAL DESIGN WITH FPGA CAMP

CONTEST 1: TEST PATTERN TO HDMI WITH DDR BUFFER












HDMI-TX ON DECA BOARD























DDR EXAMPLE: BLOCK DIAGRAM





- วงจรตัวอย่างที่จะส่ง Test data เป็น increment pattern ไปเขียนลง DDR จนเต็ม <mark>ความจุ จากนั้นจะอ่านข้</mark>อมูลจาก DDR <mark>กลับมา เพื่อตรวจสอบความถูกต้อง</mark>
- ข้อมูลเขียนและอ่าน จะถูกส่งผ่าน FIFO ซึ่ง <mark>จะมีขนาด data width ไม่เท่ากัน โดยฝั่ง</mark> TestPatt จะรับ/ส่งข้อมูลด้วยขนาด 32-bit <mark>ส่วน DDR จะรับ/ส่งข้อมูลด้วยขนาด 64-bit</mark>
























WRITE CONTROL I/F














WRITE DATA I/F

TestPatt เขียนข้อมูลไปที่ FIFO ส่วน MtDdr จะ อ่านข้อมูลจาก FIFO ไปเขียนที่ DDR











WRITE SIGNAL DETAILS (MTDDR-IP)

| | Name | Туре | Description |
|---------|-------------------|--------|---|
| Control | MtDdrWrReq | Input | Request to write data to DDR (1 Req = 16x64 bit = 128 byte). |
| | MtDdrWrBusy | Output | Busy status ('0': Idle, '1': Write operating). |
| | MtDdrWrAddr[28:7] | Input | Start Address for Write Operation. (Bit[6:0] is not used because 1 request size = 128 byte). |
| Data | WrFfRdEn | Output | Connect to FIFO Read Enable of Write FIFO. |
| | WrFfRdData[63:0] | Input | Connect to FIFO Read Data of Write FIFO. |
| | WrFfRdCnt[15:0] | Input | Connect to FIFO Read Count of Write FIFO. |

คำเตือน: ทุกสัญญาณในตารางนี้ Synchronize กับ Clock 100 MHz












TIMING DIAGRAM FOR WRITE OPERATION



- ส่ง MtDdrWrReq='1' พร้อมกับ MtDdrWrAddr ที่ต้องการค้างไว้
- รอจนกระทั่ง MtDdrWrBusy='1' จึงเปลี่ยน MtDdrWrReq='0' และ MtDdrWrAddr สามารถเปลี่ยนแปลงเป็นค่าอื่นๆได้
- เขียนข้อมูลลงใน Write FIFO ขนาด 32 bit จำนวน 32 ตัว (ตัว User logic จะ interface กับ Write FIFO ด้านเขียน (32-bit) ในขณะที่ MTDDR จะต่อกับ Write FIFO ด้านอ่าน (64-bit)
- รอจนกระทั่ง MtDdrWrBusy='0'

การส่ง Request หนึ่งครั้งคือ การเขียนข้อมูล 32-bit จำนวน 32 ตัว ้ เท่านั้น หากข้อมูลที่ใส่ใน FIFO มีจำนวนไม่ถึง 32 ตัว ระบบจะค้างทันที













READ OPERATION TESA NOR DG BESIGNAY Silicon craft













OREAD CONTROL I/F


















READ SIGNAL DETAILS (MTDDR-IP)

| | Name | Туре | Description |
|---------|-------------------|--------|---|
| Control | MtDdrRdReq | Input | Request to read data from DDR (1 Req = 16x64 bit = 128 byte). |
| | MtDdrRdBusy | Output | Busy status ('0': Idle, '1': Read operating). |
| | MtDdrRdAddr[28:7] | Input | Start Address for Read Operation in Byte unit. (Bit[6:0] is not used because 1 request size = 128 byte). |
| | RdFfWrEn | Output | Connect to FIFO Write Enable of Read FIFO. |
| | RdFfWrData[63:0] | Output | Connect to FIFO Write Data of Read FIFO. |
| | RdFfWrCnt[15:0] | Input | Connect to FIFO Write Count of Read FIFO. |

คำเตือน: ทุกสัญญาณในตารางนี้ Synchronize กับ Clock 100 MHz












TIMING DIAGRAM FOR READ OPERATION



- ส่ง MtDdrRdReq='1' พร้อมกับ MtDdrRdAddr ที่ต้องการค้างไว้
- รอจนกระทั่ง MtDdrRdBusy='1' จึงเปลี่ยน MtDdrRdReq='0' และ MtDdrRdAddr สามารถเปลี่ยนแปลงเป็นค่าอื่น ๆ ได้
- รอจนกระทั่ง RdFfRdCnt มีค่ามากกว่า 32
- อ่านข้อมูลจาก RdFIFO ทั้งหมด 32 ตัว

______ การส่ง Request หนึ่งครั้งคือ การอ่านข้อมูล 32-bit จำนวน 32 ตัว เท่านั้น



















TESTPATT MODULE

ทำหน้าที่เขียนข้อมูลลง DDR และอ่านกลับมาเพื่อตรวจสอบข้อมูลว่าถูกต้องหรือไม่ แบ่งสัญญาณ ออกเป็นกลุ่ม ๆ ดังนี้

- 1. External User control เพื่อให้จังหวะการเริ่มทำงาน
- 2. MtDdrWr เป็นสัญญาณควบคุม เพื่อส่ง request ไปบอก MTDDR ว่าจะขอเขียนข้อมูล 128 byte
- 3. WrFf เป็นกลุ่มสัญญาณเพื่อส่งข้อมูลขนาด 32-bit ไปเขียนลง DDR ผ่าน FIFO
- 4. MtDdrRd เป็นสัญญาณควบคุม เพื่อส่ง request ไปบอก MTDDR ว่าจะขออ่านซ้อมูล 128 byte
- 5. RdFf เป็นกลุ่มสัญญาณเพื่ออ่านข้อมูลขนาด 32-bit จาก DDR ผ่าน FIFO












DDRTEST: USER CONTROL I/F



```
-- DDR test pattern generator
404
           u TestPatt : TestPatt
405
           Port map
406
407
                                => rSysRstB
               RstB
408
               Clk
                                => UserClk
409
410
               PattSel
                                => rPattSW
411
               PattCmd
                                => rCmdSW
412
               PattReg
                                => rPattReq
413
               PattBusy
                                => PattBusy
414
               PattFail
                                => PattFail
415
416
               MtDdrWrReq
                                => MtDdrWrReq
417
               MtDdrWrBusy
                                => MtDdrWrBusy
418
                                => MtDdrWrAddr
               MtDdrWrAddr
419
               WrFfWrCnt
                                => U2DdrFfWrCnt
420
               WrFfWrEn
                                => U2DdrFfWrEn
421
               WrFfWrData
                                => U2DdrFfWrData
422
423
               MtDdrRdReq
                                => MtDdrRdReq
424
               MtDdrRdBusy
                                => MtDdrRdBusy
425
               MtDdrRdAddr
                                => MtDdrRdAddr
426
               RdFfRdCnt
                                => Ddr2UFfRdCnt
427
               RdFfRdData
                                => Ddr2UFfRdData
428
               RdFfRdEn
                                => Ddr2UFfRdEn
429
```
























MORE DETAILS FOR TESTPATT

https://forfpgadesign.wordpress.com/2017/12/11/10-2-example-design2/
























CONTEST 1 TEST PATTERN TO HDMI WITH DDR BUFFER



VGA TESTPATT

<mark>จะต่างจาก TESTPATT ใน HDMI Example คือ จะเป็นวงจรสร้างข้อมูลภาพขนาด 1024 x 768</mark> pixel ทั้งหมด 4 ภาพ ซึ่งจะขึ้นอยู่กับค่า DIPSW ว่าจะเป็นภาพไหน วนไปไม่รู้จบ โดยมีภาพดังนี้คือ

- Vertical color bar
- Horizontal color bar
- Red screen
- Blue screen














VERTICAL COLOR BAR (SW="00")














HORIZONTAL COLOR BAR (SW="01")














RED SCREEN (SW="10")














^oBLUE SCREEN (SW="11")













TESTPATT: SELECT PATTERN

```
u HDMIFfWrData : Process (Clk) Is
   if ( rising edge(Clk) ) then
       if (RstB='0') then
           rHDMIRed <= x"FF";
           rHDMIGreen <= x"FF";
           rHDMIBlue <= x"FF"; -- 255
           case ( DipSwitch(1 downto 0) ) is
               -- Vertical Color Bar
               when "00" =>
                   rHDMIRed
                              <= rVCBRed:
                   rHDMIGreen <= rVCBGreen;
                   rHDMIBlue <= rVCBBlue;
               -- Horizontal Color Bar
               when "01" =>
                   rHDMIRed
                              <= rHCBRed;
                   rHDMIGreen <= rHCBGreen;
                   rHDMIBlue <= rHCBBlue;
               -- Red Screen
               when "10" =>
                   rHDMIRed
                   rHDMIGreen <= (others=>'0');
                   rHDMIBlue <= (others=>'0'); -- 0
               -- Blue Screen
               -- when "11"
               when others =>
                   rHDMIRed
                              <= (others=>'0');
                   rHDMIGreen <= (others=>'0'); -- 0
                   rHDMIBlue <= x"FF";
           end case;
       end if:
   end if;
End Process u HDMIFfWrData;
```

DIPSWITCH จะนำไปใช้ในการเลือกภาพที่จะส่งออกว่าเป็นภาพใด

("00": Vertical color bar, "01": Horizontal color bar,

"10": Red, "11": Blue)














USERWRDDR

• ส่งคำสั่ง WrReq ไปที่ MtDdrWr เพื่อเขียนข้อมูล 128-byte ต่อ 1 คำสั่ง โดย WrReq='1' พร้อมระบุ address ที่ต้องการเขียน

Note: สัญญาณ Address จะมีขนาด [28:7] เพราะต้องการบอกหน่วยเป็นระดับ 128-byte เช่น Address[28:7]=0 สำหรับคำสั่งเขียนข้อมูล byte ที่ 0 – 127

Address[28:7]=1 สำหรับคำสั่งเขียนข้อมูล byte ที่ 127- 255 เป็นต้น

- แบ่งหน่วยความจำออกเป็น 4 ส่วน เพื่อเก็บภาพตัวอย่าง 4 ภาพ โดยเลือกจาก Address bit ที่ [28:27] ว่าถ้ามีค่าเป็น "00" จะใช้เก็บข้อมูลภาพแรก "01" ภาพสอง "10" ภาพสาม และ "11" ภาพ <mark>์ ที่สี่ (แต่ละส่วนมีขนาด 128 Mbyte ซึ่งใหญ่กว่าขนาดภาพที่ใช้จริง คือ 1024 x 768 x4 byte มาก</mark> ทั้งนี้เพื่อให้สามารถออกแบบวงจรควบคุมได้ง่าย)
- เมื่อส่งข้อมูลไปที่ DDR ครบ 1 ภาพ (ขนาด 1024 x 768 x 4 byte) ก็จะปรับค่า Address ไป <mark>เริ่มต้นชี้ที่ตำแหน่งแรกของภาพใหม่ (ขยับ bit[28:27] ไปที่</mark> 128M ถัดไป และเคลียร์ค่า[26:0]=0)
- ส่วนที่เป็นสัญญาณ data และ valid ของ data ทั้งหมด จะใช้การเชื่อมโยงสัญญาณโดยตรง (bypass) ระหว่าง FIFO กับ MtDdrWr ไม่มีการสร้าง logic เพิ่มเติม













USERRDDDR

• ส่งคำสั่ง RdReq ไปที่ MtDdrRd เพื่ออ่านข้อมูล 128-byte ต่อ 1 คำสั่ง พร้อมระบุ address ที่ต้องการอ่าน

Note: สัญญาณ Address จะมีขนาด [28:7] เพราะต้องการบอกหน่วยเป็นระดับ 128byte เช่น Address[28:7]=0 สำหรับคำสั่งเขียนข้อมูล byte ที่ 0 – 127

Address[28:7]=1 สำหรับคำสั่งเขียนข้อมูล byte ที่ 127- 255 เป็นต้น

• ตำแหน่ง Address ที่จะอ่าน ขึ้นกับค่า DIPSW ที่ได้รับ กล่าวคือ


DIPSW="00" ให้อ่านข้อมูลภาพเริ่มต้นจากตำแหน่ง Address[28:27]="00", [26:0]=0

DIPSW="01" ให้อ่านข้อมูลภาพเริ่มต้นจากตำแหน่ง Address[28:27]="01", [26:0]=0

DIPSW="10" ให้อ่านข้อมูลภาพเริ่มต้นจากตำแหน่ง Address[28:27]="10", [26:0]=0

DIPSW="11" ให้อ่านข้อมูลภาพเริ่มต้นจากตำแหน่ง Address[28:27]="11", [26:0]=0

- ตำแหน่ง Address จะเปลี่ยนค่าเริ่มต้นใหม่ (อ่านค่าจาก DIPSW ใหม่เมื่อจบการส่งภาพ <mark>แต่ละภาพแล้วเท่านั้น ไม่เปลี่ยนค่าระหว่างที่ยังส่งข้อมูลภาพเดิมไม่เสร็จ)</mark>
- •ส่วนที่เป็นสัญญาณ data และ valid ของ data ทั้งหมด จะใช้การเชื่อมโยงสัญญาณ <mark>โดยตรง(bypass) ระหว่าง MtDdrRd กับ FIFO ไม่มีการสร้าง logic เพิ่มเติม</mark>













TEST ON REAL BOARD

- TestPatt จะเริ่มส่งข้อมูลภาพ 1 ภาพเมื่อมีการกดปุ่ม KEY1 1 ครั้ง โดยภาพที่ส่งจะขึ้นกับ DIPSW
- ถ้าจะส่งข้อมูล 4 ภาพไปเก็บไว้ที่ DDR ต้องทำตามขั้นตอนดังนี้
- เลือก DIPSW="00" แล้วกดปุ่ม KEY1 1 ครั้งเพื่อเก็บภาพที่ 1 ไปที่ตำแหน่ง 128 MB แรกของ DDR
- เลือก DIPSW="01" แล้วกดปุ่ม KEY1 1 ครั้งเพื่อเก็บภาพที่ 2 ไปที่ตำแหน่ง 128 MB ถัดไปของ DDR
- เลือก DIPSW="10" แล้วกดปุ่ม KEY1 1 ครั้งเพื่อเก็บภาพที่ 3 ไปที่ตำแหน่ง 128 MB ถัดไปของ DDR
- เลือก DIPSW="11" แล้วกดปุ่ม KEY1 1 ครั้งเพื่อเก็บภาพที่ 4 ไปที่ตำแหน่ง 128 MB สุดท้ายของ DDR
- หลังจากนั้น เราสามารถเปลี่ยนภาพที่แสดงบนจอไปมาได้เลย ผ่าน DIPSW เพื่อให้ฝั่งอ่าน DDR เลือกอ่านภาพที่ 1-4 ตามที่ต้องการแสดง โดยที่วงจรฝั่งเขียนภาพจะไม่ได้ทำงานเลย
- หากเลือก DIPSW แล้วกด KEY1 ไม่เรียงตามลำดับ "00" "01" "10" "11" ภาพที่จะเขียนขึ้น DDR จะสลับกัน เพราะ ข้อมูลภาพที่จะเขียน DDR จะถูกเลือกจาก DIPSW ใน TestPatt แต่ตำแหน่ง Address ที่จะเขียนภาพถูกกำหนดที่ UserWrDdr ซึ่งจะกำหนดตำแหน่งตั้งแต่ 128 MB แรกจน 128 MB สุดท้าย แล้ววนกลับไปตำแหน่งแรกใหม่









