

Tài liệu tham khảo
Transistor (BJT/FET)

Yuzuru Hanyu

Ngày 24 tháng 5 năm 2026

NXB Cây Nhà Lá Vườn

Tính tôi thẳng thắn, thấy thế nào thì nói vậy và làm theo đúng những gì mình nói. Tuy nhiên, việc bị gọi là nổ cũng có những lý do cả từ chủ quan từ tôi lẫn khách quan do hoàn cảnh.

– Nguyễn Tử Quảng

Lời nói đầu

Tài liệu này được biên soạn với mục đích duy nhất là hỗ trợ các bạn sinh viên học môn Cấu kiện Điện tử, Điện tử tương tự,... Sách này không phải là sách do chất xám tôi tự viết ra đơn giản chỉ là được tổng hợp lại từ rất nhiều nguồn sách nổi tiếng, tôi chỉ ghi chép lại quá trình học tập thôi, các bạn khi đọc hãy luôn mang trên mình tâm thế rằng, tài liệu này có thể sai, có thể đúng, tất cả mọi thứ chỉ dừng lại ở mức tham khảo.

Các nguồn tài liệu sử dụng tôi sẽ để ở cuối chương, nhưng tài liệu này sẽ theo sát giáo trình [Electronic Devices and Circuit Theory](#) và [bài giảng ĐTTT1 của cô Loan trên Youtube](#).

Tôi nhận thấy rằng các tài liệu tiếng Việt, không giới thiệu từ vựng tiếng Anh, nhưng những đầu sách tham khảo lại toàn sách tiếng Anh. Vâng, tôi biết điều này nghe có vẻ nhỏ nhen, nhưng nếu sách giới thiệu từ vựng tiếng anh đi kèm với các từ khóa quan trọng, sẽ giúp việc tra cứu sách tham khảo của sinh viên dễ chịu hơn rất nhiều. Đây cũng là điều tôi rất thích từ quyển Tín hiệu và Hệ thống của thầy Hoàng Minh Sơn.

Yuzuru Hanyu

Mục lục

Lời nói đầu	iii
Mục lục	iv
1 Transistor Lưỡng Cực (BJT)	1
1.1 Cấu Tạo	1
1.2 Hoạt động của Transistor	1
1.3 Common-base Configuration	2
1.4 Common-emitter Configuration	3
1.5 Common-Collector	6
1.6 Limits of Operation	6
2 Phân cực DC - BJTs	7
2.1 Điểm hoạt động (Operating Point)	7
2.2 Phân cực gốc cố định	8
2.3 Phân cực cực phát	10
Bibliography	13

Transistor Lưỡng Cực (BJT)

1

1.1 Cấu Tạo

Transistor là một thiết bị bán dẫn ba lớp, bao gồm hai lớp vật liệu loại n và một lớp vật liệu loại p (transistor npn), hoặc ngược lại (transistor pnp). Nhìn trên sơ đồ mạch điện, phân biệt loại này dựa trên chiều mũi tên. "Pointing iN" tương ứng với PNP, "Not Pointing iN" tương ứng với NPN.

Đối với cách phân cực thông thường, transistor có ba cực được viết tương ứng với, E cực phát (Emitter), B cực nền (Base) và C cực thu (Collector). Kích thước của vùng B thường nhỏ hơn rất nhiều, và được pha tạp thấp hơn so với vùng E và C. Sự lựa chọn ký hiệu và đặt tên này sẽ được hiểu rõ hơn khi chúng ta đào sâu vào hoạt động của transistor.

Trên giảng đường, các thầy cô hoặc trong sách sẽ đọc cực Base là bazơ, nhưng tôi sẽ để nguyên Base vì tôi thích thế.


1.2 Hoạt động của Transistor

Tôi sẽ chọn tạm con transistor pnp . Cách hoạt động của nnp là khi vai trò của electrons và lỗ trống trong pnp đổi cho nhau. Trong diode có hai khái niệm phân cực thuận và phân cực ngược, nhưng trong BJT thì không như vậy, mà chỉ có khái niệm "ON" và "OFF". Trong transistor có hai mặt tiếp xúc (*junction*), gọi mặt tiếp xúc giữa E và B là J_{BE} ¹ tương tự với B là J_{BC} .


Trong mạch nnp , ở vùng thu và phát ta có rất nhiều electrons, vậy khi transistor được bật lên chắc chắn nó phải phát cái gì nó có "nhiều nhất". Vậy về nguyên tắc electrons ở bên E phải đi sang được bên thu C, khi đó lỗ trống sẽ có chiều ngược lại. Electrons không thể nào teleport từ đầu này qua đầu kia, chắc chắn nó phải đi qua từng *junction* một.

Nếu đã là hạt đa số di chuyển thì nó là hiện tượng khuếch tán mà để có dòng khuếch tán thì J_{BE} phải phân cực thuận. Tiếp theo đó, electrons phải đi tiếp từ Base (B) sang Collector (C) (hãy nhớ kĩ điều này). Xét lớp tiếp giáp J_{BC} có lớp p với hạt đa số là lỗ trống mà thứ ta cần đưa sang lại là electrons nên có thể suy ra electrons là hạt thiểu số². Khi ta khuyến khích hạt thiểu số đi, làm tăng hàng rào điện thế. Suy ra điện áp vào C cao hơn tại B, hay còn ta gọi là J_{BC} phân cực ngược.

1: Xét *junction* J_{BE} , hạt đa số là electron từ $n \rightarrow p$. Và hạt đa số lỗ trống đi ngược lại, KHÔNG có chuyển hạt đa số đi và hạt thiểu số đi ngược lại $p \rightarrow n$.



2: Lỗ trống từ $n \rightarrow p$ cũng là hạt thiểu số.




- ▶ Lớp tiếp giáp BE phân cực thuận:³ electrons (e) di chuyển từ vùng E sang B để tạo dòng I_E (dòng khuếch tán; truyền hạt đa số)
- ▶ Lớp tiếp giáp BC phân cực nghịch: e di chuyển từ E sang B sau đó từ B sang C để tạo dòng I_C (dòng trôi; truyền bởi các hạt thiểu số)

3: khi học cấu kiện một vài thầy cô sẽ cho $V_{BE} = 0.7$ bởi vì BE phải phân cực thuận, các thầy cô giả sử tất cả các BJT được làm từ Silicon.

Áp dụng KCL cho transistor ta nhận được:

$$I_E = I_C + I_B \quad (1.1)$$


Tại sao $I_E = I_C$ lại không thể? Vì khi electrons sang lớp p có rất nhiều hạt dương thì nó có khả năng kết hợp, nó rơi rớt electrons ở B. Ví dụ như có 100 người Việt qua trung quốc, 20 người lấy vợ ở lại, chỉ có 80 người sang được Mông cổ.




1.3 Common-base Configuration

Thuật ngữ B chung (hay cực gốc chung) xuất phát từ thực tế là cực gốc là điểm chung trong điện áp đầu vào và ra. Ngoài ra, cực base thường là cực gần nhất hoặc ở luôn phần điện áp đất (ground potential).

Việc rất nhiều electrons rơi rớt ở B giải thích cho việc tại sao người ta lại làm vùng B mỏng nhất có thể và pha tạp ít nhất có thể.



Cũng cần lưu ý rằng điện áp phân cực (nguồn điện áp) được sử dụng sao cho dòng điện chạy theo hướng đã chỉ định cho mỗi nhánh. Để miêu tả kĩ và rõ nhất về cách hoạt động của transistor ta cần hai cặp đặc tuyến $I-V$. Cặp đầu cho các thông số đầu vào (input parameters) và cặp còn lại là đầu ra (output).



Hình 1.1: Bên trái là đặc tuyến ra gồm có I_C và V_{CB} , hình bên phải là đặc tuyến vào gồm có I_E và V_{BE}

Độc đặc tuyến ngõ ra (output characteristics), khi bạn không cấp dòng cho E ($I_E = 0$), dòng Collector (I_C) đáng lẽ cũng phải bằng 0. Nhưng thực tế, nó đúng bằng một lượng cực nhỏ gọi là dòng bão hòa ngược hay dòng rò⁴ (leakage current) I_{CO} . Trong vùng hoạt động (Active), khi bạn tăng dòng I_E , dòng I_C cũng tăng theo một lượng gần như tương đương. Hơn nữa, điện áp V_{CB} hầu như không ảnh hưởng gì đến dòng I_C , nghĩa là trên đồ thị, các đường đặc tuyến sẽ nằm ngang và song song với nhau. Nên ta có:

$$I_C \cong I_E \quad (1.2)$$

4: Vì lớp tiếp giáp B-C phân cực ngược, theo lý thuyết thì không có dòng đi qua, tuy nhiên do năng lượng nhiệt, một số liên kết cộng hóa trị bị vỡ ra tạo nên các cặp electron-lỗ trống tự do. Dòng này không thể kiểm soát được, nó hoàn toàn phụ thuộc vào nhiệt độ.

Đặc tính vùng bão hòa (Saturation) nằm ở phía bên trái của trục $V_{CB} = 0V$. Ở vùng này, sự thay đổi rất nhỏ của V_{CB} cũng làm dòng I_C sụt giảm theo hàm mũ, transistor mất khả năng kiểm soát dòng điện.

Sơ đồ đặc tuyến ngõ vào ở hình 1.1, cho rằng giá trị cố định của điện áp hai đầu collector V_{CB} khi mà V_{BE} tăng, dòng I_E tăng một cách rất giống với đặc tuyến $I - V$ của diode.

Ta rút ra 3 điều:

- ▶ Vùng Active (Khuếch đại tuyến tính): Lớp BE phân cực thuận (forward-biased), lớp CB phân cực ngược (reverse-biased).
- ▶ Vùng Cutoff (Ngưng dẫn): Cả hai lớp BE và CB đều phân cực ngược. Lúc này Transistor như một công tắc mở (OFF).
- ▶ Vùng Saturation (Bão hòa): Cả hai lớp BE và CB đều phân cực thuận. Lúc này Transistor như một công tắc đóng (ON).

Alpha (α)

Chế độ DC trong chế độ DC, I_E và I_C được liên kết với nhau qua đại lượng gọi là *alpha*:


$$\alpha_{dc} = \frac{I_C}{I_E} \quad (1.3)$$

Chế độ AC

$$\alpha_{ac} = \left. \frac{\Delta I_C}{\Delta I_E} \right|_{V_{CB}=\text{const}} \quad (1.4)$$


1.4 Common-emitter Configuration

Cách mắc transistor được thấy nhiều nhất, gọi là E chung (common-emitter) vì cực E là chung của cả ngõ ra và ngõ vào.



Mặc dù cách mắc đã thay đổi nhưng biểu thức 1.1 và cả $I_C = \alpha I_E$ vẫn thỏa mãn

Hình 1.2: Các cấu hình E chung và ký hiệu dòng điện



Hình 1.3: đồ thị đặc tuyến của mạch E chung

Đặc tuyến ngõ ra Là đồ thị của dòng ra I_C với điện áp đầu ra V_{CE} với nhiều giá trị của dòng vào I_B .

Đặc tuyến ngõ vào Là đồ thị của dòng vào I_B đối với điện áp đầu vào V_{BE} trong một khoảng giá trị của điện áp đầu ra V_{CE} .

Vùng hoạt động của cấu hình cực phát chung là phần của góc phần tư phía trên bên phải và nằm bên phải đường thẳng đứng $V_{CE_{sat}}$, nơi mà các đường cong I_B gần như thẳng và cách đều nhau. Bên trái đường $V_{CE_{sat}}$ là vùng bão hòa.

- Trong vùng hoạt động của mạch khuếch đại E chung, lớp tiếp xúc BE phân cực thuận, BC phân cực ngược.

Tại sao vùng ngưng dẫn (ngắt) của CE lại là $I_C = I_{CEO}$ chứ không phải là $I_C = 0$? Với trực giác, ta đều nghĩ rằng không cấp dòng cho chân Base, $I_B = 0$, transistor sẽ tắt và không có dòng điện chạy qua Collector.

Tuy nhiên, cấu hình CE có một nhược điểm là nó tự khuếch đại dòng rò của chính mình. Dòng rò thường rất nhỏ cỡ micro-ampe, nhưng trong cấu hình CE, dòng I_{CBO} này không chạy thẳng xuống đất mà lại bị chính con BJT khuếch đại lên theo công thức

$$I_{CEO} = \frac{I_{CBO}}{1 - \alpha} \Big|_{I_B=0\mu A} \quad (1.5)$$

Vì vậy khi làm việc với cấu hình CE Để khuếch đại, bạn phải coi cái mốc I_{CEO} là mức ngưỡng dẫn tuyệt đối. Vùng hoạt động chỉ nằm từ cái mức này đổ lên.

Beta (β)

Chế độ DC

$$\beta_{dc} = \frac{I_C}{I_B} \quad (1.6)$$

$\beta = 100 : 200$ là hệ số khuếch đại dòng,
 $\alpha = 0.9 : 0.998$ là hệ số truyền đạt dòng điện tĩnh

Chế độ AC

$$\beta_{ac} = \frac{\Delta I_C}{\Delta I_B} \Big|_{V_{CE}=const} \quad (1.7)$$

β_{dc} dùng để tìm điểm Q-point, còn β_{ac} là độ nhạy thực tế của transistor khi có tín hiệu xoay chiều đi qua. Trong kỹ thuật tính toán nhẩm, ta có thể coi hai giá trị này xấp xỉ nhau.

Từ các phương trình đã nhắc tới ta có thể suy ra mối liên hệ giữa β và α :

$$\alpha = \frac{\beta}{\beta + 1} \quad (1.8)$$

Ngoài ra ta có thể suy ra hai phương trình quan trọng nữa:

$$I_E = (\beta + 1)I_B \quad (1.9)$$

$$I_C = \beta I_B \quad (1.10)$$

Hỏi xoáy đáp xoay

Cô Loan: Explain why V_{CE} increases, I_B decreases for a constant V_{BE} ?


Answer: Khi mà V_{CE} tăng trong khi V_{BE} là hằng số thì V_{CB} cũng tăng theo (KVL), hàng rào điện thế (V_D) tại B và C khi có thêm trường ngoài lớn hơn hàng rào điện thế, làm cho hàng rào điện thế tăng lên (hay vùng nghèo rộng ra). Chắc chắn dòng I trôi nó sẽ tăng, hay nó đang khuyến khích electron (hạt thiếu số) từ B sang C nhiều hơn. Nói cách khác ta đang làm giảm I_B và tăng I_C .

1.5 Common-Collector

Mạch C chung được dùng chủ yếu để phối hợp trở kháng (Impedance Matching). Trong cách mắc này transistor không hề khuếch đại điện áp. Vậy nó sinh ra để làm gì? Nó sinh ra để làm một mạch đệm (Buffer) giải quyết bài toán "đổi dòng". Vì:

- ▶ Trở kháng đầu vào rất cao: Nghĩa là khi gắn mạch này vào phía sau một mạch khác, nó gần như không "hút" một tí dòng điện nào từ mạch trước. Nó không làm mạch trước bị sụt áp hay quá tải.
- ▶ Trở kháng đầu ra rất thấp: Nghĩa là ở đầu ra của nó (chân Emitter), nó có khả năng "bơm" ra một dòng điện cực kỳ khỏe để kéo những tải nặng.

Có một sự thật rằng người ta còn không thêm vẽ đồ thị đặc tuyến cho mạch C chung. Đối với cấu hình cực C chung, đặc tuyến ngõ ra là đồ thị biểu diễn mối quan hệ giữa I_E và V_{CE} ứng với một dải các giá trị của I_B . Do đó, dòng điện ngõ vào là như nhau đối với cả đặc tuyến của cấu hình cực E chung và cấu hình cực C chung. Trục điện áp ngang của cấu hình cực C chung có được đơn giản bằng cách đổi dấu của điện áp CE từ đặc tuyến của cấu hình cực E chung. Cuối cùng, hầu như không có sự thay đổi đáng kể nào trên thang đo dọc của I_C trong đặc tuyến của cấu hình cực E chung nếu thay I_C bằng I_E đối với đặc tuyến của cấu hình cực C chung (vì $\alpha \cong 1$). Đối với mạch ngõ vào của cấu hình cực C chung, đặc tuyến cực Base của cấu hình cực E chung là đủ để có được những thông tin cần thiết.



Hình 1.4: Mạch C chung phục vụ mục đích phối hợp trở kháng

1.6 Limits of Operation

Cho mỗi con transistor sẽ có một vùng hoạt động trên đồ thị đặc tuyến sao cho không vượt quá các thông số giới hạn, và tín hiệu đầu ra có ít nhiễu nhất có thể.

Trên đồ thị đặc tuyến ngõ ra (I_C theo V_{CE}), vùng hoạt động an toàn bị giới hạn bởi ba đoạn⁵. Chỉ cần Q-point của bạn chạm vào một trong ba đường này, linh kiện sẽ "chết":

- ▶ $I_{C(max)}$: Dòng collector tối đa, nếu dòng đoạn vượt quá mức này, dây dẫn kim loại tí hon bên trong vỏ nhựa của Transistor sẽ bị nóng chảy và đứt phăng như đứt cầu chì.
- ▶ $V_{CE(max)}$: Điện áp chịu đựng tối đa. Nếu bạn cấp áp quá cao, lớp tiếp giáp p-n bên trong sẽ bị đánh thủng (Breakdown). Hiện tượng này giống như sét đánh xuyên qua đám mây, phá hủy hoàn toàn cấu trúc tinh thể.
- ▶ ($P_{C(max)}$ hoặc $P_{D(max)}$): Giới hạn công suất tiêu tán nhiệt. Đây là đường cong tuân theo phương trình $P_{C(max)} = V_{CE} \cdot I_C$.⁶ Mọi điểm nằm phía trên đường cong này sẽ sinh ra nhiệt lượng lớn hơn mức vỏ linh kiện có thể tản ra môi trường, dẫn đến hiện tượng trôi nhiệt (Thermal Runaway) và thiêu rụi linh kiện.

5:

$$I_{CEO} \leq I_C \leq I_{C_{max}} \quad (1.11)$$

$$V_{CE_{sat}} \leq V_{CE} \leq V_{CE_{max}} \quad (1.12)$$

$$V_{CE} I_C \leq P_{C_{max}} \quad (1.13)$$

6: Cho mạch B chung, công suất tối đa là

$$P_{C(max)} = V_{CB} I_C \quad (1.14)$$

Việc phân tích hay thiết kế một mạch khuếch đại Transistor đòi hỏi kiến thức về cả AC lẫn DC của hệ thống. Transistor không phải là sản phẩm của phép thuật mà nó có thể khuếch đại tăng giảm tín hiệu một cách tùy ý. Trên thực tế


Any increase in ac voltage, or power is the result of a transfer of energy from the applied dc supplies[1]

[1]: Boylestad (2012), *Electronic Devices and Circuit Theory*

2.1 Điểm hoạt động (Operating Point)

Thuật ngữ "phân cực" (biasing) trên tiêu đề của chương này chỉ là một cách gọi ẩn liên của việc áp dụng điện áp dc để tạo ra dòng và áp cố định. Đối với bộ khuếch đại transistor, dòng điện và điện áp một chiều thu được sẽ thiết lập điểm hoạt động trên đặc tuyến, xác định vùng sẽ được sử dụng để khuếch đại tín hiệu được áp dụng.

Bởi vì điểm hoạt động là điểm cố định trên đồ thị đặc tuyến, nó còn được gọi là điểm Q (quiescent point; Q-point). Theo định nghĩa, *quiescent* nghĩa là im lặng, tĩnh, không hoạt động.




Hình 2.1: Vài điểm Q-point trong giới hạn hoạt động của transistor

Nếu không được phân cực hay không có nguồn nuôi, linh kiện sẽ bị tắt hoàn toàn và điểm Q sẽ nằm tại A. Điểm C khá ổn vì xung quanh nó có đủ không gian để C dao động cả pha dương lẫn pha âm của tín hiệu nhưng nó vẫn bị giới hạn nhất định, vì nằm quá gần trục $I_C = 0$ và $V_{CE} = 0$. Điểm D đẩy Transistor hoạt động ở gần mức điện áp và công suất tối đa của nó. Nếu tín hiệu đầu vào tiếp tục dao động về chiều dương, điện áp đầu ra sẽ ngay lập tức vượt qua giới hạn chịu đựng (Max voltage), tín hiệu sẽ bị xén ngang để bảo vệ mạch, hoặc tệ hơn là làm hỏng linh kiện.

Điểm B nằm ngay giữa vùng tích cực, nơi các khoảng cách giữa các đường cong I_B trải ra rất đều đặn (Tuyến tính tuyệt đối). Nhờ đứng

ở chính giữa vùng hoạt động, tín hiệu đầu ra có thể dao động tự do với biên độ (Swing) lớn nhất về cả hai phía âm và dương mà không sợ bị xén méo bởi vùng nào. Hệ số khuếch đại tại đây luôn được duy trì hằng số.



Để phân cực BJT trong vùng hoạt động tuyến tính hoặc tích cực, các điều kiện sau phải được thỏa mãn:


- ▶ Lớp tiếp giáp Base-Emitter phải được phân cực thuận (điện áp vùng p dương hơn), tạo ra một điện áp phân cực thuận khoảng 0.6 V đến 0.7 V.
- ▶ Lớp tiếp giáp Base-Collector phải được phân cực ngược (điện áp vùng n dương hơn), với điện áp phân cực ngược có thể là bất kỳ giá trị nào nằm trong giới hạn tối đa cho phép của linh kiện.

Hoạt động trong các vùng ngắt (cutoff), bão hòa (saturation) và tuyến tính (linear) của đặc tuyến BJT được quy định như sau:

1. Hoạt động vùng tuyến tính:
Lớp tiếp giáp BE phân cực thuận
Lớp tiếp giáp BC phân cực ngược
2. Hoạt động vùng ngưng dẫn:
Hai lớp tiếp giáp đều phân cực ngược
3. Hoạt động vùng bão hòa:
Hai lớp tiếp giáp đều phân cực thuận

2.2 Phân cực gốc cố định

Phân cực gốc cố định hay phân cực điện trở cố định (Fixed-bias Configuration) là mô hình phân cực đơn giản nhất của transistor.



Hình 2.2: Sơ đồ mạch phân cực gốc cố định (Fixed Bias) và mô hình DC của nó.

Phân cực thuận của tiếp giáp BE

Viết KVL theo chiều kim đồng hồ ta có

$$+V_{CC} - I_B R_B - V_{BE} = 0$$

$$I_B = \frac{V_{CC} - V_{BE}}{R_B}$$

(2.1)

Vì nguồn V_{CC} với V_{BE} là hằng số nên việc lựa chọn R_B ảnh hưởng trực tiếp đến dòng Base của Q-point

Vòng CE

Độ lớn của dòng collector I_C liên quan trọng trực tiếp tới I_B thông qua:

$$I_C = \beta I_B$$

(2.2)

Dòng base được kiểm soát bởi R_B mà I_C thì tỉ lệ với I_B qua β , cho nên I_C không phải là hàm của điện trở R_C . Suy ra thay đổi giá trị R_C không ảnh hưởng gì đến I_B và I_C miễn là chúng ta vẫn nằm trong vùng hoạt động (active region)

Áp dụng KVL chiều đồng hồ trong vòng mạch kín cho ta

$$V_{CE} + I_C R_C - V_{CC} = 0$$

$$V_{CE} = V_{CC} - I_C R_C$$

(2.3)


Điện áp ngang qua vùng collector-emitter (V_{CE}) của transistor trong cấu hình phân cực cố định chính bằng điện áp cấp nguồn (V_{CC}) trừ đi độ sụt áp trên điện trở R_C .

Đường tải tĩnh (Load Line)

Đường tải tĩnh không phải là đặc tính của bản thân con Transistor, mà nó là đặc tính của cái mạch điện (mạng tải) đang bao bọc lấy con

Transistor đó.

$$I_C = \left(-\frac{1}{R_C}\right) V_{CE} + \frac{V_{CC}}{R_C} \quad (2.4)$$



Hình 2.3: Đường tải tĩnh fixed-bias

Phương trình đường tải tĩnh là một đường thẳng đi xuống, với độ dốc quyết định bởi điện trở tải R_C . Để vẽ được đường thẳng trên, chỉ cần xác định hai điểm cắt trục tung và trục hoành. Trùng hợp thay, 2 điểm neo này lại chính là hai ranh giới giới hạn hoạt động của transistor:

1. Điểm cắt trục hoành (vùng cutoff): Khi $I_C = 0$, không có dòng R_C

$$V_{CE} = V_{CC}$$

2. Điểm cắt trục tung (vùng bão hòa): Khi $V_{CE} = 0$ dòng điện đặt mức cực đại chỉ bị giới hạn bởi R_C .

1: Điểm cắt trục hoành (vùng cutoff):
Khi $I_C = 0$, không có dòng R_C

$$V_{CE} = V_{CC}$$

2: Điểm cắt trục tung (vùng bão hòa):
Khi $V_{CE} = 0$ dòng điện đặt mức cực đại chỉ bị giới hạn bởi R_C .


Hỏi xoáy đáp xoay

A: Nhược điểm của phân cực cố định là gì?

Answer: Trong mạch phân cực cố định, dòng I_B được chốt cứng bởi nguồn V_{CC} và điện trở R_B . Khi nhiệt độ thay đổi, dòng $I_C = \beta I_B$ sẽ bị phóng đại sự sai lệch đó nhiều lần. Điểm Q của bạn sẽ trượt tự do trên đường tải tĩnh, đến khi nó trượt thẳng lên vùng bão hòa làm mạch tê liệt hoàn toàn.

2.3 Phân cực cực phát

Phân cực cực phát (Emitter-Bias configuration), mạch phân cực dc chứa một điện trở ở cực phát để tăng độ ổn định so với phân cực cố định (fixed-bias).



Hình 2.4: mạch phân cực BJT với điện trở cực phát

Vòng BE

Viết KVL cho vòng kín:


$$+V_{CC} - I_B R_B - V_{BE} - I_E R_E = 0$$

mà $I_E = (\beta + 1)I_B$ giải ra I_B :

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + (\beta + 1)R_E} \quad (2.5)$$

Để tính toán nhanh dòng điện I_B trong mạch có điện trở Emitter, ta không cần giải hệ phương trình phức tạp. Ta chỉ cần dùng lấy điện trở R_E lên nhánh Base và nhân giá trị của nó với $(\beta + 1)$. Lúc này, mạch Transistor biến thành một mạch nối tiếp đơn giản, và ta có thể áp dụng ngay định luật Ohm để tính I_B .

$$R_i = (\beta + 1)R_E \quad (2.6)$$



Vòng CE

Áp dụng KVL cho mạch theo chiều kim đồng hồ

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \quad (2.7)$$

Điện áp của cực C với đất và cực B với đất

$$V_C = V_{CC} - I_C R_C \quad (2.8)$$

$$V_B = V_{CC} - I_B R_B \quad (2.9)$$

Đường tải tĩnh

Mức độ bão hòa của cực C hoặc I_C cực đại cho thiết kế Emitter-bias

$$I_{C_{sat}} = \frac{V_{CC}}{R_C + R_E} \quad (2.10)$$

Phương trình đường tải tĩnh của thiết kế này là

$$V_{CE} = V_{CC} - I_C(R_C + R_E) \quad (2.11)$$

Bibliography

Here are the references in citation order.

- [1] R.L. Boylestad. *Electronic Devices and Circuit Theory*. Pearson, 2012 (cit. on p. 7).