三、Tanner pro CAD 工具包

Tanner集成电路设计软件 是由Tanner Research 公 司开发的基于Windows平 台的用于集成电路设计的工 具软件。

安装 Tanner ToolsPro 系统的需求

个人计算机	规 格
CPU	Pentium 100MHz以上
内存	64MB 以上
硬盘空间	150MB 以上
操作系统	Windows95/98/NT
显卡	256 色
显示器	彩色
鼠标	最好是三键



- 集成电路版图编辑器L-Edit(Layout-Editor)在国内已具有很高的知名度。 Tanner EDA Tools 也是在L-Edit的基础上建立起来的。
- 整个设计工具总体上可 以归纳为电路设计级和 版图设计级两大部分。
- 即以S-Edit为核心的集成电路设计、模拟、验证模块和以L-Edit为核心的集成电路版图编辑与自动布图布线模块。



•电路设计级包括电路图编 辑器S-Edit、电路模拟器 T-Spice和高级模型软件、 波形编辑器W-Edit、 NetTran网表转换器、门电 路模拟器GateSim,以及工 艺 映 射 库 、 符 合 库 SchemLib、Spice元件库等 软件包,构成一个完整的 集成电路设计、模拟、验 证体系,每个模块互相关 联又相对独立,其中S-Edit可以把设计的电路图 转换成SPICE, VHDL, EDIF 和TPR等网表文件输出,提 供模拟或自动布图布线。




- •版图设计级包括集成电路版 图编辑器L-Edit和用于版图 检查的网表比较器LVS等模块。
- •L-Edit本身又嵌入设计规则 检查DRC、提供用户二次开发 用的编辑界面UPI、标准版图 单元库及自动布图布线 SPR、 器件剖面观察器 Cross Section Viewer)版图的 SPICE网表和版图参数提取 器Extract(LPE)等。
- •网表比较器LVS则用于把由L-Edit生成的版图反向提取的SPC网表和由S-Edit设计的逻辑电路图输出的SPC网表进行比较实现版图检查、对照分析。



•L-Edit除了拥有自己的中 间图形数据格式(TDB格式) 外,还提供了两种最常用 的集成电路版图数据传递 格式(CIF格式和GDSII格式) 的输入、输出功能,可以 非常方便地在不同的集成 电路设计软件之间交换图 形数据文件或把图形数据 文件传递给光掩模制造系 统。



Tanner集成电路设计中的 各种CAD工具






•Tanner Pro是一套集成电路设计软件,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS。本次提供的工具缺少NetTran和GateSim。

软件	功能
S-Edit	编辑电路图
T-Spice	电路分析与模拟
W-Edit	显示T-Spice模拟结果
L-Edit	编辑布局图、自动配置与布线、设计规 则检查、截面观察、电路转化
LVS	电路图与布图结果对比



Tanner Pro的设计流程






首先用S-Edit编辑要设计电路的电 路图,再将该电路图输出成 SPICE文件。接着利用T-Spice 将电路图模拟并输出成SPICE文 件,如果模拟结果有错误,再回 S-Edit检查电路图,如果T-Spice 模拟结果无误,则以L-Edit进行 布局图设计。用L-Edit进行布局 图设计后要以DRC功能做设计规 则检查,若违反设计规则,再将 布局图进行修改直到设计规则检 查无误为止。将验证过的布局图 转化成SPICE文件,再利用T-Spice模拟,若有错误,再回到L-Edit修改布局图。最后利用LVS 将电路图输出的SPICE文件与布 局图转化的SPICE文件进行对比, 若对比结果不相等,则回去修正 L-Edit或S-Edit的图。直到验证 无误后,将L-Edit设计好的布局 图输出成GDSII文件类型, 再交 由工厂去制作半导体过程中需要 的的光罩。



符合全定制电路的设计流程





四、Cadence简介


•铿腾电子科技有限公司(Cadence Design Systems, Inc; NASDAQ:CDNS)是一个专门从 事电子设计自动化(EDA)的软件 公司,由SDA Systems和ECAD 两家公司于1988年兼并而成。是 全球最大的电子设计技术 (Electronic Design Technologies)、程序方案服务和 设计服务供应商。其解决方案旨 在提升和监控半导体、计算机系 统、网络工程和电信设备、消费 电子产品以及其它各类型电子产 品的设计。产品涵盖了电子设计 的整个流程,包括系统级设计, 功能验证,IC综合及布局布线, 模拟、混合信号及射频IC设计, 全定制集成电路设计, IC物理验 证,PCB设计和硬件仿真建模等。 其总部位于美国加州圣何塞(San Jose).



- •Cadence是一个大型的 CAD软件,与Synopsys的 结合可以说是EDA设计领 域的黄金搭档。
- •Cadence包括: Verilog HDL仿真工具Verilog-xl, 电路图设计工具Composer, 电路模拟工具Analog Artist,版图设计工具 Virtuoso Layout Editor,版图验证工具Dracula和 Diva以及自动布局布线工具 Preview和Silicon Ensemble。



ASIC的设计流程图 - 1





ASIC的设计流程图 - 2

