



Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение
высшего образования
«Московский государственный технический университет
имени Н.Э. Баумана
(национальный исследовательский университет)»
(МГТУ им. Н.Э. Баумана)

ФАКУЛЬТЕТ: ИНФОРМАТИКА И СИСТЕМЫ УПРАВЛЕНИЯ

КАФЕДРА: ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ ЭВМ И ИНФОРМАЦИОННЫЕ
ТЕХНОЛОГИИ (ИУ7)

НАПРАВЛЕНИЕ ПОДГОТОВКИ: 09.03.04 ПРОГРАММНАЯ ИНЖЕНЕРИЯ

О Т Ч Е Т

по лабораторной работе № 4

Название: Исследование мультиплексоров

Дисциплина: Архитектура ЭВМ

Студент

ИУ7–45Б

(Группа)

(Подпись,
дата)

А. Н. Прянишников

(И.О. Фамилия)

Преподаватель

(Подпись,
дата)

(И.О. Фамилия)

Москва, 2021

Цель работы: изучение принципов построения, практического применения и экспериментального исследования мультиплексоров.


Задание 1: Исследование ИС ADG408 или ADG508 в качестве коммутатора MUX 8 – 1 цифровых сигналов:

- а) на информационные входы D0 ...D7 мультиплексора подать комбинацию сигналов, заданную преподавателем из табл. 2. Логические уровни 0 и 1 задавать источниками напряжения $U=5\text{ В}$ и 0 В (общая);
- б) на адресные входы A2, A1, A0 подать сигналы Q3, Q2, Q1 соответственно с выходов 4-разрядного двоичного счетчика (младший разряд – Q0). На вход счетчика подать импульсы генератора с частотой 500 кГц .
- в) снять временную диаграмму сигналов при EN=1 и провести ее анализ. Наблюдение сигналов выполнить на логическом анализаторе.

Мой вариант – 11: (10011100).

Соберём схему:


Рис. 1: Схема по заданию 1



Здесь использовались элементы DIGITAL_CLOCK, INTERACTIVE_DIGITAL_CONSTANT, два источника напряжения, соединённые с мультиплексоров согласно варианту, Logik Analyzer, а также 4-х разрядный двоичный счётчик, от которого подаются сигналы на адресные входы мультиплексора. EN подаётся = 1. В качестве мультиплексора использовалась модель ADG408.

Получилась вот такая временная диаграмма:

Рис. 2: Временная диаграмма по схеме 1 (рис. 1)



Значения на ней совпали со значениями в моём варианте.

Задание 2: Исследование ИС ADG408 или ADG508 в качестве коммутатора MUX 8 – 1 аналоговых сигналов:

а) на информационные входы D0 ...D7 мультиплексора подать дискретные уровни напряжений с источников напряжения UCC (приложение Multisim): 0 В; 0.7 В; 1.4 В; 2.1 В; 2.8 В; 3.5 В; 4.2 В; 5.0 В;


б) на адресные входы A2, A1, A0 подать сигналы Q3, Q2, Q1 соответственно с выходов 4-разрядного двоичного счетчика (младший разряд – Q0). На вход счетчика подать импульсы генератора с частотой 500 кГц;

в) снять временную диаграмму сигналов при EN=1 и провести ее анализ.

Наблюдение сигналов выполнить на логическом анализаторе, выходного сигнала мультиплексора – на логическом анализаторе и осциллографе. Совместить развертки сигналов, регистрируемых логическим анализатором и осциллографом.

Соберём схему:


Рис. 3: Схема по заданию 2



Использовалась модель ADG408. Снимем временную диаграмму при различных Threshold:


1. $V = 2.5B$

Рис. 4: Временная диаграмма схемы 2 (рис. 3) при Threshold = 2.5V




2. $V = 3B$

Рис. 5: Временная диаграмма схемы 2 (рис. 3) при $\text{Threshold} = 3V$



Теперь посмотрим на показания осциллографа:

Рис. 6: Показания осциллографа для схемы 2 (рис. 3).



Задание 3: Исследование ИС ADG408 или ADG508 (рис.6) как коммутатора MUX 8 – 1 цифровых сигналов в качестве формирователя ФАЛ четырех переменных. ФАЛ задается преподавателем из табл. 2.

Проверить работу формирователя в статическом и динамическом режимах. Снять временную диаграмму сигналов формирователя ФАЛ и провести ее анализ.


Мой вариант – 11: {0,4,6,7,9,10,12,13,14}. Составим по функции таблицу истинности:

Таблица 1: таблица истинности по варианту

№	X ₄	X ₃	X ₂	X ₁	F	D _i
0	0	0	0	0	1	D ₀ = ¬X ₁
1	0	0	0	1	0	
2	0	0	1	0	0	D ₁ = 0
3	0	0	1	1	0	
4	0	1	0	0	1	D ₂ = ¬X ₁
5	0	1	0	1	0	
6	0	1	1	0	1	D ₃ = 1
7	0	1	1	1	1	
8	1	0	0	0	0	D ₄ = X ₁
9	1	0	0	1	1	
10	1	0	1	0	1	D ₅ = ¬X ₁
11	1	0	1	1	0	
12	1	1	0	0	1	D ₆ = 1
13	1	1	0	1	1	
14	1	1	1	0	1	D ₇ = ¬X ₁
15	1	1	1	1	0	


Теперь по ней можно построить схему:

Рис. 7: Схема по заданию 3 и таблице 1.



Мультиплексор – ADG408, остальное логическое составлено согласно последнему столбцу таблицы. Теперь соберём временные показания:

Рис. 8: Временная диаграмма схемы 3 (рис. 7)




Показания совпали со значениями функции моего варианта.

Задание 4: Нарастивание мультиплексора.

Построить схему мультиплексора MUX 16 – 1 на основе простого мультиплексора MUX 4 – 1 и дешифратора DC 2-4 (рис.2, второй вариант нарастивания, см. выше). Исследовать мультиплексора MUX 16 – 1 в динамическом режиме. На адресные входы подать сигналы с 4-разрядного двоичного счетчика, на информационные входы D0 ...D15 – из табл. 2. Провести анализ временной диаграммы сигналов мультиплексора MUX 16 – 1.


Мой вариант – 11: {0,4,6,7,9,10,12,13,14}. Соберём схему по нему:

Рис. 9: Схема по заданию 4.



Соберём временную диаграмму:

Рис. 4: Временная диаграмма схемы 4 (рис. 9)



Значения на анализаторе совпали со значениями функции моего варианта.

Вывод: Сегодня мне удалось познакомиться с мультиплексорами, применить их в качестве коммутаторов различных видов сигналов, а также получилось использовать наращивание мультиплексоров. Все собранные значения совпадают с тем, что должно быть теоретически.