

考Cache?

Cache大题要注意的六个条件

- ①物理地址PA位数
- ②Cache总行数
- ③Cache块大小

由②③得出: Cache数据区的总大小

④Cache-主存映射方式

- 全相联映射
- 直接映射 ———— 关注Cache总行数, 思考需要多少个bit才能够表示“行号”
- 组相连映射
 - K路组相联映射, 意味着每组包含K个Cache行
 - 组数 = Cache总行数 ÷ 路数
 - 思考需要多少个bit才能够表示Cache“组号”

⑤写策略

- 直写 write-through
- 写回 write-back

⑥替换算法

- LRU
- FIFO
- 随机RAND

只有全相联、组相联需要考虑替换算法, 直接映射没有替换算法


常见命题角度一: 分析访问某个PA时, Cache是否命中

步骤一: 先拆分物理地址PA

先关注④, 确定地址结构

- 【全相联映射】 ———— PA = 【Tag, 块内地址】
- 【组相连映射】 ———— PA = 【Tag, 组号, 块内地址】
- 【直接映射】 ———— PA = 【Tag, 行号, 块内地址】

步骤二: 再关注①③②, 确定各部分分别占多少bit



常见命题角度二: 分析一个 Cache 行的完整构成

Tag 标记位

- 判断“Tag”占多少个bit?
- 关注条件 ①②③④

V 有效位

一定存在, 占 1 bit

块内数据

- 关注条件 ③
 - 通常题目会直接说每个块内数据多大
 - 也可能通过块内地址位数推出块内数据大小

这两个部分, 可能不存在, 需结合具体条件分析

替换信息

- 判断“替换信息”占多少bit?
- 关注条件 【④】、【⑥】
 - 若采用【直接映射】方式, 则替换信息位数 = 0 bit
 - 若采用【全相联映射】
 - 采用【随机替换】算法, 则替换信息位占 0 bit
 - 采用【LRU替换】或【FIFO替换】算法, 则替换信息位数 = log2(总行数)
 - 若采用【组相联映射】
 - 采用【随机替换】算法, 则替换信息位占 0 bit
 - 采用【LRU替换】或【FIFO替换】算法, 则替换信息位数 = log2(路数)

脏位

- 关注条件 ⑤
 - 直写法, 不需要设置脏位
 - 写回法, 需要 1 bit 脏位

考TLB?

注意几个条件

①关注“虚页号”位数 —— 虚拟地址VA=【**虚页号**，页内地址】

②TLB的总容量（可以存多少个页表项）

③TLB映射方式

全相联映射

组相联映射

N 路组相联，意味着每组可存 N 个页表项

组数 = TLB页表项总数 ÷ 路数

思考需要多少个bit才能够表示TLB“组号”

直接映射（通常这种映射方式不会用于TLB）

常见命题角度一：根据VA分析查TLB是否命中

步骤一：用“虚页号”查TLB，根据TLB映射方式不同，将“虚页号”拆分成不同的结构

唐朝画家咸鱼真迹

虚地址VA

虚页号 页内偏移

用于查TLB

全相联 Tag → Tag位数与虚页号相同

组相联 Tag 组号 → 组号位数与TLB组数相关

组数 = $\frac{\text{TLB表项总数}}{\text{路数}}$

直接映射 Tag 行号 → 行号与TLB表项总数相关

不太可能考

步骤二：根据映射方式不同，按步骤分析查TLB的过程

全相联映射：直接用虚页号去对比每一个TLB页表项的 Tag，如果 Tag 匹配、且有效位=1，说明TLB命中

组相联映射：先根据组号找到对应分组，再和分组中的N个TLB表项对比Tag。如果Tag匹配、且有效位=1，说明TLB命中

常见命题角度二：分析TLB表项的完整构成

Tag 标记位 —— 具体多少bit取决于虚拟页号位数、TLB映射方式

有效位 —— 1bit，一定存在

页框号 —— 与内存的物理页框数量有关

替换信息

用于淘汰TLB，取决于TLB替换算法

全相联映射：替换信息位的位数取决于TLB表项总数


组相联映射：替换信息位的位数取决于每个分组中TLB表项总数

分 界 线


补充：存储系统硬件图示

咸鱼注：多看存储系统的各种图示画法，预防题目里套上新马甲

全相联映射TLB+2路组相联映射Cache



此图是 2018 年真题的配图




英特尔 Core i7 TLB、
L1级Cache示意图

TLB 4路组相连映射图示



Simple Memory System TLB


- 16 entries
- 4-way associative




Set	Tag	PPN	Valid	Tag	PPN	Valid	Tag	PPN	Valid	Tag	PPN	Valid
0	03	-	0	09	0D	1	00	-	0	07	02	1
1	03	2D	1	02	-	0	04	-	0	0A	-	0
2	02	-	0	08	-	0	06	-	0	03	-	0
3	07	-	0	03	0D	1	0A	34	1	02	-	0

此图的画法中，着重突出了4路组相联TLB的内容，并没有给出硬件结构的示意图

4路组相连映射图示




TLB 全连映射图示



Cache 采用
二路组相
联映射

2016真题45题

TLB 4路组相连映射图示



分 界 线

存储系统相关的历年真题

43. (12 分) 现有 C 语言程序 P 的部分代码如右图所示。假定运行程序 P 的计算机 M 字长为 32 位，按字节编址，数据 Cache 的数据区大小为 32KB，采用 8 路组相联映射方式，主存块大小为 64B，Cache 的命中时间为 2 个时钟周期，缺失损失为 200 个时钟周期；采用页式虚拟存储管理方式，页大小为 4KB。数组 d 的起始虚拟地址 $VA_{31} \sim VA_0$ 为 0180 0020H。请回答下列问题。

```
int x, d[2048], i;  
...  
for(i = 0; i < 2048; i++)  
    d[i] = d[i]/x;  
...
```

- (1) 主存地址中 Cache 组号字段和块内地址字段分别占几位？虚拟地址中哪些位可作为 Cache 索引？（3 分）
- (2) $d[100]$ 的虚拟地址为多少？ $d[100]$ 所在主存块对应的 Cache 组号是多少？（2 分）
- (3) 假定执行 for 语句时对应代码已在 Cache，变量 i 和 x 已装入寄存器，数组 d 已调入主存但不在 Cache，则 $d[0]$ 在其所在主存块内的偏移量是多少（用十六进制数表示）？for 语句执行过程中，访问数组 d 的 Cache 缺失率和数组元素的平均访问时间分别是多少（Cache 缺失率的计算结果要求用百分比表示，保留两位小数）？（5 分）
- (4) 数组 d 分布在几个页中？若执行 for 语句时对应代码已在主存，但数组 d 还未调入主存，则执行 for 语句过程中，访问数组 d 所引起的缺页次数是多少？（2 分）

43. (14 分) 已知计算机 M 字长为 32 位, 按字节编址, 采用请求调页策略的虚拟存储管理方式, 虚拟地址为 32 位, 页大小为 4 KB; 数据 Cache 采用 4 路组相联映射方式, 数据区大小为 8KB, 主存块大小为 32B。现有 C 语言程序段如下:

```
int a[24][64];
.....
for ( i = 0; i < 24; i++)
    for ( j = 0; j < 64; j++) a[i][j] = 10;
```

已知二维数组 a 按行优先存放, 在虚拟地址空间中分配的起始地址为 0042 2000H, sizeof(int) = 4, 假定在 M 上执行上述程序段之前数组 a 不在主存, 且在该程序段执行过程中不会发生页面置换。请回答下列问题。

- 1) 数组 a 分布在几个页面中? 对于数组 a 的访问, 会发生几次缺页异常? 页故障地址各是什么?
- 2) 不考虑变量 i 和 j, 该程序段的数据访问是否具有时间局部性? 为什么?
- 3) 计算机 M 的虚拟地址 (A31~A0) 中哪几位用作块内地址? 哪几位用作 Cache 组号? a[1][0] 的虚拟地址是多少? 其所在主存块对应的 Cache 组号是多少?
- 4) 数组 a 占用多少主存块? 假设上述程序段执行过程中数组 a 的访问不会和其他数据发生

Cache 访问冲突, 则数组 a 的 Cache 命中率是多少? 若将循环中 i 和 j 的次序按如下方式调换:

```
for ( j = 0; j < 64; j++)
    for ( i = 0; i < 24; i++) a[i][j] = 10;
```

则数组 a 的 Cache 命中率又是多少?

基于二维数组,
分析Cache命中
率 (行)

44. (8 分) 假设计算机 M 的主存地址为 24 位，按字节编址；采用分页存储管理方式，虚拟地址为 30 位，页大小为 4 KB；TLB 采用 2 路组相联方式和 LRU 替换策略，共 8 组。请回答下列问题。

- 1) 虚拟地址中哪几位表示虚页号？哪几位表示页内地址？
- 2) 已知访问 TLB 时虚页号高位部分用作 TLB 标记，低位部分用作 TLB 组号，M 的虚拟地址中哪几位是 TLB 标记？哪几位是 TLB 组号？
- 3) 假设 TLB 初始时空，访问的虚页号依次为 10, 12, 16, 7, 26, 4, 12 和 20，在此过程中，哪一个虚页号对应的 TLB 表项被替换？说明理由。
- 4) 若将 M 中的虚拟地址位数增加到 32 位，则 TLB 表项的位数增加几位？

44. (10 分) 假定主存地址为 32 位, 按字节编址, 指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式, 直写 (Write Through) 写策略和 LRU 替换算法, 主存块大小为 64B, 数据区容量各为 32KB。开始时 Cache 均为空。请回答下列问题。

(1) Cache 每一行中标记 (Tag)、LRU 位各占几位? 是否有修改位?

(2) 有如下 C 语言程序段:

```
for (k = 0; k < 1024 ; k++)  
    s[k] = 2 * s[k];
```

若数组 s 及其变量 k 均为 int 型, int 型数据占 4B, 变量 k 分配在寄存器中, 数组 s 在主存中的起始地址为 0080 00C0H, 则该程序段执行过程中, 访问数组 s 的数据 Cache 缺失次数为多少?

(3) 若 CPU 最先开始的访问操作是读取主存单元 0001 003H 中的指令, 简要说明从 Cache 中访问该指令的过程, 包括 Cache 缺失处理过程。

(1) Cache 行的构成分析

(2) 访问一维数组时的 Cache 缺失次数。程序实行过程中 数据 Cache 缺失 次数分析 (不考虑指令 Cache 缺失)

(3) 访问 PA 时, 查 Cache 的过程分析

(19年45题是计组题，考程序的机器级代码)

2019年真题

45. (16分) 已知 $f(n) = n! = n \times (n-1) \times (n-2) \times \dots \times 2 \times 1$ ，计算 $f(n)$ 的 C 语言函数 `f1` 的源程序（阴影部分）及其在 32 位计算机 M 上的部分机器级代码如下：

```
int f1(int n){
    1  00401000  55          push  ebp
    ...      ...          ...
    if(n>1)
    11 00401018  83 7D 08 01  cmp  dword ptr [ebp+8],1
    12 0040101C  7E 17      jle  f1+35h (00401035)
    return n*f1(n-1);
    13 0040101E  8B 45 08      mov  eax, dword ptr [ebp+8]
    14 00401021  83 E8 01      sub  eax, 1
    15 00401024  50          push  eax
    16 00401025  E8 D6 FF FF FF call  f1 ( 00401000)
    ...      ...          ...
    19 00401030  0F AF C1      imul  eax, ecx
    20 00401033  EB 05      jmp  f1+3Ah (0040103a)
    else return 1;
    21 00401035  B8 01 00 00 00 mov  eax,1
    }
    ...      ...          ...
    26 00401040  3B EC      cmp  ebp, esp
    ...      ...          ...
    30 0040104A  C3          ret
```

其中，机器级代码行包括行号、虚拟地址、机器指令和汇编指令，计算机 M 按字节编址，`int` 型数据占 32 位。请回答下列问题：

2019年真题

(19年45题为计组题，基于44题
考虚拟页式存储、Cache)

46. (7分) 对于题 45，若计算机 M 的主存地址为 32 位，采用分页存储管理方式，页大小为 4KB，则第 1 行的 push 指令和第 30 行的 ret 指令是否在同一页中(说明理由)? 若指令 Cache 有 64 行，采用 4 路组相联映射方式，主存块大小为 64B，则 32 位主存地址中，哪几位表示块内地址? 哪几位表示 Cache 组号? 哪几位表示标记(tag) 信息? 读取第 16 行的 call 指令时，只可能在指令 Cache 的哪一组中命中(说明理由)?


Cache 4路组相联映射——分析查Cache时的PA地址结构、Cache 命中分析

5. 【2018 统考真题】某计算机采用页式虚拟存储管理方式, 按字节编址。CPU 进行存储访问的过程如下图所示。根据该图回答下列问题。


- 1) 主存物理地址占多少位?
- 2) TLB 采用什么映射方式? TLB 是用 SRAM 还是用 DRAM 实现?
- 3) Cache 采用什么映射方式? 若 Cache 采用 LRU 替换算法和回写策略, 则 Cache 每行中除数据 (Data)、Tag 和有效位外, 还应有哪些附加位? Cache 总容量是多少? Cache 中有效位的作用是什么?
- 4) 若 CPU 给出的虚拟地址为 0008 C040H, 则对应的物理地址是多少? 是否在 Cache 中命中? 说明理由。若 CPU 给出的虚拟地址为 0007 C260H, 则该地址所在主存块映射到的 Cache 组号是多少?

(18年44题为计组题, 考TLB、Cache)

2018年真题



7. 【2016 统考真题】某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为 32 位，物理地址为 24 位，页大小为 8KB；TLB 采用全相联映射；Cache 数据区大小为 64KB，按 2 路组相联方式组织，主存块大小为 64B。存储访问过程的示意图如下。



Cache 2路组相联 + TLB全相联

(3) (4) 小问简答，对比Cache缺失、页面缺失的代价

回答下列问题：

- 1) 图中字段 A ~ G 的位数各是多少？TLB 标记字段 B 中存放的是什么信息？
- 2) 将块号为 4099 的主存块装入 Cache 时，所映射的 Cache 组号是多少？对应的 H 字段内容是什么？
- 3) 是 Cache 缺失处理的时间开销大还是缺页处理的时间开销大？为什么？
- 4) 为什么 Cache 可以采用直写策略，而修改页面内容时总是采用回写策略？

44. (12 分) 某程序中有如下循环代码段 P: “for(int i = 0; i < N; i++) sum+=A[i];”。假设编译时变量 sum 和 i 分别分配在寄存器 R1 和 R2 中。常量 N 在寄存器 R6 中，数组 A 的首地址在寄存器 R3 中。程序段 P 起始地址为 0804 8100H，对应的汇编代码和机器代码如下表所示。↵

编号↵	地址↵	机器代码↵	汇编代码↵	注释↵
1↵	08048100H↵	00022080H↵	loop: sll R4, R2, 2↵	(R2)<<2 → R4↵
2↵	08048104H↵	00083020H↵	add R4, R4, R3↵	(R4) + (R3) → R4↵
3↵	08048108H↵	8C850000H↵	load R5, 0(R4)↵	((R4) + 0) → R5↵
4↵	0804810CH↵	00250820H↵	add R1, R1, R5↵	(R1) + (R5) → R1↵
5↵	08048110H↵	20420001H↵	add R2, R2, 1↵	(R2) + 1 → R2↵
6↵	08048114H↵	1446FFFAH↵	bne R2, R6, loop↵	if(R2)!=(R6) goto loop↵

执行上述代码的计算机 M 采用 32 位定长指令字，其中分支指令 bne 采用如下格式：↵

31	26↵	25	21↵	20	16↵	15	0↵
OP↵		Rs↵		Rd↵		OFFSET↵	

OP 为操作码；Rs 和 Rd 为寄存器编号；OFFSET 为偏移量，用补码表示。请回答下列问题，并说明理由。↵

(45题基于44题的条件，考存储系统)

2014年真题

45. 假设对于44题中的计算机M和程序P的机器代码，M采用页式虚拟存储管理；P开始执行时， $(R1) = (R2) = 0$ ， $(R6) = 1000$ ，其机器代码已调入主存但不在Cache中；数组A未调入主存，且所有数组元素在同一页，并存储在磁盘同一个扇区。请回答下列问题并说明理由。

1) P执行结束时，R2的内容是多少？

2) M的指令Cache和数据Cache分离。若指令Cache共有16行，Cache和主存交换的块大小为32字节，则其数据区的容量是多少？若仅考虑程序段P的执行，则指令Cache的命中率为多少？

3) P在执行过程中，哪条指令的执行可能发生溢出异常？哪条指令的执行可能产生缺页异常？对于数组A的访问，需要读磁盘和TLB至少各多少次？

(2) 小问，指令、一维数组元素的Cache命中率分析。Cache考的不深

(3) 小问，先不展开讲，因为涉及分析指令的具体功能

1. 【2011 统考真题】某计算机存储器按字节编址，虚拟（逻辑）地址空间大小为 16MB，主存（物理）地址空间大小为 1MB，页面大小为 4KB；Cache 采用直接映射方式，共 8 行；主存与 Cache 之间交换的块大小为 32B。系统运行到某一时刻时，页表的部分内容和 Cache 的部分内容分别如下的左图和右图所示，图中页框号及标记字段的内容为十六进制形式。

虚页号	有效位	页框号	...
0	1	06	...
1	1	04	...
2	1	15	...
3	1	02	...
4	0	—	...
5	1	2B	...
6	0	—	...
7	1	32	...

行号	有效位	标记	...
0	1	020	...
1	0	—	...
2	1	01D	...
3	1	105	...
4	1	064	...
5	1	14D	...
6	0	—	...
7	1	27A	...

回答下列问题：

- 1) 虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号（物理页号）？

2011年真题

- 2) 使用物理地址访问 Cache 时, 物理地址应划分成哪几个字段? 要求说明每个字段的位数及在物理地址中的位置。
- 3) 虚拟地址 001C60H 所在的页面是否在主存中? 若在主存中, 则该虚拟地址对应的物理地址是什么? 访问该地址时是否 Cache 命中? 要求说明理由。
- 4) 假定为该机配置一个四路组相联的 TLB, 共可存放 8 个页表项, 若其当前内容 (十六进制) 如下图所示, 则此时虚拟地址 024BACH 所在的页面是否存在主存中? 要求说明理由。

组号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号
0	0	—	—	1	001	15	0	—	—	1	012	1F
1	1	013	2D	0	—	—	1	008	7E	0	—	—

2、3小问深入考察Cache, 第三小问结合地址转换, 考 $VA \rightarrow PA \rightarrow$ 访问Cache 过程的综合理解

3. 【2010 统考真题】某计算机的主存地址空间大小为 256MB，按字节编址。指令 Cache 和数据 Cache 分离，均有 8 个 Cache 行，每个 Cache 行大小为 64B，数据 Cache 采用直接映射方式。现有两个功能相同的程序 A 和 B，其伪代码如下所示：

程序 A:

```
int a[256][256];
...
int sum_array1()
{
    int i, j, sum=0;
    for(i=0;i<256;i++)
        for(j=0;j<256;j++)
            sum += a[i][j];
    return sum;
}
```

程序 B:

```
int a[256][256];
...
int sum_array2()
{
    int i, j, sum=0;
    for(j=0;j<256;j++)
        for(i=0;i<256;i++)
            sum += a[i][j];
    return sum;
}
```

假定 int 类型数据用 32 位补码表示，程序编译时，i、j 和 sum 均分配在寄存器中，数组 a 按行优先方式存放，其首地址为 320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。

2010年真题



- 1) 不考虑用于 Cache 一致性维护和替换算法的控制位, 数据 Cache 的总容量为多少?
- 2) 数组元素 $a[0][31]$ 和 $a[1][1]$ 各自所在的主存块对应的 Cache 行号是多少 (Cache 行号从 0 开始) ?
- 3) 程序 A 和 B 的数据访问命中率各是多少? 哪个程序的执行时间更短?