6 Instrumentació VXI

6.1 Introducció al bus d'instrumentació VXI

Hi ha moltes aplicacions de sistemes de test automàtic que requereixen la integració en el mateix sistema de mesura de molts instruments, amb una velocitat de processament i transmissió de les dades molt gran. Per superar les limitacions imposades per la norma IEEE-488.2 i per obtenir millors prestacions, els fabricants d'instrumentació van desenvolupar la norma *VXI (VME eXtensions for Instrumentation*). A més, moltes vegades són innecessàries tant les funcions de panell frontal com les visualitzacions dels senyals en la pròpia pantalla de l'equip, de manera que si es dissenya directament l'instrument sense aquestes prestacions de control en mode local, es redueix considerablement l'espai que ocupa l'equip, el consum i la complexitat. L'instrument adopta l'aparença d'una targeta. El sistema d'instrumentació es converteix en un bastidor (*rack*), amb targetes inserides. La norma VXI, adoptada l'any 1987, crea el marc tècnic i comercial necessari per dissenyar i comercialitzar aquest tipus d'instrumentació. Es tracta d'una ampliació de la norma de fabricació de sistemes industrials VME, orientada cap a la instrumentació. A la Fig. 6.1 es mostra una fotografia d'un bastidor i diversos mòduls d'instruments VXI. A partir de diverses targetes pot configurar-se un instrument de prestacions avançades.

El bus VXIpertany a la família del bus VMEL'origen d'aquest bus es remunta al final dels anys setanta quan Motorola creà el microprocessador 68000 orientat al bus VERSAPosteriorment es desenvolupen uns estàndards de targeta de circuit imprès (IEC 297-3) per a aquest bus, conegut com a "Eurocard", i a l'octubre de 1981 el bus passa a anomenar-se VME. Recentment s'ha estandarditzat com a IEEE-1014.

L'èxit d'aquest bus en sistemes de microprocessadors fa que l'adaptin diferents fabricants d'ordinadors. Neixen, posteriorment, diferents sistemes per instrumentació basats en el bus VME. La falta, però, d'un estàndard fa que al juliol de 1987 tècnics de Colorado Data Systems, Hewlett Packard, Racal Dana, Tektronix i Wavetek es reuneixin per definir un nou bus, que anomenen VXI. Així doncs, l'objectiu del bus VXI és definir un estàndard per a instrumentació basat en el bus VME. Posteriorment s'hi afegeixen altres socis, com National Instruments o Fluke. Aquest consorci de fabricants s'ocupa que les normes d'estandardització es compleixin alhora que realitzen noves revisions per tal d'ampliar les capacitats del

© los autores, 1998; © Edicions UPC, 1998. Quedan rigurosamente prohibidas, sin la autorización escrita de los titulares del "copyright", bajo las sanciones establecidas en las leyes, la reproducción total o parcial de esta obra por cualquier medio o procedimiento, comprendidos la reprografía y el tratamiento informático, y la distribución de ejemplares de ella mediante alquiler o préstamo públicos, así como la exportación e importación de ejemplares para su distribución y venta fuera del ámbito de la Unión Europ

bus amb nous elements. A més, es tracta d'una arquitectura oberta, la qual cosa vol dir que qualsevol fabricant pot utilitzar-lo sense haver de pagar uns drets.

El bus VXI va néixer, a més, de la necessitat de superar les limitacions de la norma IEEE-488 i alhora obtenir un sistema amb millors prestacions. Algunes aplicacions requereixen un nombre d'instruments, una capacitat d'integració i una velocitat que es troben fora de la capacitat que ofereix la interfície IEEE-488. D'altra banda, en la majoria dels casos les funcions de presentació i control local dels instruments no tenen cap utilitat, i són alhora la causa de l'augment del consum, la complexitat i el format dels equips. Tots aquests factors poden superar-se amb la utilització d'instrumentació en targetes que connectades en un bastidor suportin un bus d'amplada de banda elevada.

Repàs del bus VME

Es tracta d'un bus amb una arquitectura dissenyada per a sistemes de microprocessadors, limitat en la seva capacitat per instrumentació. Tot i que elèctricament i lògicament és similar a l'arquitectura del microprocessador 68000, ha estat suficientment definit per no dependre del processador. L'èxit ha fet que molts sistemes basats en microprocessador utilitzin aquest bus, àdhuc el 80386 d'Intel.

El requeriment mínim és un connector P1, que conté tots els senyals de control, 16 o 24 bits d'adreçament (A16 o A24) i 8 o 16 bits de dades (D08 o D16). El connector P2 s'utilitza per expandir el sistema a 32 bits de dades i adreces (A32 i D32) i conté, a més de senyals de control d'aquestes línies, altres de lliures.

El bus VSB (VME Subsystem Bus) és un estàndard que defineix P2 com un sistema de comunicacions addicional, amb capacitat de fins a 6 mòduls, i poden existir múltiples VSB amb un únic sistema de bus VME (similar en això al VXI).

Les extensions del bus VXI

El bus VXI reté P1 i part de P2 segons la definició del VME, i inclou línies d'alimentació de 5 V i $\pm$12 V. Les targetes de grandàries A i B són totalment compatibles al bus VME. A més, hi ha definides les targetes de grandàries C i D. La targeta C conté els mòduls P1 i P2 mentre que al D s'hi afegeix un tercer mòdul P3. El més utilitzat és el format C (a la pràctica, superior al 95%).

El bus VXI pot controlar fins a 256 dispositius inclosos en un o més subsistemes. Cada subsistema pot tenir fins a 13 mòduls referenciats del *slot* 0 fins al *slot* 12. La unió de diferents subsistemes, si escau, es realitza a través d'un dispositiu anomenat extensor de bus, i tot plegat funciona com un únic sistema transparent a l'operari.

Un dispositiu és típicament un mòdul, però no té perquè ser sempre així; diferents dispositius poden existir en un únic mòdul mentre que un dispositiu pot consistir en múltiples mòduls.

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.1 Bastidor i targetes VXI

© Los autores, 1998; © Edicions UPC, 1998.

6.2 L'estructura del bus

6.2.1 Característiques mecàniques

Un equip VXI pot ser un sistema de dimensions reduïdes i portàtil, o bé un equip amb diversos bastidors, amb una composició de fins a 256 instruments modulars, estructurat mitjançant una jerarquia de mòduls mestre i esclau (*comander* i *slave)*. Hi ha definides quatre grandàries de targetes, tal com s'observa a la Fig. 6.2. Les targetes A i B ja són definides a la norma predecessora VME (targeta A: Eurocard, i B: doble Eurocard). La targeta C té la mateixa alçada que la targeta B, però el doble de profunditat. La targeta D és la de dimensions més grans, té la mateixa profunditat que la C però amb més alçada. L'amplada dels mòduls és d'1,2 polzades (30,48 mm), encara que també és fabriquen instruments que ocupen l'espai de dos *slots*, per exemple un ordinador PC que realitza les funcions de controlador del bus.




Fig. 6.2 Grandàries estàndards i connectors disponibles en els mòduls VXI

La norma també especifica la forma de refrigerar el bastidor i els mòduls amb els ventiladors i el flux d'aire necessari. El flux d'aire ha d'entrar per sota i sortir per dalt.

6.2.2 Característiques elèctriques

Les característiques elèctriques defineixen l'estructura i les funcions del bus del sistema, *backplane* i les connexions que s'han de realitzar entre mòduls VXI. Una targeta es connecta al bus a través dels connectors P1, P2 o P3. La norma VXI especifica que només el connector P1 és obligatori, independentment de la grandària del mòdul. La norma VME defineix tots els pins del P1 i la fila central del connector P2. La norma VXI defineix les fileres exteriors de P2 i tot el P3.

© Los autores, 1998; © Edicions UPC, 1998.

El connector P1 és la columna vertebral de sistema. Pot operar amb 8 o 16 bits de bus de dades, i des de 64 kbytes fins a 16 mbytes d'espai de direccionament. El P2 i el P3 expandeixen les prestacions del sistema cap a la possibilitat d'incloure ordinadors més potents; nous voltatges d'alimentació amb més potència; sincronització entre mòduls; bus analògic dedicat; capacitat d'auto-configuració i recursos comuns. Aquest bus general s'agrupa, de la forma que s'observa a la Fig. 6.3, en vuit subbusos. Cadascun d'ells addiciona prestacions al sistema d'instrumentació.




Fig. 6.3 Subbusos del sistema VXI

Els busos VME, SUMBUS, POWER i TRIGGER són globals i compartits per tots els dispositius del sistema. Els altres són únics, i van del *slot* 0 cap als altres mòduls. A la Fig. 6.4 s'hi mostra aquesta arquitectura dels busos. A la Fig. 6.5, apareixen una altra vegada les funcions elèctriques del bus especificades per cada connector. A continuació es detalla una breu explicació d'aquests diferents busos.

Bus VME

El VME també és un estàndard especificat per l'Institut d'Enginyers Elèctrics i Electrònics. Es tracta de la norma IEEE 1014-1987, dedicada exclusivament a l'equipament industrial en targetes. Consisteix en quatre busos: Transferència de dades, bus d'arbitratge de la transferència de dades, interrupcions prioritzades i utilitats.

El bus de transferència de dades és un bus d'alta velocitat asíncron amb capacitat de transferir 8, 16 o 32 bits de dades entre mòduls. Està compost per línies de dades, d'adreces i de control. El bus d'arbitratge de la transferència de dades proporciona els mitjans per aconseguir que el sistema VME pugui configurar-se per operar amb més d'un controlador de bus o manegador d'interrupcions. Cal assegurar-se que només un *master* controla el bus en un moment determinat. El bus de prioritat

© Los autores, 1998; © Edicions UPC, 1998.

d'interrupcions proporciona els mitjans per controlar els procediments de sol·licitud d'interrupció i atorga fins a set nivells de prioritat a cada demanda. Es tracta d'un sistema semblant a la funció SRQ del bus IEEE 488.1. El bus d'utilitat subministra l'alimentació, la inicialització, la detecció de fallades, el rellotge i una línia de transmissió en sèrie de dades.




Fig. 6.4 Arquitectura elèctrica del bus VXI


Bus de rellotge (*Clock Bus*)

El bus de rellotge proporciona un senyal de 10 MHz en P2, i un de 100 MHz amb una línia de sincronització en P3. A la Fig. 6.5 també es mostra com els senyals de rellotge de 100 MHz són amplificats pel *backplane* per evitar que es deteriorin pel soroll i la càrrega de cada mòdul. S'aconsegueix que tots els mòduls rebin el rellotge en les mateixes condicions.


Bus estrella (*Star Bus*)

En el connector P3 hi ha un bus en estrella d'alta velocitat constituït per dues línies en estrella STARX i STARY que connecten cada mòdul amb el *slot* 0, tal com mostra la Fig. 6.6. Es tracta de línies diferencials bidireccionals ECL. Permet la comunicació a alta velocitat entre mòduls, amb sincronització a través del rellotge, o bé amb les diverses formes de *trigger*.

© Los autores, 1998; © Edicions UPC, 1998.



(a)



(b)

Fig. 6.5 a) Les funcions del bus VXI especificades per connectors. b) Disposició dels buffers *de* rellotge *en el* backplane

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.6 Configuració del bus estrella

Trigger Bus

Les línies de *trigger* del bus VXI es poden subdividir en 8 línies TTL i 6 línies ECL (Fig. 6.7). Al connector P2 tenim totes les línies TTL i dues de les ECL. Les altres quatre línies ECL són al connector P3. Aquest bus s'utilitza per a la comunicació entre mòduls. Qualsevol d'ells, inclòs el *slot* 0, pot activar o bé rebre informació d'aquestes línies. La màxima velocitat d'operació de les línies TTL és de 12,5 MHz; en canvi, les línies ECL treballen fins a 62,5 MHz.

Bus local

Aquest bus permet la comunicació privada entre mòduls adjacents. Tal com s'observa a la Fig. 6.8, les connexions elèctriques van des d'una cara d'un mòdul fins a la cara adjacent del pròxim mòdul. Així, les 72 línies de bus local es divideixen en 36 per cada cara. A més, aquestes 36 també queden subdividides en 12 línies en el P2 i 24 línies en el P3. La funció d'aquestes línies locals és evitar cablatge entre mòduls en el panell frontal o internament, fent possible la construcció d'instruments

© Los autores, 1998; © Edicions UPC, 1998.

molt complexos formats per diverses targetes interconnectades analògicament i digitalment a través del bus local.






Fig. 6.7 Línies de trigger *del bus VXI*

Per exemple, un convertidor A/D pot generar un flux de paraules digitals de 10 bits. Aquesta sortida del A/D pot dirigir-se immediatament cap a una targeta de processador digital de senyal en temps real situada al *slot* adjacent, a través del bus local del P3. Simultàniament, la sortida d'aquesta placa DSP, formada per paraules de 24 bits en coma flotant, pot emmagatzemar-se a la targeta de memòria situada al costat. Un mòdul de visualització adjacent a la placa de memòria pot també utilitzar el bus local per llegir les dades de la memòria i representar-les.




(a)

© Los autores, 1998; © Edicions UPC, 1998.



(b)



(c)

Fig. 6.8 Disposició de les línies del bus local i exemple d'utilització

Analog SUMBUS

Es tracta d'una línia d'addició analògica que travessa tot el *backplane* i s'acaba amb una terminació de 50 Ω a cada costat. Qualsevol mòdul podrà actuar sobre aquesta línia mitjançant una font de corrent analògica i podrà llegir la tensió amb un amplificador d'alta impedància d'entrada. La intenció d'aquesta línia és possibilitar la generació de senyal en forma d'ona molt complexa. A l'exemple de la Fig. 6.9 s'observa com tres generadors de forma d'ona arbitrària (AWG) de baix cost treballen conjuntament mitjançant aquest SUMBUS per construir un senyal complex que utilitzarà l'instrument del *slot* 12.

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.9 Exemple d'utilització del SUMBUS

Bus d'identificació de mòduls

Les línies MODID permeten que un dispositiu lògic sigui identificat en una determinada posició física o *slot*. Com podem veure a la Fig. 6.10 totes les línies surten del *slot* 0. El controlador situat al *slo*t 0, identifica la posició en el bastidor de cada mòdul enviant un senyal per aquest bus i observant el valor del bit MODID al registre d'autoconfiguració del dispositiu seleccionat.




Fig. 6.10 Configuració de les línies d'identificació

© Los autores, 1998; © Edicions UPC, 1998.

Bus d'alimentació (*Power Bus*)

El bus d'alimentació permet subministrar fins a 268 W per a cada mòdul que disposi dels connectors P1, P2 i P3. La Taula 6.1 resumeix totes les possibilitats d'alimentació del sistema VXI. Les tensions de - 5,2 V i -2 V són per a les línies ECL d'alta velocitat.

Taula 6.1 Característiques de les línies d'alimentació

VOLTS	PINS P1	PINS P2	PINS P3	POWER
GND	8	18	14	
+ 5 V	3	4	5	60 W
+ 12 V	1	0	1	24 W
- 12 V	1	0	1	24 W
+ 24 V	0	1	1	48 W
- 24 V	0	1	1	48 W
- 5.2 V	0	5	5	52 W
- 2 V	0	2	4	12 W

6.3 L'arquitectura del sistema

S'ha buscat que la norma VXI tingui una gran flexibilitat de manera que s'adapti fàcilment a molts i variats entorns i aplicacions. S'han definit quatre tipus de dispositius VXI: els basats en missatges; els basats en registres, els de memòria i els *extended*. Els mòduls basats en missatges són els de més capacitat i es comuniquen amb el controlador mitjançant ordres semblants als GPIB. De fet, accepten els comandaments de la norma IEEE-488.2 i molts d'ells són compatibles SCPI. Els mòduls basats en registres es comuniquen a nivell binari a través de PEEK i POKE en determinades posicions de memòria. Són de programació molt difícil, encara que, com que no disposen del sistema de traducció i interpretació d'ordres d'alt nivell, augmenten molt la velocitat de funcionament. Les especificacions VXI preveuen la construcció de jerarquies en les quals diversos *servants* depenen d'un *comander*. Fins i tot un *comander* pot ser, al mateix temps, *servant* d'un altre *comander*. A causa del nivell d'intel·ligència necessari per realitzar les funcions pròpies d'un *comander*, cal que siguin mòduls basats en missatges. La majoria d'equips basats en registres són *servants*, amb la possibilitat de disposar en el seu *comander* d'un traductor adequat (*driver*) que faciliti la seva programació a l'usuari. A la Fig. 6.11 es mostra una possible configuració de *comanders* i *servants*. A mesura que l'usuari dissenya aplicacions, les relacions entre els dispositius poden canviar. La funció del *resource manager*, situat al *slot* 0, és modificar dinàmicament l'arquitectura i la configuració del sistema.

6.3.1 Dispositius *servant*

Tots els dispositius tenen uns atributs comuns com ara els mapes de memòria, els modes d'adreçament i les definicions estàndards de registres.

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.11 Estructura jeràrquica del sistema

Adreçaments

Tots els dispositius tenen registres de 64 bytes localitzats a l'espai d'adreçament A16 (Taula 6.2). L'adreça base de cada registre de dispositiu és determinada per una única adreça lògica. El selector d'adreça lògica consisteix en una paraula de 8 bits corresponent a les posicions 6 a 13 del registre base d'adreçament del dispositiu. Els bits 14 i 15 del registre estan a "1".

En cas de necessitar un espai d'adreçament més gran del bloc de 64 bytes, es tenen registres a l'espai d'adreces A24 o A32. En aquest cas, l'adreça base es programa en el registre d'*offset* pertanyent als registres d'adreça A16.

Taula 6.2 Registres de dispositius servant

$3F_{16}$	REGISTRES DEPENDENTS DEL DISPOSITIU
$1F_{16}$	REGISTRES DEPENDENTS DE LA CLASSE DE DISPOSITIU
06_{16}	REGISTRE D'*OFFSET*
04_{16}	REGISTRE D'ESTAT / CONTROL
02_{16}	TIPUS DE DISPOSITIU
00_{16}	ID / REGISTRE D'ADREÇA LÒGICA

© Los autores, 1998; © Edicions UPC, 1998.

1A. Registre ID

Registre de 16 bits que dóna informació respecte de la configuració del dispositiu. El seu contingut ve definit per la taula següent:

Taula 6.3 Registre ID de dispositius servant

BIT #	15-14	13-12	11-0
CONTINGUT	CLASSE DE DISPOSITIU	ESPAI D'ADREÇAMENT	FABRICANT

a) Classe de dispositiu

Aquest camp indica la classificació del dispositiu d'acord amb la taula següent:

Taula 6.4 Classe de dispositiu segons el registre ID de dispositius servant

VALOR	CLASSE
00	MEMÒRIA
01	*EXTENDED*
10	BASAT EN MISSATGES
11	BASAT EN REGISTRES

b) Espai d'adreçament

Aquest camp indica el mode d'adreçament segons la taula següent:

Taula 6.5 Espai d'adreçament segons el registre ID de dispositius servant

VALOR	MODE
00	A16 / A24
01	A16 / A32
10	RESERVAT
11	NOMÉS A16

c) Fabricant

És un nombre que identifica el fabricant del dispositiu segons uns codis assignats. El nombre 3840 ($F00_{16}$)és un dispositiu d'usuari.

1B. Registre d'adreça lògica

Aquest registre d'escriptura de 16 bits és definit opcionalment pel protocol de configuració dinàmica.

© Los autores, 1998; © Edicions UPC, 1998.

2. Tipus de dispositiu

Registre de 16 bits que conté l'identificador segons el tipus de dispositiu. El contingut del registre es defineix de la següent manera:

Taula 6.6 Registre de tipus de dispositiu en servants

BIT #	15 - 12	11 - 0
CONTINGUT	MEMÒRIA REQUERIDA	CODI DE MODEL

a) Memòria requerida

Només per a dispositius d'adreçament A16/A24 i A16/A32. Els quatre bits contenen un nombre *m* entre 0 i 15. La memòria requerida es defineix per la fórmula

$$256^{a} \cdot 2^{(3-m)}$$

on *a* és el valor del camp d'espai d'adreçamenten el registre ID vist anteriorment. Aquesta equació dóna la quantitat de memòria (en bytes) resident en el dispositiu.

3A. Registre d'estat

Registre de lectura que dóna informació de l'estat segons la taula següent:

Taula 6.7 Registre d'estat de dispositius servant

BIT #	15	14	13 - 4	3	2	1 - 0
CONTINGUT	A24 / A32 ACTIU	*MODID*	SEGONS EL DISPOSITIU	*READY*	*PASSED*	SEGONS EL DISPOSITIU

a) A24/A32 Actiu

Aquest bit només és requerit per dispositius amb adreces A16/24 o A16/32. Serveix per indicar que aquests registres estan disponibles. Aquest bit reflecteix l'estat del bit 15 del registre de control

b) MODID

Indica que el dispositiu està seleccionat via P2 MODID o no.

c) READY

Té dues utilitats:

1) Després de la seqüència d'inicialització, un "1" en aquest bit combinat amb un "0" a *Passed* indica una errada.

2) Després de la seqüència d'inicialització, un "1" en aquest bit combinat amb un "1" a *Passed* indica que ha estat correcta.

© Los autores, 1998; © Edicions UPC, 1998.

d) PASSED

Aquest bit a "0" indica execució o errada de l'autotest i, a "1", que l'autotest ha estat passat correctament.

3B. Registre de control

Una escriptura en aquest registre causa accions específiques en l'execució. Aquestes accions es descriuen a la taula:

Taula 6.8 Registre de control de dispositius servant

BIT #	15	14 - 2	1	0
CONTINGUT	A24 / A32 HABILITAT	SEGONS EL DISPOSITIU	*SYSFAIL INHIBIT*	*RESET*

a) A24/A32 Habilitat

A "1" habilita l'accés a registres A24 o A32.

b) Segons el dispositiu

Aquests bits estan lliures a disposició del dissenyador del dispositiu per tal de controlar una aplicació específica.

c) Sysfail Inhibit

A "1" inhabilita la línia *SYSFAIL*.

d) Reset

A "1" força el dispositiu a l'estat de reinicialització.

4. Registre d'*offset*

Només s'utilitza per a dispositius amb registres A16/A24 i A16/A32. Aquests 16 bits de lectura-escriptura defineixen l'adreça base per a tals registres.

5. Registre dependent de la classe de dispositiu

Varia segons la classe de dispositiu, per exemple, dispositius basats en missatge o en registre, etc.

6. **Registre dependent de dispositiu**

Estan definits per l'usuari.

Inicialització i diagnòstics de dispositius

La inicialització es realitza seguint els passos següents:

© Los autores, 1998; © Edicions UPC, 1998.

a) En la posada en marxa, s'activa *SYSRESET* forçant els dispositius a la condició de reinicialització. En aquest moment, *Passed*, *Reset*, *Ready* i *Sysfail System* es posen a "0" i al mateix temps s'activa *SYSFAIL* i s'il·lumina el *Failed LED*, si hi és.

b) A continuació es desactiva *SYSRESET* i comença l'autotest que s'encarrega de capacitar el dispositiu per executar la comunicació del bus VXI. Això pot implicar configurar els seus registres com ara l'adreça lògica, els valors del registre ID i també inicialitzar els registres d'estat, de control i d'*offset*.

c) Si l'autotest no funciona correctament, es deixen els bits *Passed* i *Ready* a "0", *SYSFAIL* activat i el *Failed LED* il·luminat. Després de 4,9 segons en aquestes condicions, indica un error al sistema i es queda en estat d'espera per a una nova inicialització amb un *Hard* o *Soft reset*

d) Si el dispositiu completa amb èxit el test, posa a "1" el *Failed bit* i desactiva *SYSFAIL* i també el *Failed LED*. Això vol dir que està preparat per començar.

e) Si el dispositiu requereix continuar amb la inicialització, com és el cas de dispositius basats en missatges, el bit *Ready* continua a "0". Quan està preparat per acceptar les seves operacions normals d'ordres, *Ready* es posa a "1".

f) El *master* del bus VME pot activar *SYSFAIL* posant a "1" el seu bit *Sysfail Inhibit*. També pot forçar el dispositiu a la condició de reinicialització posant a "1" el seu bit *Reset*).

g) Quan el bit *Reset* està posat a "0", el dispositiu comença una altra seqüència d'autotest.

Prioritat d'interrupcions

L'ús d'un vector d'interrupcions en un dispositiu de bus VXI és opcional. De tota manera, els dispositius reconeixen un format estandarditzat de la paraula del registre d'estat, proveït d'un mecanisme de resposta de coneixement de cicles d'interrupció. La prioritat d'interrupció conté un mecanisme d'intercanvi d'informació entre un dispositiu amb capacitat d'interrupció i un altre amb manegador d'interrupcions a través de les línies de requeriment IRQ1-IRQ7. Quan el manegador d'interrupcions rep un senyal de petició de servei d'un altre dispositiu, pot atorgar l'ús per mitjà tant d'un senyal com d'una altra interrupció.

Capacitats *master* del bus VME

Són opcionals per a dispositius basats en registres i dispositius *extended*, prohibides per a les de memòria i necessàries per a alguns dispositius basats en missatges. Les seves capacitats han de ser compatibles amb tots els dispositius *slave* VXI i la majoria de no-VXI. Existeix un protocol de requeriment de bus a l'hora de compartir-lo amb altres dispositius.

Operació d'acabament

Tots els dispositius, en acabar la seva funció, ho fan de manera ordenada, la qual cosa permet posar altres dispositius *off-line* per tal de no afectar-ne el funcionament posterior amb els altres. Un *commander* o *resource manager* pot acabar les seves operacions de quatre maneres diferents:

© Los autores, 1998; © Edicions UPC, 1998.

1. *Hard Reset*. En activar-se la línia *SYSRESET*, immediatament s'acaben les seves operacions. Només es fa servir en cas de necessitat i ve imposat pel *resource manager*.

2. *Soft Reset*. Un *commander* pot acabar l'operació d'un dels seus *servants* posant a "1" el seu bit de *Reset* del registre de control Així es passa a un estat d'autotest acabat el qual el dispositiu no està lligat a cap altre.

3. Comandament del bus VXI. El *commander* pot acabar la feina amb un dispositiu basat en missatges amb l'enviament del comandament pertinent.

4. Acabament segons el dispositiu. El *commander* acaba el funcionament d'un dispositiu no basat en missatges ja que coneix la manera de fer-ho segons el seu tipus. D'aquesta manera, el dispositiu queda simplement desactivat sense executar l'autotest.

6.3.2 Dispositius master

La direcció de recursos del sistema va a càrrec del *Resource Manager* i dels serveis del *slot* 0. A continuació es comenten les funcions de cadascun d'ells.

Resource Manager

Es tracta d'un dispositiu amb adreça lògica 0 que desenvolupa les funcions en arrencar el sistema, fins arribar al subestat d'Operació Normal. A més, un cop en aquest estat, pot dotar al sistema d'altres funcions com suportar el recurs compartit, o altres operacions del sistema i que es defineixen amb el terme de *Runtime Resource Management*. Les funcions que realitza per arrencar el sistema són les següents:

1. Identificar tots els dispositius en el sistema. Per això segueix el procediment següent:
   - *a)* Després de desactivar-se *SYSRESET** , espera fins a un màxim de 5 segons que es desactivi *SYSFAIL* abans d'accedir als registres de configuració A16 d'un altre dispositiu.
   - *b)* Llegeix el registre d'estat de cadascun dels dispositius definits. Si hi ha un error, el dispositiu es considera absent.

2. Dirigir l'autotest i la seqüència de diagnòstic. El procediment de l'autotest és el següent:
   - *a)* Esperar que tots els autotests s'hagin completat. Un dispositiu passa el test quan insereix un "1" al bit *Passed*; té fins a 5 segons per fer-ho.
   - *b)* Forçar tots els dispositius amb error a un estat *Soft Reset* posant un "1" al *Reset bit* i inhibint la línia *SYSFAIL** , activant el bit *Sysfail* del dispositiu.

3. Configurar els mapes d'adreces per a A24 i A32, mitjançant el procediment següent:
   - *a)* Determinar quins dispositius implementen registres A24 o A32 llegint el camp d'espai d'adreçament del registre ID de cada dispositiu.
   - *b)* Determinar el nombre de registres A24 o A32 implementats per cada dispositiu llegint el camp de memòria requerida.

© Los autores, 1998; © Edicions UPC, 1998.

c) Calcular els *offsets* A24 i A32 per tal que els espais d'adreçament de cada dispositiu no se solapin.

d) Assignar les adreces base A24 i A32 escrivint els *offsets* de cada dispositiu en el registre d'*offset*

e) Posar a "1" el A24/A32 *Enable bit* del registre de control de tots els dispositius corresponents.

4. Establir les relacions *commander-servant*. D'aquesta manera, el *commander* té accés als registres de control dels seus *servants*. Per determinar tota l'estructura, segueix els passos següents:

   a) Trobar tots els *commanders* comprovant el bit CMDR en el registre de protocolde cada dispositiu basat en missatges.

   b) Llegir el format de l'àrea *servant* de cada *commander* fent preguntes a la *Read Servant Area* d'aquests.

   c) Determinar les relacions *commander-servant*.

   d) Assignar *servant* a *commander* fent servir el comandament *Grant Device*. Això serà sempre vàlid fins a una activació *Hard* o *Soft Reset* o un comandament *Abort Normal Operation*. El mapa *commander-servant* permet un nombre il·limitat de nivells d'interrelacions. Per fer l'algoritme es basa en l'adreça base dels *commanders* i el format dels seus *servants*, que ve donat pel fabricant del dispositiu amb un valor de 8 bits (de 0 a 255), que es col·loca a continuació de l'adreça base del *commander*.

5. Assenyalar les línies IRQ del bus VME per als diferents manegadors d'interrupcions i *Interrupters* en el sistema. La provisió ha d'estar feta pels dispositius amb una assignació manual de la línia IRQ per l'usuari, amb ajut d'una informació per part del sistema, així com pels dispositius amb assignació programable.

6. Iniciar l'operació normal del sistema. Un cop totes les operacions anteriors han estat realitzades, el *Resource Manager* s'ha d'encarregar d'engegar el sistema enviant el comandament *Begin Normal Operation* a tots els *commander top-level* (és a dir, els *commanders* que no són alhora *servant*). En aquest moment cada *commander* ha d'inicialitzar els seus *servants* enviant el comandament *Begin Normal Operation*.

Slot 0. Subsistema del bus VXI

Prové de recursos comuns al bus VXI per als altres subsistemes de *slots* 1 a 12. En P2 s'encarrega dels senyals CLK10 i MODID. En P3 distribueix els senyals CLK100 i, opcionalment, SYNC100, STARX i STARY. Pot ser un dispositiu basat en registres o en missatges. El *Resouce Manager* pot realitzar les funcions de *slot* 0 i fins i tot permetre que un altre dispositiu ho faci.

© Los autores, 1998; © Edicions UPC, 1998.

6.4 Protocols de comunicació

La comunicació dintre d'un sistema VXI s'estableix entre el *commander* i els seus *servants*, utilitzant tota la sèrie de protocols representats a la Fig. 6.12. A nivell superior hi haurà el controlador VXI, que pot ser un PC directament inserible en el bastidor o bé un dispositiu d'interfície amb capacitat de connexió a través del bus GPIB o del MXI cap a un ordinador *host*.

Els dispositius basats en missatges utilitzen el protocol "Word Serial" com a únic mètode estandarditzat de comunicació VXI proporcionat per la norma. Consisteix en la tramesa asíncrona d'una paraula cada vegada, generalment de 16 bits (encara que és possible utilitzar paraules de 8 bits o bé de 32 bits). Es tracta d'un procediment semblant al desenvolupat a la norma IEEE-488, per a la transmissió de missatges entre dispositius.

Un protocol alternatiu que s'especifica a la VXI 1.2 i que s'afegirà també a la revisió 1.3 és la memòria compartida (S*hared Memory*). Es tracta d'utilitzar les zones de memòria VME per més d'un dispositiu, per aconseguir la transferència de grans blocs d'informació. Aquesta memòria pot estar en els propis instruments o bé en targetes de memòria especialment dissenyades.

6.4.1 Elements de la comunicació

1. Control de *servants* basats en registres.
Aquests protocols de comunicació són completament dependents del dispositiu i de com estiguin els seus registres. Per tant, el dissenyador del dispositiu és l'encarregat d'especificar els protocols de control requerits per les operacions del dispositiu.




Fig. 6.12 Estructura de protocols i normes aplicables a un sistema VXI

© Los autores, 1998; © Edicions UPC, 1998.

2. Control de *servant* basats en missatges.

El protocol de comunicació per *commander-servant* requereix del protocol de *servant*, dels registres de resposta i de dades. Opcionalment es pot fer servir el registre de senyal del *commander* i de les interrupcions del bus VME. El mètode més senzill de comunicació és el protocol *Word Serial*, que estableix les transferències d'informació amb paraules en sèrie de 16 bits. Es poden definir protocols de més alt nivell de transferència i també protocols de memòria compartida; el *commander* fa servir el comandament *Read Protocol* per conèixer el protocol de més alt nivell suportat pel *servant*.

6.4.2 Protocol *Word Serial*

Està basat en un model generalitzat de UART *full duplex*. Els registres de dades s'anomenen *full duplex* perquè les lectures i les escriptures són totalment independents. Cada escriptura en un registre de dades és interpretada com un comandament, a no ser que un de previ l'hagi definit com de dades. Els comandaments poden portar implícitament les seves dades o bé transferir-les en successives escriptures generalment no interrompudes.

Segons la longitud de les paraules transmeses tenim tres tipus de protocols:

1. Transferència *Word Serial*. L'amplada de les paraules és de 16 bits. Les dades es transfereixen per lectures o escriptures al registre baix de dades. Per defecte, totes les escriptures s'interpreten com a comandaments. La transferència afecta el bit corresponent (*Read Ready* o *Write Ready*) del registre de resposta.

2. Transferència *Longword Serial*. És un protocol de més alt nivell que suporta transferències de 32 bits de forma anàloga a l'anterior.

3. Tranferència *Extended Longword Serial*. Superior a l'anterior amb paraules de 48 bits. És un protocol només d'escriptura que fa servir la part alta i baixa del registre de dades estès.

6.5 Comandament del bus VXI

Hi ha tres plataformes de funcionament d'un bus VXI que són:

- Utilitzar un ordinador com a controlador de bus VXI mitjançant una interfície MXI.

- Mantenint l'antic controlador GPIB, ampliar l'equipament amb instruments VXI i utilitzar una interfície GPIB a VXI per controlar el nou equip. Aquest sistema, però, no extreu el màxim rendiment del bus VXI.

© Los autores, 1998; © Edicions UPC, 1998.

- Fer servir un ordinador especial VXI instal·lat dins el bastidor amb els altres instruments (*embedded VXI computer*). Aquest és un sistema atractiu ja que l'ordinador es comunica directament amb el bus. L'inconvenient és que d'aquesta manera no s'aprofita l'àmplia gamma d'ofertes existent en el mercat dels PC i la seva evolució contínua. Es tracta d'ordinadors PC especialment fabricats per inserir-se en el bastidor VXI ocupant l'amplada d'una o dues ranures. Amb aquest sistema que, per cert, és el més car, l'usuari disposa de totes les prestacions i capacitats concebudes pel bus VXI. Les velocitats de transferència de dades entre mòduls del bastidor poden arribar als 40 Mbytes per segon. L'ordinador permet controlar altres bastidors a través del bus MXI o el GPIB.




Fig. 6.13 Utilització d'un embedded PC *en el* slot *0 per comandar el bastidor VXI*

6.5.1 Interfície VXI-MXI

El bus MXI (bus interfície per extensió de multisistemes) serveix per comunicar diversos dispositius utilitzant cable flexible. Va ser dissenyat per National Instruments l'abril de 1989. Pot treballar en una gran varietat de plataformes com l'IBM PC AT, l'EISA, el PS/2, el Sun SPARCstation, els DECstation 5000, els RISC System/6000 i els ordinadors Macintosh. Aquest bus s'encarrega d'interconnectar de forma transparent aquests ordinadors amb sistemes de bus VXI i VME.

El bus MXI va sorgir com una necessitat d'aprofitar les capacitats dels nous ordinadors així com les altes velocitats dels instruments i perifèrics que poden sobrepassar els 10 Mbytes/s. En canvi, el bus estàndard d'instrumentació GPIB, creat a mitjan anys seixanta, és relativament lent (de l'ordre d'1 Mbyte/s).

Estructura del bus

El bus MXI és un sistema multimàster de 32 bits i propòsit general, cablejat de manera similar als cables GPIB i d'estructura semblant al bus VME. Es poden unir fins a 8 equips MXI alhora.

El mode de funcionament consisteix a acoblar múltiples equips mapejant porcions del seu espai d'adreçament i ajuntant-los tots. D'aquesta manera, el conjunt actua com un únic sistema amb espai

© Los autores, 1998; © Edicions UPC, 1998.

d'adreces compartides de forma que un equip pot accedir a recursos d'altres simplement amb lectures i escriptures a les adreces adequades sense necessitar d'un protocol de programari.

Cada interfície de maquinari MXI té una finestra de memòria que circuitalment detecta quan hi ha una lectura/escriptura a una adreça externa de manera que el bus s'encarrega de sincronitzar el cicle de bus entre els dos equips.

Senyals del bus

El connector MXI és de 62 pins. Inclou 32 adreces i dades amb control de paritat multiplexades, modificadors d'adreces per múltiples espais d'adreçament, línies per arbitrament de bus en sistemes multimàster, línia d'interrupció d'error i línies *handshake* per a operacions asíncrones. Es poden realitzar transferències de 8, 16 i 32 bits de dades, com també indivisibles operacions de lectura-escriptura i transferència en mode de blocs. La velocitat màxima és de 20 Mbytes/s.

Cables MXI

N'hi ha de dos tipus segons sigui per connexió punt a punt o bé per múltiples connexions (semblant al GPIB). Cada sistema MXI té un únic equip que actua com a controlador del sistema i que, a l'hora de connectar-se, ha de ser el primer de tota la cadena. Cada cable pot tenir una longitud màxima de 20 metres i, en el cas de connexions múltiples, el total no ha de sobrepassar aquesta distància.

Rendiments del bus MXI

La velocitat de transferència utilitzant un sistema MXI respecte d'un ordinador VXI directament acoblat és molt similar. Les mínimes diferències es deuen al temps de propagació del senyal pel cable, que és de 10 ns/m, com també al temps necessari per a la sincronització en el bus MXI. En canvi, en el rendiment global, s'ha de tenir en compte que moltes aplicacions utilitzen més temps en càlculs, visualitzacions per pantalla i lectures de disc del propi ordinador que en les transferències de dades pel bus. En aquest sentit, els ordinadors externs són, per regla general, quatre vegades més ràpids que aquells emprats per ordinadors VXI i, a més, tenen arquitectures més sofisticades, memòria *cache* de RAM, programes de control de disc més ràpids i altres beneficis.

Respecte al bus GPIB, els equips que utilitzen protocols de memòria compartida VXI són molt més ràpids i és on el rendiment d'aquest és realment superior al GPIB.

Mòdul de comandament VXI-MXI i targeta AT-MXI de National Instruments

El controlador MXI consisteix en el mòdul de comandament situat al *slot* 0 del bastidor VXI i en una placa de PC inserida en el seu bus paral·lel. La complexitat del sistema d'instrumentació que es pot construir amb aquest bus arriba fins a 84 mòduls VXI.

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.14 Connexió màxima de 7 bastidors de 12 instruments VXI mitjançant slot 0 *i controladors de tipus VXI-MXI*

La targeta AT-MXI conté una sèrie de *jumpers* i interruptors per tal de configurar el seu funcionament. Els valors per defecte són els mostrats a la Taula 6.9:

Taula 6.9 Paràmetres de configuració de la targeta AT-MXI

ADREÇA E/S BASE	340
NIVELL D'INTERRUPCIÓ DE LA TARGETA	12
NIVELL D'INTERRUPCIÓ DEL BUS MXI	10
CANAL DMA *MASTER*	6
CANAL DMA *SLAVE*	3

- *Adreça base*

La targeta requereix 32 bytes consecutius d'espai E/S per als seus registres interns. Aquest espai es pot definir entre 100_{16} a $3E0_{16}$ en increments de 20 hexadecimal. El valor per defecte és 340_{16}.

- *Selecció del nivell d'interrupció*

Donar un nivell d'interrupció a la placa requereix dos processos. Primer seleccionar la interrupció amb els interruptors de la placa i després habilitar-la per programari. La targeta pot fer servir dos tipus d'interrupcions:

a) Nivell d'interrupció per la targeta. Es fa servir per indicar quin nivell d'interrupció del PC AT s'utilitza per transportar l'estat de la targeta o informació d'error. Els valors vàlids són del 3 al 15; per defecte utilitza el 12.

b) Nivell d'interrupció del bus MXI. Es fa servir per indicar quin nivell d'interrupció del PC AT correspon al senyal d'interrupció del bus MXI IRQ. Els valors vàlids són també del 3 al 15; per defecte porta el 10. És possible donar el mateix valor que en el cas anterior,

© Los autores, 1998; © Edicions UPC, 1998.

c) donar un valor diferent pot ser d'utilitat si es vol una prioritat determinada dins les interrupcions del bus MXI.

- *Selecció del canal DMA*

També necessita dos passos en el procés d'habilitar un canal DMA. Primer posar l'interruptor en el canal volgut i després habilitar-lo amb el programari. Els valors possibles són entre el 3 i el 7. Per defecte, utilitza el 6 com a *master* i el 3 com a *slave*. En aquest cas l'interruptor és doble, un per indicar la línia de requeriment (DRQn) de DMA i l'altre per a la línia de coneixement (DACKn). Els valors han de ser els mateixos per als dos.

La utilitat del canal DMA depèn del mode de funcionament de la placa:

a) En mode *slave*, s'utilitza per tal de poder utilitzar els recursos del PC AT per part de l'equip *master* del bus MXI, com ara la memòria o recursos E/S (no oblidem que es poden interconnectar diferents ordinadors amb el bus MXI com si es tractés d'una xarxa).

b) En mode *master*, el canal DMA permet la transferència de blocs de dades a alta velocitat entre diferents equips. Aquesta operació, però, no resulta molt avantatjosa ja que l'ordinador pot fer transferències més ràpides utilitzant funcions "movs" que utilitzant un controlador DMA. De tota manera, és d'utilitat si fem servir un sistema operatiu multitasca.

- *Memòria del PC AT utilitzada en mode master*

Quan la targeta funciona en mode *master*, s'utilitza una finestra d'adreces de memòria de 64 Kbytes del PC AT. Ocupa una àrea de memòria estesa dins el primer megabyte, normalment el segment comença a les adreces $C0000_{16}$ i $D0000_{16}$. Per això és important que aquestes adreces no les ocupin altres equips de l'ordinador o programari del sistema. Així doncs, hem de realitzar els passos següents a l'hora de configurar l'ordinador:

a) En el fitxer de sistema del MS-DOS "Config.sys" s'ha d'utilitzar l'emulador de memòria estesa EMM386.EXE. Hem d'excloure la zona anterior mitjançant el paràmetre X=C000-E000. La línia següent mostra un exemple extret de l'ordinador utilitzat en pràctiques amb VXI:

```
DEVICE=C:\DOS\EMM386.EXE NOEMS HIGHSCAN I=B000-B7FF
    X=C000-E000 WIN=B500-B7FF WIN=B200-B4FF
```

b) En engegar l'ordinador hem d'entrar en el "CMOS Setup" i assegurar-nos que no hi ha cap perifèric que faci servir un mapatge de memòria de la zona reservada a l'AT-MXI, com pot passar en algunes BIOS, que l'utilitzen com a memòria per a vídeo.

- *Programes i arxius principals*

Els trobem en el directori C:\NIVXI i són els següents:

1. VXIINIT.EXE: és el programa d'inicialització de l'AT-MXI. És un programa per a DOS que inicialitza les interrupcions de la targeta, la RAM compartida, registres de configuracions del VXI i configuracions del bus. Normalment s'inclou en el fitxer AUTOEXEC.BAT del DOS per tal que es carregui quan es posa en marxa el sistema.

© Los autores, 1998; © Edicions UPC, 1998.

2. RESMAN.EXE: és el *Resource Manager* de NI per multibastidors. S'ha d'executar un cop carregat el VXIINIT.
3. VIC.EXE: és un programa per a DOS de control interactiu que executa funcions introduïdes de del teclat. És d'utilitat per aprendre funcions VXI, programar dispositius i desenvolupar i depurar els programes.
4. VICTEXT.EXE: és la versió del programa anterior per a Windows.
5. VXIEDIT.EXE: és el programa d'edició dels recursos del VXI per a DOS. Amb aquest programa podem configurar el sistema, editar noms de fabricants i el seu codi d'identificació associat i noms de models de dispositius VXI i no-VXI en el sistema, com també informació per configurar les interrupcions del sistema. A més podem veure informació del *Resource Manager* sobre la configuració del sistema.
6. VICTEDIT.EXE: és la versió per a Windows del programa anterior.

6.5.2 Interfície VXI-GPIB. Mòdul de comandament HPE-1406A

El mòdul de comandament HPE-1406A, és el *slot* 0, *system manager*, del sistema VXI, encarregat de controlar tots els instruments inserits al *rack* a través de la interfície GPIB. La configuració per defecte es mostra a la Taula 6.10, però a través d'interruptors situats sobre els panells laterals és possible modificar-ne els paràmetres.

La instal·lació s'efectua tal com mostra la Fig. 6.15. Ocupa el *slot* 0 del *rack*, per poder realitzar les funcions de *Resource Manager*.

La connexió típica d'aquest mòdul de comandament VXI cap a l'ordinador de control es pot realitzar com mostra la Fig. 6.16, a través del bus GPIB. També es pot comandar mitjançant una connexió en sèrie cap un terminal (aquest pot ser el propi PC treballant amb un programa d'emulació de terminal, com per exemple l'ADVLINK de HP).

Taula 6.10 Configuració per defecte del mòdul

Interruptor	Configuració
Adreça lògica	0
Àrea de servents	255
Adreça GPIB	9
Temporitzador bus VME (BTO)	Habilitat
Slot 0	Habilitat
Controlador del sistema VME	Habilitat
Font del CLK10	Intern
Nivell de requeriment del bus	3
RAM compartida (*shared*)	Habilitat (256 kB)

© Los autores, 1998; © Edicions UPC, 1998.




Fig. 6.15 Inserció del mòdul de comandament en el slot *0*




Fig. 6.16 Connexió típica del GPIB i el RS-232

© Los autores, 1998; © Edicions UPC, 1998.

A la Fig. 6.17, es mostra una pantalla d'ajuda des d'on es poden afegir i configurar instruments en el bus VXI. Es tracta de la utilitat VIC. A mesura que l'usuari va afegint instruments al *rack* o bé modifica els paràmetres dels instruments actuals, la base de dades de configuració es va actualitzant a través d'aquest programa.




Fig. 6.17 Configuració del sistema VXI mitjançant la utilitat VIC

Tal com veiem a la Fig. 6.18, tot un sistema de menús en l'entorn Windows ens permet instal·lar i modificar les característiques del sistema d'instrumentació VXI.




Fig. 6.18 Possibilitats d'instal·lació del sistema VXI

© Los autores, 1998; © Edicions UPC, 1998.

Bastidor VXI HP1401T

El bastidor de desenvolupament HP1401T és totalment compatible amb les especificacions del bus VXI. La capacitat de ventilació disponible es mostra a la Fig. 6.19, on s'indica el flux d'aire mínim per *slot*. Els ventiladors poden funcionar mitjançant dos mètodes: *a)* variable: amb els ventiladors a poca velocitat (75 % del flux d'aire), per a una temperatura ambient < 30 ºC, i a plena potència quan la temperatura ambient és > 40 ºC; *b)* amb els ventiladors funcionant sempre a plena potència.




Fig. 6.19 Capacitat de ventilació del bastidor

Aquest controlador està basat en missatges, tal com obliga la norma VXI, i disposa de gran quantitat d'ordres SCPI per a la seva programació. La seva gran versatilitat radica en el fet de poder assignar una adreça primària GPIB al bastidor i una adreça secundària a cadascun dels mòduls inseribles.

© Los autores, 1998; © Edicions UPC, 1998.

6.6 Exemples d'instruments modulars VXI

6.6.1 Mòduls de commutació i multiplexatge de senyals

Multiplexor VXI HPE-1460A

El mòdul de multiplexatge és una part fonamental per poder desenvolupar equips de test automàtic. La Fig. 6.20 en mostra l'esquema. El corrent màxim per cada interruptor queda limitat a 1 A.




Fig. 6.20 Diagrama en blocs del multiplexor

© Los autores, 1998; © Edicions UPC, 1998.

El HPE4060A disposa de capacitat per poder multiplexar fins a 64 canals de dos fils. Està organitzat en 8 *banks* de 8 canals cadascun. La commutació consisteix a connectar el terminal Hi o LO de cada canal a la línia COM de cada *bank*. Es tracta d'un dispositiu basat en registres. Si més no, quan s'utilitza el mòdul de comandament 1406A es pot programar amb comandaments SCPI d'alt nivell, gràcies al fet de disposar dels *drivers*. Hi ha diversos modes de funcionament: *1-Wire*; *2-Wire*; *3-Wire*; *4 - Wire*. Per poder realitzar les connexions amb facilitat hi ha també disponible un mòdul suplementari de connexionats (Fig. 6.21).




Fig. 6.21 Mòdul de connexionats auxiliar

© Los autores, 1998; © Edicions UPC, 1998.

Els comandaments SCPI per controlar el mòdul de multiplexatge es descriuen en la Taula 6.11.

Taula 6.11 Comandaments SCPI del multiplexor

SCPI Command
Quick Reference

Command		Description
ABORt		Abort a scan in progress.
ARM	:COUNt <*number*> *MIN* | *MAX* :COUNT? [*MIN* | *MAX*]	Multiple scans per INIT command. Query number of scans.
INITiate	:CONTinuous ON | OFF | 1 | 0 :CONTinuous? [:IMMediate]	Enables/Disables continuous scanning. Query continuous scan state. Starts a scanning cycle.
OUTPut	:ECLTrg<*line*>[:STATe] ON | OFF | 1 | 0 :ECLTrg<*line*>[:STATe]? [:EXTernal][:STATe] ON | OFF | 1 | 0 [:EXTernal][:STATe]? :TTLTrg<*line*>[:STATe] ON | OFF | 1 | 0 :TTLTrg<*line*>[:STATe]?	Enables/Disables ECL Trigger bus line pulse. Query ECL Trigger bus line state. Enables/Disables "Trig Out" pulse. Query port enable state. Enables/Disables TTL Trigger bus line pulse. Query TTL Trigger bus line state.
[ROUTe:]	CLOSe <*channel_list*> CLOSe? <*channel_list*> FUNCtion <*card_number*>,<*function*> FUNCtion? <*card_number*> OPEN <*channel_list*> OPEN? <*channel_list*> SCAN <*channel_list*> SCAN:MODE <*mode*> SCAN:MODE? SCAN:PORT <*port*> SCAN:PORT?	Close channel(s). Query channel(s) closed. Set operating mode. Query operating mode. Open channel(s). Query channel(s) opened. Define channels for scanning. Set scan mode. Query scan mode. Select Analog Bus. Query Analog Bus state.
STATus	:OPERation:CONDition? :OPERation:ENABle <*number*> :OPERation:ENABle? :OPERation[:EVENt]? :PRESet	Returns status of Condition register. Enables events in the Event register to be reported. Returns which bits in the Event register are unmasked. Returns which bits in the Event register are set. Sets Enable register bits to 0.
SYSTem	:CDEScription? <*number*> :CPON <*number*> | *ALL* :CTYPe? <*number*> :ERRor?	Returns description of module in Switchbox. Sets specified module in a Switchbox to its power-on state. Returns the module type. Returns error number/message to error queue.
TRIGger	[:IMMediate] :SLOPe <*slope*> :SLOPe? :SOURce BUS :SOURce ECLTrg<*line*> :SOURce EXTernal :SOURce HOLD :SOURce IMMediate :SOURce TTLTrg<*line*> :SOURce?	Causes a trigger to occur. Select negative polarity of the output trigger. Query polarity of the output trigger. Trigger source is *TRG. Trigger source is ECL Trigger bus line 0 or 1. Trigger source is "Trig In" port. Hold off triggering. Continuous (internal) triggering. Trigger source is TTL Trigger bus line (0 - 7). Query current trigger source.

© Los autores, 1998; © Edicions UPC, 1998.

Mòdul d'interruptors VX4353 de Tektronix

És una targeta de circuit imprès encaixada en un bastidor segons les especificacions VXI. Consta de 32 relés controlats independentment que es poden obrir o tancar individualment o tots alhora sota un programa de control. Es pot controlar el retard entre operacions successives d'activació o desactivació dels relés. Aquest pot anar de 0 a 65.535 ms. La programació es realitza per transmissió de caràcters ASCII des del controlador del sistema i a través del bus VXI fins al mòdul. Els comandaments també ofereixen informació d'estat per ser llegits i també estan indicats en els LED del panell frontal del mòdul. Altres comandaments donen informació sobre el retard i la identificació de l'instrument.

Controls i indicadors

- Interruptors d'adreça lògica. D'1 a 255 (1 a FF_{16}) o, en el cas d'utilitzar un controlador per a la interfície IEEE-488, l'adreça depèn del model d'aquest.
- Interruptor *Halt*. Selecciona la resposta al bit de *Reset*.
  ON: En fer una reinicialització del sistema en el mòdul
  OFF: Ignora el bit de *Reset* del bus
- LED:
  Power
  Failed. S'encén en activar-se la línia *SYSFAIL** del bus.
  Message LED. S'encén en processar la instrucció del subbus VME.
  Channel LED. Columna que va de 0 a 31 i depèn de l'estat de cada relé.

Especificacions

- Configuració: 32 *single-pole single-throw* (SPST) relés
- *Ratings*

Potència màxima:	1,000 VA AC	90 W DC
Voltatge màxim:	250 V AC	48 V DC
Corrent màxim:	5 A	

- Velocitat màxima d'operacions: 100 operacions/s
- Retard: de 0 a 65.535 ms
- *Duty cicle*: continu
- Aïllament:

Obert	1 KHz	< -90 dB
	10 KHz	< -80 dB
	100 KHz	< -60 dB
	1 MHz	< -42 dB

  Crosstalk entre canals (mesures fetes amb una càrrega de 600 Ω)

1 KHz	< -100 dB
10 KHz	< -80 dB
100 KHz	< -65 dB
1 MHz	< -47 dB

- Estat inicial: relés oberts
- Protocols VXI: protocol *Word Serial*

© Los autores, 1998; © Edicions UPC, 1998.

- Gràndària: format C amb l'amplada d'una ranura
- Interfície VME: *Data Transfer Bus (DTB) Slave*. A16, D16 només
- Transferècia de dades VXI: màxim de 300 Kbytes/s
- Comandaments acceptats: tots els VXI v1.3

  Els primaris MBD

  Abort Normal Operation
  Begin Normal Operation
  Byte Available
  Byte Request
  Clear
  End Normal Operation
  Read Protocol
  Read Protocol Error

  Comandaments addicionals:

  Read STB
  Read Interrupters
  Asynchronous Mode Control
  Control Event
  Control Response
  Set Lock
  Clear Lock
  Trigger

  Els comandaments restants generaran *WSProtocol*

- Registres VXI:

  ID
  Device Type
  Status
  Control
  Protocol
  Response
  Data Low

- Connectors externs: 2 DD-50 P
- Comandaments:

D z	DELAY z	assigna retard de temps
R	RESET	obre tots els relés
S	SET	tanca tots els relés
C z	CLOSE z	tanca el relé z
O z	OPEN z	obre el relé
T	TIME?	per conèixer el retard introduït
IDN?		missatge d'identificació

© Los autores, 1998; © Edicions UPC, 1998.

6.6.2 Mòdul E/S Digital VX4801 de Tektronix

Targeta de circuit imprès per a bastidors segons especificació VXI. Consta de 48 línies digitals d'entrada i sortida bidireccionals compatibles TTL o CMOS que estan òpticament aïllades. Aquesta última característica el fa especialment indicat per a operacions que requereixen un aïllament entre l'equip sota test i l'equip de mesura.

Les 48 línies programables d'entrada o sortida estan organitzades en 6 bytes de 8 bits. Cadascun es configura independentment sota el control d'un programa. Els comandaments tenen el format ASCII hexadecimal. Els paràmetres de programa controlat inclouen:

- selecció individual del byte com a entrada o sortida
- definició de màscares per entrada i sortida
- entrada de dades o control de sortida a partir dels comandaments del programari o del control del *handshake* extern
- elecció de la lògica de l'entrada, la sortida i les línies del *handshake*
- informació dels paràmetres d'operació en qualsevol moment

Les dades de sortida poden ser controlades com a bits, com a bytes individuals o com a grups de bytes. Es controlen per mitjà de comandaments o sota el *handshake* extern.

Les dades d'entrada sempre estan sota control. Es pot conèixer l'estat de tots els bytes, grups de bytes o bits individuals. L'entrada es controla per requeriment del comandament o pel *handshake* extern.

Les màscares poden ser superposades en les sortides o aplicades en les entrades abans de ser conegudes pel controlador, de manera que se'n millora la velocitat i interpretació.

La lògica d'entrades, sortides i línies de *handshake* es pot posar a nivell alt o baix sota el control del programa. El flanc actiu de les línies pot ser programat per les línies de *handshake*. Totes les línies són compatibles TTL i CMOS amb un corrent màxim per cada sortida de fins a 24 mA. La secció d'entrada i sortida està aïllada de la massa de l'aparell mitjançant opto-aïlladors i també de la pròpia font d'alimentació del mòdul.

Els senyals de *handshake* serveixen tant per al control de les entrades com per al de les sortides i consisteixen en les línies següents:

- Sortides: *Ready For Data* (RFD); *Data Available* (DAV); *Extern Tri-state* (ETS0-ETS5)
- Entrades: *Data Ready* (DRD) i *Data Acknowledge* (DAK)

Es pot obtenir en qualsevol moment informació de l'estat del sistema (lectura de les línies de *handshake*, configuració d'entrades i de sortides, lògica utilitzada, quines línies de *handshake* estan activades, lògica de cada byte d'entrada i de sortida, la condició d'alta impedància de cada byte de sortida i la informació d'errors). Els LED del panell frontal donen informació de l'estat del mòdul.

© Los autores, 1998; © Edicions UPC, 1998.

Controls i indicadors

- Interruptors:
  D'adreça lògica: d'1 a FF_{16} i en GPIB segons la interfície
  De selecció de la interrupció VME: d'1 a 7 segons nivell
  De parada (*halt*): ON: fa *reset* en encendre el sistema VXI
  OFF: ignora el bit *Reset* del bus VXI
  De selecció de byte: en el panell frontal controla el byte que s'ha de veure
- LED
  Power
  Fail: s'encén si està activada la línia *SYSFAIL** del bus VXI
  MSG LED: quan processa un cicle de treball VME, mínim 0,2 s
  RFI: requeriment d'interrupció
  RFD: indica l'estat de la línia de protocol *Ready For Data*
  DAV: ídem per *Data Available*
  DRD: ídem per *Data Ready*
  DAK: ídem per *Data Acknowledge*
  BYTE: Tres LED per indicar el byte al que pertanyen els bits B7-B0
  ERR: si hi ha cap error
  I/O: encès quan el byte és de sortida
  TRI: indica si el byte està en estat d'alta impedància
  B7 - BO: estat dels bits, encès si *High* (lògica TTL "1")

Especificacions

- Nombre de canals d'entrada/sortida: 48
- Configuració: selecció del byte com a entrades o sortides i també alta impedància
- Polaritat de transferència del byte: seleccionable com a lògica positiva o negativa
- Dades d'entrada: en format hexadecimal, dos caràcters per byte
- Control d'entrades: amb comandament de programa o per protocol extern
- Dades de sortides: programable en format hexadecimal o per bits individuals
- Control de sortides: per comandaments o sota el control d'un protocol extern
- Control d'alta impedància: per comandament o protocol extern sobre bytes individuals
- Capacitat de màscara: tipus AND, OR o XOR sobre bytes individuals
- Ordre de transferència: els bytes es poden transferir en qualsevol ordre tant d'entrada com de sortida
- Mode d'interrupció: seleccionable per programa d'errors i senyals RFD i DRD
- Tipus de senyals: TTL o CMOS
- Protocols VXI: *Word Serial*
- Grandària del mòdul VXI: de format C i una ranura d'amplada
- Interfície VME: *Data Transfer Bus* (DTB) *Slave*. A16, D16 només
- Nivell d'interrupció: seleccionable d'1 (prioritat màxima) a 7 (mínima)
- Reconeixement d'interrupció: enviant l'adreça del dispositiu amb els 8 bits de menor pes de D16

© Los autores, 1998; © Edicions UPC, 1998.

- Velocitat de transferència VXI: escriptura, 20 Kb/s com a màxim; lectura 400 Kb/s com a màxim
- Comandaments VXI suportats:

  BYTE AVAILABLE
  BYTE REQUEST
  BEGIN NORMAL OPERATION
  READ PROTOCOL
  READ STATUS
  CLEAR
  GRANT DEVICE (sense efecte)
  TRIGGER (sense efecte)
  SET LOCK (sense efecte)
  CLEAR LOCK (sense efecte)
  IDENTIFY COMANDER (sense efecte)

- REGISTRES VXI:

  ID
  tipus de dispositiu
  estat
  control
  protocol
  resposta
  part baixa de dades

- Comandaments:

  I { b (o) (d) (/)}...
  Comandament per llegir l'entrada
  b: defineix el byte com a entrada de 0 a 5 o * (tots)
  o: màscara: & (and), # (or) o X (xor)
  d: valor de la màscara 00 a FF
  /: sense efecte (fa més llegible un comandament múltiple)

  L { b (o) (d) (/)}...
  Comandament per definir la sortida
  b: defineix el byte com a sortida de 0 a 5 o * (tots)
  o: una de les lletres següents:
  D: carrega la dada definida per *d*
  S: posa a nivell alt (*high*) el bit indicat per *d*
  R: posa a nivell baix (*low*) el bit indicat per *d*
  &: AND la dada indicada per *d* al byte de sortida
  #: OR la dada indicada per *d* al byte de sortida
  X: XOR la dada indicada per *d* al byte de sortida
  d: valor ASCII de 00 a FF
  /: sense efecte (fa més llegible un comandament múltiple)

  M { (b) (m) (I) }...
  Comandament Mode que defineix els bytes d'entrada i sortida
  b: nombre de byte de 0 a 5 o * (tots)
  m: I o O, entrada o sortida, respectivament
  I: H o L, estat lògic *high* o *low*, respectivament

© Los autores, 1998; © Edicions UPC, 1998.

P { (p)...(e) }

Especifica la lògica del protocol

p: una de les lletres següents:

A: per la línia DAV
R: per la línia RFD
D: per la línia DRD
K: per la línia DAK
*: per totes les línies

e: + o -, lògica positiva o negativa, respectivament

Q (s)

Retorna l'estat del maquinari i el programari

s: una de les lletres següents:

A: dóna el missatge d'error
I: dóna l'estat programat d'interrupció VXI *Request True*
L: dóna l'estat de les entrades d'alta impedància externes
M: dóna informació programada pel comandament Mode
N: dóna el codi d'error
P: dóna informació sobre les línies de protocol i la lògica
R: dóna l'estat de la línia de protocol RDF
S: dóna informació sobre la lògica de cada byte
T: dóna la condició d'alta impedància de cada byte de sortida

R

Fa un *reset* i torna a l'estat inicial, que és:

Totes les línies en estat d'alta impedància
Tots els bytes com a entrades, actius a nivell alt (H)
Totes les línies de *handshake* extern inactives
La interrupció *Request True* desactivada

S

Fa que s'executi un autotest i torni a l'estat inicial anterior

T { (b)...(a) }

Posa bytes individuals de sortida en alta impedància

b: nombre de byte de 0 a 5 o *

a: una de les dues lletres:

A: *tri-state* activat (alta impedància)
I: alta impedància desactivada

U (c)

Indica si s'ha de fer una lectura/escriptura immediata amb els comandaments I o L o esperar a la condició del protocol extern

c: una de les lletres següents:

L: actualitzar la sortida immediatament després del comandament L
R: carregar la sortida quan es doni RFD
I: carregar l'entrada immediatament després del comandament I
D: carregar l'entrada quan es doni DRD

VER

Informa sobre la versió de programari del mòdul

X (c)

Per habilitar o inhabilitar la interrupció *Request True*

c: una de les lletres següents:

© Los autores, 1998; © Edicions UPC, 1998.

E: habilitar la interrupció si error
R: habilitar la interrupció si RFD
D: habilitar la interrupció si DRD
*: habilitar la interrupció en qualsevol dels casos

Z { (b)...(I) }
La lògica de les línies de protocol ETS0 - ETS5
b: nombre del byte de 0 a 5 o * (per a tots)
I: H o L si és actiu a nivel alt (*high*) o baix (*low*)

6.6.3 Generador de forma d'ona arbitrària HPE 1445A

Aquest és un instrument molt avançat de generació de forma d'ona arbitrària i programable amb llenguatge SCPI amb comandaments SCPI. És un dispositiu VXI basat en missatges. Per direccionar-lo, mitjançant un controlador GPIB-VXI, és necessari donar, en primer lloc, l'adreça primària GPIB, comuna a tot el *rack* VXI, i després l'adreça secundària, deduïda directament dividint la seva adreça lògica per 8. Per exemple, si l'adreça lògica és 80, l'adreça secundària serà la 10. La Fig. 6.22 mostra una fotografia del generador.




Fig. 6.22 Fotografia del mòdul generador de senyal

© Los autores, 1998; © Edicions UPC, 1998.

Entre les seves característiques podem mencionar:

- 13 bits de resolució
- 40 M-mostres/s
- Memòria per emmagatzemar 256 k-mostres
- Accés directe als registres d'alta velocitat per seleccionar la forma d'ona, la freqüència i el canvi de fase.

El diagrama en blocs d'un aparell d'aquestes característiques es mostra a la Fig. 6.23. Un microprocessador controla tot l'instrument. La generació de senyal està basada principalment en un DAC, que transforma la seqüència de paraules digitals emmagatzemades en la memòria en tensions de sortida. El voltatge és condicionat per un subsistema analògic de sortida. Hi ha filtres *anti-imaging*, amplificadors, adaptadors d'impedància, etc. Un sistema de *trigger* amb múltiples possibilitats de programació i de sincronisme, controla la forma d'ona.




Fig. 6.23 Diagrama en blocs del generador de senyal

Amb aquest aparell podem generar virtualment qualsevol forma d'ona que necessitem per realitzar el test, programant directament en SCPI. La profunditat de la memòria permet emmagatzemar fins a 128 formes d'ona a la vegada, i això estalviarà temps de test ja que no serà necessari recarregar la RAM gaire sovint.

Hi ha essencialment dues memòries en el dispositiu:

- Un segment de 256 k que va connectat directament al convertidor DAC.
- Una memòria de seqüència de 32 k que defineix com són connectats els segments consecutivament a alta velocitat. Permet ajuntar els segments de forma d'ona en qualsevol ordre. Aquestes seqüències poden repetir-se des de 1,000 fins a 64,000 vegades, o bé contínuament. Dintre d'una seqüència, els segments poden repetir-se fins a 4,096 vegades. Així, a partir de petits segments, podem generar formes d'ona llargues i complexes.

© Los autores, 1998; © Edicions UPC, 1998.

6.6.4 Multímetre HPE 1411A de Hewlett-Packard

Aquest instrument és basat en registres. Però d'igual manera que el mòdul multiplexor, quan s'utilitza amb el comandament 1406A, es transforma en un dispositiu basat en missatges i compatible SCPI. Aquest multímetre mesura voltatges, resistències amb dos fils i amb quatre fils (que inclouen sensors RTD) i termoparells. L'etapa d'entrada és flotant i balancejada, tal com es representa a la

A la Fig. 6.25 es mostra el procediment que cal seguir per efectuar una lectura del multímetre, considerant tota la seqüència de disparament (*trigger*).




Fig. 6.24 Etapa d'entrada al voltímetre




Fig. 6.25 Sistema de trigger del multímetre

© Los autores, 1998; © Edicions UPC, 1998.

Aquest instrument també pot funcionar en mode *scanning multimeter*, connectat directament al mòdul multiplexor 1460A, utilitzant uns busos auxiliars analògics i digitals. Amb aquesta funció el multiplexor passaria a ser un *slave* del multímetre.

A la Taula 6.12 es representen les especificacions de temps d'obertura, rang i resolució del multímetre.

Taula 6.12 Especificacions del multímetre

Aperture Time **Integration Time (PLCs)**			**10 µs*** **0.0005**	**100 µs** **0.005**	**2.5 ms** **0.125**	**16.7 ms** **1**	**20 ms** **1**	**267 ms** **16**	**320 ms** **16**
DC & AC Voltage (Using CONFigure/MEASure)									
Range DC	Range AC	Percent Overrange	Resolution						
0.113 V	0.0795 V	10%	7.629µV	3.814µV	0.476µV	0.119µV	0.119µV	28.9nV	28.9nV
0.91 V	0.63 V	10%	61.035µV	30.517µV	3.814µV	0.953µV	0.953µV	0.238µV	0.238µV
7.27 V	5.09 V	10%	488.281µV	244.14µV	30.517µV	7.629µV	7.629µV	1.907µV	1.907µV
58.1 V	40.7 V	10%	3.906mV	1.953mV	244.14µV	61.035µV	61.035µV	15.258µV	15.258µV
300 V	300 V	0%	31.25mV	15.625mV	1.953mV	488.28µV	488.28µV	122.07µV	122.07µV
DC & AC Voltage (Using RANGe)									
Range DC	Range AC	Percent Overrange	Resolution						
0.125 V	0.0875 V	0%	7.629µV	3.814µV	0.476µV	0.119µV	0.119µV	28.9nV	28.9nV
1.0 V	0.7 V	0%	61.035µV	30.517µV	3.814µV	0.953µV	0.953µV	0.238µV	0.238µV
8.0 V	5.6 V	0%	488.281µV	244.14µV	30.517µV	7.629µV	7.629µV	1.907µV	1.907µV
64.0 V	44.8 V	0%	3.906mV	1.953mV	244.14µV	61.035µV	61.035µV	15.258µV	15.258µV
300 V	300 V	0%	31.25mV	15.625mV	1.953mV	488.28µV	488.28µV	122.07µV	122.07µV
2-Wire & 4-Wire Resistance (Using CONFigure/MEASure)									
Range		Percent Overrange	Resolution						
232 Ω		10%	15.625 mΩ	7.812 mΩ	0.976 mΩ	244 µΩ	244 µΩ	61 µΩ	61 µΩ
1861 Ω		10%	125 mΩ	62.5 mΩ	7.812 mΩ	1.95 mΩ	1.95 mΩ	488 µΩ	488 µΩ
14894 Ω		10%	1 Ω	0.5 Ω	62.5 mΩ	15.6 mΩ	15.6 mΩ	3.9 mΩ	3.9 mΩ
119156 Ω		10%	8 Ω	4 Ω	0.5 Ω	125 mΩ	125 mΩ	31.2 mΩ	31.2 mΩ
1048576 Ω		10%	64 Ω	32 Ω	4 Ω	1 Ω	1 Ω	250 mΩ	250 mΩ
2-Wire & 4-Wire Resistance (Using RANGe)									
Range		Percent Overrange	Resolution						
256 Ω		0%	15.625 mΩ	7.812 mΩ	0.976 mΩ	244 µΩ	244 µΩ	61 µΩ	61 µΩ
2048 Ω		0%	125 mΩ	62.5 mΩ	7.812 mΩ	1.95 mΩ	1.95 mΩ	488 µΩ	488 µΩ
16384 Ω		0%	1 Ω	0.5 Ω	62.5 mΩ	15.6 mΩ	15.6 mΩ	3.9 mΩ	3.9 mΩ
131072 Ω		0%	8 Ω	4 Ω	0.5 Ω	125 mΩ	125 mΩ	31.2 mΩ	31.2 mΩ
1048576 Ω		0%	64 Ω	32 Ω	4 Ω	1 Ω	1 Ω	250 mΩ	250 mΩ
Max. Readings/Second **			13,150	3,000	350	58	49	2	1.9
Line Frequency Rejected			—	—	400 Hz	60 Hz	50/400 Hz	60 Hz	50/400 Hz
Normal Mode Rejection			0 dB	0 dB	60 dB	60 dB	60 dB	84 dB	84 dB
Bits of Resolution			14	15	18	20	20	22	22

* 10 µs aperture time is only available when a fixed range is specified.

** Reading rates are approximate and are achieved using a stand-alone multimeter, DC voltage function, fixed range, autozero off, offset compensation off, reading stored in mainframe/command module memory. See "Sample Rate" later in this chapter for the necessary sample rates.

© Los autores, 1998; © Edicions UPC, 1998.