# CPU実験 1班最終レポート

# メンバー

- ・ コア係 五反田
- ・ コンパイラ係 松下
- ・ シミュレータ係 毛利
- ・ □係 坂本

# ISAについて (担当: 五反田)

### 主な特徴

- . ワードサイズ: 32bit
- ワード単位アドレッシング
  - 結果、シーケンシャルな命令実行時、PCの増加は4ではなく1
- · ハーバードアーキテクチャ
  - 命令メモリ: 0x0000 ~ 0x3FFF (2^14 words)
  - データメモリ: 0x00000 ~ 0x3FFFF (2^18 words)


# 命令および即値のフォーマット

- ・ RISC-Vの命令形式を元に5つの命令フォーマット(R,I,S,U,F)を策定した。
  - そのうち、3形式(I,S,U)は即値を持ち、U形式はさらに即値の形式として、U形式およびJ形式の2形式に分類される。

# 命令フォーマット

|     | 31        | 25 24        | 20  | 19      | 15 | 14 12  | 11 | 7        | , ( | 6      | 0   |
|-----|-----------|--------------|-----|---------|----|--------|----|----------|-----|--------|-----|
| R形式 | funct7    | rs2          |     | rs1     |    | funct3 |    | rd       |     | opcode |     |
|     | 8         | '            |     |         |    |        |    |          |     |        | 20  |
|     | 31        |              | 20  | 19      | 15 | 14 12  | 11 | 7        | , ( | 6      | 0   |
| I形式 | ir        | mm[11:0]     |     | rs1     |    | funct3 |    | rd       |     | opcode |     |
|     |           |              |     |         |    |        |    |          |     |        | 2.5 |
|     | 31        | 25 24        | 20  | 19      | 15 | 14 12  | 11 | 7        | , ( | 6      | 0   |
| S形式 | imm[11:5] | rs2          |     | rs1     |    | funct3 |    | imm[4:0] |     | opcode |     |
| *   | 8         |              |     |         |    |        |    |          |     |        | 28  |
|     | 31        |              |     |         |    | 12     | 11 | 7        | , ( | 6      | 0   |
| U形式 |           | imm[31:21] / | imm | 1[19:0] |    |        |    | rd       |     | opcode |     |
| *   |           |              |     |         |    |        |    |          |     |        | 28  |
|     | 31 27     | 26 25 24     | 20  | 19      | 15 | 14 12  | 11 | 7        | , ( | 6      | 0   |
| F形式 | funct5    | fmt rs2      |     | rs1     |    | rm     |    | rd       |     | opcode |     |

# 即値フォーマット



# レジスタ

- ・プログラムカウンタ: pc
- ・汎用レジスタ: 32個 (x0~x31)
  - x0は0で固定される。
  - x0への書き込みは棄却される。
- · 浮動小数点レジスタ:32個 (f0~f31)
  - fOおよびf11~f29は以下に示す値に固定。
  - x0と同様f0,f11~f29への書き込みは棄却される。

| レジスタ名 | 値         | bit表現      | 備考              |
|-------|-----------|------------|-----------------|
| fO    | 0.0       | 0x00000000 |                 |
| f11   | 1.0       | 0x3F800000 | //LUIで生成可能      |
| f12   | 2.0       | 0x40000000 | //LUIで生成可能      |
| f13   | 4.0       | 0x40800000 | //LUIで生成可能      |
| f14   | 10.0      | 0x41200000 | //LUIで生成可能      |
| f15   | 15.0      | 0x41700000 | //LUIで生成可能      |
| f16   | 20.0      | 0x41A00000 | //LUIで生成可能      |
| f17   | 128.0     | 0x43000000 | //LUIで生成可能      |
| f18   | 200.0     | 0x43480000 | //LUIで生成可能      |
| f19   | 255.0     | 0x437F0000 | //LUIで生成可能      |
| f20   | 850.0     | 0x44548000 | //LUIで生成可能      |
| f21   | 0.100     | 0x3DCCCCCD | //LUI&ADDIで生成可能 |
| f22   | 0.200     | 0x3E4CCCCD | //LUI&ADDIで生成可能 |
| f23   | 0.001     | 0x3A83126F | //LUI&ADDIで生成可能 |
| f24   | 0.005     | 0x3BA3D70A | //LUI&ADDIで生成可能 |
| f25   | 0.150     | 0x3E19999A | //LUI&ADDIで生成可能 |
| f26   | 0.250     | 0x3E800000 | //LUIで生成可能      |
| f27   | 0.500     | 0x3F000000 | //LUIで生成可能      |
| f28   | pi        | 0x40490FDB | //LUI&ADDIで生成可能 |
| f29   | 30.0 / pi | 0x4118C9EB | //LUI&ADDIで生成可能 |

# 基本命令(RV32I改)

| 命令    | opcode    | 形式                           | 解釈疑似コード                                 | 命令(即値)フォーマッ |
|-------|-----------|------------------------------|---|-------------|
| lui   | 0b0110111 | lui rd, imm                  | rd = imm<<12, pc++                      | U           |
| auipc | 0b0010111 | auipc rd, imm                | rd = pc + (imm << 12), pc++             | U           |
| jal   | 0b1101111 | jal rd, imm                  | rd = pc + 1, $pc += imm$                | J           |
| jalr  | 0b1100111 | jalr rd, rs1, imm            | rd = pc + 1, $pc = rs1 + imm$           | I           |
| beq   | 0b1100011 | beq rs1, rs2, pc + (imm<<2)  | if(rs1 == rs2) then pc += imm else pc++ | В           |
| bne   | 同上        | bne rs1, rs2, pc + (imm<<2)  | if(rs1 != rs2) then pc += imm else pc++ | В           |
| blt   | 同上        | blt rs1, rs2, pc + (imm<<2)  | if(rs1 < rs2) then pc += imm else pc++  | В           |
| bge   | 同上        | bge rs1, rs2, pc + (imm<<2)  | if(rs1 >= rs2) then pc += imm else pc++ | В           |
| bltu  | 同上        | bltu rs1, rs2, pc + (imm<<2) | if(rs1 < rs2) then pc += imm else pc++  | В           |
| bgeu  | 同上        | bgeu rs1, rs2, pc + (imm<<2) | if(rs1 >= rs2) then pc += imm else pc++ | В           |
| lw    | 0b0000011 | lw rd, imm(rs1)              | rd = mem[rs1+imm], pc++                 | I           |
| sw    | 0b0100011 | sw rs2, imm(rs1)             | mem[addr] = rs2, pc++                   | S           |
| addi  | 0b0010011 | addi rd, rs1, imm            | rd = rsl + imm, pc++                    | I           |
| slti  | 同上        | slti rd, rs1, imm            | rd = (rs1 < imm) ? 1 : 0, pc++          | I           |
| sltiu | 同上        | sltiu rd, rs1, imm           | rd = (rs1 < imm) ? 1 : 0, pc++          | I           |
| xori  | 同上        | xori rd, rs1, imm            | rd = rsl ^ imm, pc++                    | I           |
| ori   | 同上        | ori rd, rs1, imm             | rd = rs1                                | imm, pc++   |
| andi  | 同上        | andi rd, rs1, imm            | rd = rs1 & imm, pc++                    | I           |
| slli  | 同上        | slli rd, rs1, imm            | rd = rs1 << imm, pc++                   | I(5bit)     |
| srli  | 同上        | srli rd, rs1, imm            | rd = rs1 >> imm, pc++                   | I(5bit)     |
| srai  | 同上        | srai rd, rs1, imm            | rd = rs1 >>> imm, pc++                  | I(5bit)     |
| add   | 0b0110011 | add rd, rs1, rs2             | rd = rs1 + rs2, pc++                    | R           |
| sub   | 同上        | sub rd, rs1, rs2             | rd = rs1 - rs2, pc++                    | R           |
| sll   | 同上        | sll rd, rs1, rs2             | rd = rs1 << rs2, pc++                   | R           |
| slt   | 同上        | slt rd, rs1, rs2             | rd = (rs1 < rs2) ? 1 : 0, pc++          | R           |
| sltu  | 同上        | sltu rd, rs1, rs2            | rd = (rs1 < rs2) ? 1 : 0, pc++          | R           |
| xor   | 同上        | xor rd, rs1, rs2             | rd = rs1 ^ rs2, pc++                    | R           |
| srl   | 同上        | srl rd, rs1, rs2             | rd = rs1 >> rs2, pc++                   | R           |
| sra   | 同上        | sra rd, rs1, rs2             | rd = rs1 >>> rs2, pc++                  | R           |
| or    | 同上        | or rd, rs1, rs2              | rd = rs1                                | rs2, pc++   |
| and   | 同上        | and rd, rs1, rs2             | rd = rs1 & rs2, pc++                    | R           |

| 命令    | opcode    | 形式                | 解釈疑似コード               | 命令フォーマット | レジスタ規定           | 備考        |
|-------|-----------|-------------------|-----------------------|----------|------------------|-----------|
| flw   | 0b0000111 | flw rd, imm(rs1)  | rd = mem[rs1+imm]     | I        | rd:fn,rs1:xn     |           |
| fsw   | 0b0100111 | fsw rs2, imm(rs1) | mem[rs1+imm] = rs2    | S        | rs2:fn,rs1:xn    |           |
| fadd  | 0b1010011 | fadd rd, rs1, rs2 | rd = rs1 + rs2        | F        | rd,rs1,rs2:fn    | IPコア実装    |
| fsub  | 同上        | fsub rd, rs1, rs2 | rd = rs1 rs2          | F        | rd,rs1,rs2:fn    | IPコア実装    |
| fmul  | 同上        | fmul rd, rs1, rs2 | rd = rs1 *. rs2       | F        | rd,rs1,rs2:fn    | IPコア実装    |
| fdiv  | 同上        | fdiv rd, rs1, rs2 | rd = rs1 /. rs2       | F        | rd,rs1,rs2:fn    | IPコア実装    |
| fsqrt | 同上        | fsqrt rd, rs1     | rd = sqrtf(rs)        | F        | rd,rs:fn         | IPコア実装    |
| fabs  | 同上        | fabs rd, rs1      | rd = fabsf(rs)        | F        | rd,rs:fn         | verilog実装 |
| fneg  | 同上        | fneg rd, rs1      | rd = -rs              | F        | rd,rs:fn         | verilog実装 |
| feq   | 同上        | feq rd, rs1, rs2  | rd = rs1 = rs2        | F        | rd:xn,rs1,rs2:fn | verilog実装 |
| flt   | 同上        | flt rd, rs1, rs2  | rd = rs1 < rs2        | F        | rd:xn,rs1,rs2:fn | IPコア実装    |
| fle   | 同上        | fle rd, rs1, rs2  | rd = rs1 <= rs2       | F        | rd:xn,rs1,rs2:fn | IPコア実装    |
| itof  | 同上        | itof rd, rs1      | rd = (float)rs1       | F        | rd:fn,rs1:xn     | IPコア実装    |
| ftoi  | 同上        | ftoi rd, rs1      | rd = roundf(rs2)      | F        | rd:xn,rs1:fn     | IPコア実装    |
| floor | 同上        | floor rd, rs1     | rd = (int)floorf(rs1) | F        | rd:xn,rs1:fn     | verilog実装 |
| xtof  | 同上        | xtof rd, rs1      | rd = rs1(bitコピー)      | F        | rd:fn,rs1:xn     |           |
| ftox  | 同上        | ftox rd, rs1      | rd = rs1(bitコピー)      | F        | rd:xn,rs1:fn     |           |

#### IO拡張命令

#### ob

・オペコード: 0b0101011 ・funct3: 0b000 (sbと同じ)

· 命令形式: ob rs2

output byteの略。例えば ob x1 とするとx1レジスタの下位8bitを出力

#### ib

オペコード: 0b0001011funct3: 0b100 (lbuと同じ)

· 命令形式: ib rd

input byteの略。例えば ib x1 とすると8bitの入力を上位24bitゼロ拡張してx1に入れる。

#### マイクロアーキテクチャについて (担当: 五反田)

- ・ ハーバードアーキテクチャ(メモリ空間等はISAについて参照)
  - 命令メモリは stand alone のBRAMを使用
  - データメモリは AXI4-Lite のコントローラを経由してBRAMを使用
- · 動作周波数: 基本180MHz
  - 最大260MHzまで動作(diff0)を確認。
- ・ 4ステージ構成
  - Fetch, Decode, Execute, Write backの4ステージ
  - 基本各1クロックの合計4クロック構成
  - メモリアクセスはEステージ2クロック
  - 不動小数点演算(IPコア使用およびfloor)はEステージ2~8クロック
  - IO拡張命令はEステージでブロッキング
- ・ IO は UART Lite IPコアを使用
  - Baud Rate: 115200(適宜変更可)
  - パリティ: なし(適宜変更可)
  - IOのエラー処理および投機的実行を行うIPコアのコントローラモジュールを実装
  - IPコアのコントローラはAXI4-StreamプロトコルでCPU本体と通信
- ・ 浮動小数点演算には浮動小数点演算用コントローラを使用
- ・実行開始用ボタンを作成
  - チャタリング除去モジュールを実装

| 資源名  | 使用数   | 使用率(%) |  |  |
|------|-------|--------|--|--|
| LUT  | 3592  | 1.48   |  |  |
| Reg  | 3232  | 0.67   |  |  |
| BRAM | 270.5 | 45.08  |  |  |
|      |       |        |  |  |

#### CPU実装の概図




Figure 1: block\_design.png

# シミュレータについて (担当: 毛利)

#### 概要

1分半ほどで min-rt の実行が終了した。

### コマンドラインオプション

- · -s ソースファイル名 アセンブリファイルを指定
- · -o 出力ファイル名 出力ファイル名 指定しないとsim.outに出力
- · -i 入力ファイル名 入力ファイル名 sldを指定する。
- ・-I ログファイル名 ログファイル名 指定しないとstderrに出力 権限次第で書き込めないかも?らしい

#### コマンド

- · r/run
  - プログラムの全実行
- ・ p / print X (未完成)
  - X に指定したものの値を表示する
  - X ::= pc/pcx/pcd | x0-x31 | f0-f31 | all (すべて表示) | メモリ (int型/float型は別)
  - pc/pcxは16進数で表示。10進数で表示したいならpcd。
- · 1 / log n0 n1
  - 現在の命令から数えてnO番目からn1番目までの命令とその時のレジスタの中身を"simulator.log"に書き出しながら全実行
- · o / opcode\_next n (未完成)
  - 指定した次のニーモニックまで実行

- · n / next n
  - 命令をn個実行
- · c / continue n (未完成)
  - 最初から数えてn番目の命令まで実行
- · h / help
  - この文章を表示する
- · i or initialize
  - 初期化
- · q or quit
  - シミュレータの終了

# 自分が担当した仕事について

- ・シミュレータ係を担当した。
  - bash上のdiffコマンドと上記の機能logを主に使ってデバッグし、2月27日に完動した。
- ・最初にアセンブリを読むシミュレータを作ろうとしたがsegmentation faultになって動かなかった。動かなかった理由は主に2つある。
  - 一つ目は仕様を理解していなかったからであり、二つ目は可読性が低くデバッグがしにくかったからである。
    - \* 具体的にはジャンプ命令の即値が仕様では相対アドレスであるが、絶対アドレスだと思い込んで実装していた。
  - また、コピペを乱用したり、ファイル分割しなかったせいで読みにくくなった。
    - \* その後、コア係がシミュレータを改良し動くようにしてくれた。
- ・コア係のシミュレータとは別にシミュレータを作るため、機械語を読んで動くシミュレータを作ることにした。
  - C言語のライブラリであるncursesをおすすめされたのでまずそれに触ってみた。
  - 自力でやろうとしたがよく分からなくなったため、先にできたシミュレータを写経し理解した。
  - 見やすくデバッグしやすいコードの書き方がかなり身についた。
  - その後、自分で書いたが黒いppmファイルが出力されるだけでうまく動かず発表日を迎えた。
  - 反省点は仕様書などの与えられた資料を読まず先にできたコードを読んで理解しようとしたことと班員とあまり連絡を取らなかったことである。
    - \* なぜなら、そのせいで効率の悪い作業になってしまったからである。
- ・発表日の後、まずデバッグの機能を増やし、シミュレータのバグをとりやすくすることを優先した。
  - 上記の機能logを実装し指定した命令とレジスタの中身をファイルに書き出すようにした。
  - 先にできたシミュレータを改造し同様のファイルを出力するようにしてdiffをとりバグを確認した。
  - 発表時のバグは以下によるものだとわかり、訂正して完動した。
    - \* switch文中のbreakが抜けていたこと
    - \* 一部の即値の値が符号付きであるべきところを符号なしにしていたこと
  - しかし、このときの実行時間は約40分だった。これは左シフトに\_\*pow(2,\_)を利用したからである。
    - \* その後、 << に書き換えた後は1分半程度で実行するようになった。
- ・ 今後、改良することがあれば、
  - 未完成のコマンドを実装したい。
  - また、結局使わずじまいだったライブラリncursesを利用しtabや方向キーを使えるようにしたい。

## さらなる高速化に必要なプロセッサの最適化と、それについての定量的な評価ほか

- · VLIW方式にし、2命令を同時に発行できるようにする。
  - このとき 1 クロック中で扱う処理が 2 倍になるので、レジスタファイルへのポートやALUなどを現在の 2 倍にする。
  - また、同時に扱う命令の依存関係の処理に気をつけなければならず、これはコンパイラにまかせるとよいと思われる
- ・性能はハザードを無視すれば、2倍ほどになる。ただし、2命令を同時に扱うため、ハザードによる相対的な損失はあがる。

## 参考文献

- · 同じ班員のレポート・slackの内容
- · David A.Patterson · John L.Hennessy
  - 『コンピュータの構成と設計 第5版 [上] ~ハードウェアとソフトウェアのインタフェース~』(成田光彦訳)日経BP社