


Порядок исполнения потока команд (фазы цикла исполнения команды)

• определения адреса команды	Ф1
• считывание команды	· · · · · · · · · · · · · · · · · · ·
• дешифрация команды в мопы	Ф2
• выборка операндов (данных по командам/мопам)	Ф3
• исполнение микроопераций	Ф4
• изменение состояния задачи по результату	
• сохранение результата	Ф5






Последовательная обработка



К9

<u>К8</u> К9

Конвейерная обработка




Идеальная ситуация:

 $t_{\text{ступени}} = 1 \text{ такт}$

Процессоры/операции усложняются Тактовые частоты увеличиваются

=> сложный блок не успевает



INTEL® 64 AND IA-32 ARCHITECTURES, 2-12 Vol. 1, (ctp.42 (42 / 3439))




Figure 2-3. The Intel Core Microarchitecture Pipeline Functionality


Микроархитектура 仄 σ


Nehal

ntel


10

13







Однотактный пятиступенчатый процессор MIPS



Конвейерная архитектура MIPS





HO

Реально конвейер увеличивает скорость выполнения программы не в 12-24 раз, а гораздо меньше.

- Микроархитектура процессора
- Структура программы

скорость

Простой, вызванный взаимозависимостью команд по данным

SUB	EDX, EDX
MOV	AX, MEM1
MOVZX	EAX, AX
DIV	MEM2
CMP	EDX,0
JZ	ZERO
PUSH	STR1

Пока команда **MOV AX, MEM1**

не закончит запись числа из памяти в регистр АХ, следующая команда

MOVZX EAX, AX

не сможет завершить выборку операндов и выполнить операцию расширения.

Время (такты)	Выборка команды	Декодирование	Выборка операндов	Исполнение операции	Запись результата
1	SUB EDX, EDX				
2	MOV AX, MEM1	SUB EDX, EDX			
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		
10	JZ ZERO	CMP EDX,0	DIV MEM2		MOVZX EAX, AX
11	JZ ZERO	CMP EDX,0	DIV MEM2		
12	JZ ZERO	CMP EDX,0	DIV MEM2		
13	JZ ZERO	CMP EDX,0	DIV MEM2		
14	JZ ZERO	CMP EDX,0	DIV MEM2		
			(КЭШ-промах)		
	JZ ZERO	CMP EDX,0	(Kom npoman)		
•••	JZ ZEKO	CMI EDA,0	Поиск в ОП		
	<u> </u>				
25		JZ ZERO	CMP EDX,0	DIV MEM2	
26	<u> </u>	JZ ZERO	CMP EDX,0		DIV MEM2
27		JZ ZERO	CMP EDX,0		DIV MEM2
28		JZ ZERO	CMP EDX,0		
29			JZ ZERO	CMP EDX,0	
30			JZ ZERO		CMP EDX,0
31			JZ ZERO		
32	<u> </u>			JZ ZERO	
33					JZ ZERO
34	PUSH STR1				
35		PUSH STR1			
36	<u> </u>		PUSH STR1		
37				PUSH STR1	
38					PUSH STR1

Для СМР на готов остаток от деления – регистр EDX, для JZ не готов флаг ZF

Простой, вызванный различной длительностью разных фаз команд (следующая ступень конвейера занята)

Фаза 3 команды **MOV AX, MEM1** и фаза 1 команды

DIV MEM2

и фаза 2 команды

MOVZX EAX, AX

начинаются одновременно на такте 5. Но в первом случае длительность фазы составит 3 такта, а во втором и третьем случае – 1 такт. Значит не смотря на то, что вторая и третья команда готова перейти в следующий блок конвейера, она этого сделать не может, т.к. этот блок занят предыдущей командой. И в течении следующих 3 тактов первая и вторая команда (первая и вторая конвейера) ступень

Tartisi	едую	ощая ступе	нь конвеи	ера занята	.)	
MOV AX, MEMI SUB EDX, EDX SUB	-	Выборка команды	Декодирование	Выборка операндов		Запись результата
MOV AX, MEMI SUB EDX, EDX SUB	1	SUB EDX, EDX			•	
3 MOVZX EAX, AX MOV AX, MEMI SUB EDX, EDX 4 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI SUB EDX, EDX 5 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI SUB EDX, EDX 6 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI SUB EDX, EDX 7 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI SUB EDX, EDX 8 CMP EDX,0 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI 9 CMP EDX,0 DIV MEM2 MOVZX EAX, AX MOV AX, MEMI 10 JZ ZERO CMP EDX,0 DIV MEM2 MOVZX EAX, AX 11 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 12 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 13 JZ ZERO CMP EDX,0 DIV MEM2 14 JZ ZERO CMP EDX,0 DIV MEM2 15 JZ ZERO CMP EDX,0 DIV MEM2 16 JZ ZERO CMP EDX,0 DIV MEM2 17 JZ ZERO CMP EDX,0 DIV MEM2 18 JZ ZERO CMP EDX,0 DIV MEM2 25 JZ ZERO CMP EDX,0 DIV MEM2 26 JZ ZERO CMP EDX,0 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 DIV MEM2 29 JZ ZERO CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO CMP EDX,0 32 JZ ZERO CMP EDX,0 33 JZ ZERO JZ ZERO 34 PUSH STR1 JZ ZERO 35 PUSH STR1 JZ ZERO 36 PUSH STR1 JZ ZERO 37 PUSH STR1 JZ ZERO 38 PUSH STR1 JZ ZERO 39 JZ ZERO JZ ZERO 30 JZ ZERO JZ ZERO 31 JZ ZERO JZ ZERO 32 JZ ZERO JZ ZERO 34 PUSH STR1 JZ ZERO 35 PUSH STR1 JZ ZERO 36 PUSH STR1 JZ ZERO 9 JZ ZERO JZ ZERO 9 JZ ZERO JZ ZERO 9 JZ ZERO JZ ZERO 10 JZ ZERO JZ ZERO 11 JZ ZERO JZ ZERO 12 JZ ZERO JZ ZERO 35 PUSH STR1 JZ ZERO 15 JZ ZERO 16 JZ ZERO JZ ZERO 17 JZ ZERO JZ ZERO 18 JZ ZERO JZ ZERO 19 JZ ZERO 19 JZ ZERO 19 JZ ZERO 10 JZ ZERO 10 JZ ZERO 10 JZ ZERO 11 JZ ZERO 12 JZ ZERO 13 JZ ZERO 14 JZ ZERO 15 JZ ZERO 16 JZ ZERO 17 JZ ZERO 18 JZ ZERO 19 JZ ZERO 10 JZ ZERO 10 JZ ZERO 10	2		SUB EDX, EDX			
MOVZX EAX, AX	3		MOV AX, MEM1	SUB EDX, EDX		
MOVZX EAX, AX MOV AX, MEM1	4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
6	5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
8 CMP EDX,0 DIV MEM2 MOVZX EAX, AX MOV AX, MEM 9 CMP EDX,0 DIV MEM2 MOVZX EAX, AX 10 JZ ZERO CMP EDX,0 DIV MEM2 MOVZX EAX, AX 11 JZ ZERO CMP EDX,0 DIV MEM2 12 JZ ZERO CMP EDX,0 DIV MEM2 13 JZ ZERO CMP EDX,0 DIV MEM2 14 JZ ZERO CMP EDX,0 DIV MEM2 15 JZ ZERO CMP EDX,0 DIV MEM2 16 JZ ZERO CMP EDX,0 DIV MEM2 17 JZ ZERO CMP EDX,0 DIV MEM2 26 JZ ZERO CMP EDX,0 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 DIV MEM2 29 JZ ZERO CMP EDX,0 DIV MEM2 29 JZ ZERO CMP EDX,0 DIV MEM2 30 JZ ZERO CMP EDX,0 DIV MEM2 31 JZ ZERO CMP EDX,0 DIV MEM2 32 JZ ZERO CMP EDX,0 DIV MEM2 33 JZ ZERO CMP EDX,0 JZ ZERO 34 PUSH STR1 35 PUSH STR1 36 PUSH STR1	6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8 CMP EDX,0 DIV MEM2 MOVZX EAX, AX MOV AX, MEM 9 CMP EDX,0 DIV MEM2 MOVZX EAX, AX MOVZX EAX, AX 10 JZ ZERO CMP EDX,0 DIV MEM2 MOVZX EAX, AX 11 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 12 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 14 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 15 JZ ZERO CMP EDX,0 DIV MEM2 CMP EDX,0 DIV MEM2 25 JZ ZERO CMP EDX,0 DIV MEM2 DIV MEM2 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 DIV MEM2 DIV MEM2 28 JZ ZERO CMP EDX,0 CMP EDX,0 DIV MEM2 DIV MEM2 29 JZ ZERO CMP EDX,0 CMP EDX,0 DIV MEM2 <	7	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
10 JZ ZERO CMP EDX,0 DIV MEM2 MOVZX EAX, 11 JZ ZERO CMP EDX,0 DIV MEM2 OUV MEM2	8	CMP EDX,0	DIV MEM2			MOV AX, MEM1
11 JZ ZERO CMP EDX,0 DIV MEM2 12 JZ ZERO CMP EDX,0 DIV MEM2 13 JZ ZERO CMP EDX,0 DIV MEM2 14 JZ ZERO CMP EDX,0 DIV MEM2 (K3III-промах) ———————————————————————————————————	9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		
11 JZ ZERO CMP EDX,0 DIV MEM2 12 JZ ZERO CMP EDX,0 DIV MEM2 13 JZ ZERO CMP EDX,0 DIV MEM2 14 JZ ZERO CMP EDX,0 DIV MEM2 (K3III-промах) ———————————————————————————————————	10	JZ ZERO	CMP EDX,0	DIV MEM2		MOVZX EAX, AX
13 JZ ZERO	11	JZ ZERO		DIV MEM2		
14 JZ ZERO CMP EDX,0 DIV MEM2 (K3III-προмах) 10 μcκ β ΟΠ 25 JZ ZERO CMP EDX,0 DIV MEM2 26 JZ ZERO CMP EDX,0 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 DIV MEM2 29 JZ ZERO CMP EDX,0 CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO CMP EDX,0 32 JZ ZERO CMP EDX,0 33 JZ ZERO CMP EDX,0 34 PUSH STR1 35 PUSH STR1 70 PUSH STR1	12	JZ ZERO	CMP EDX,0	DIV MEM2		
CMP EDX,0 CMP	13	JZ ZERO	CMP EDX,0	DIV MEM2		
JZ ZERO CMP EDX,0 ———————————————————————————————————	14	JZ ZERO	CMP EDX,0	DIV MEM2		
26 JZ ZERO CMP EDX,0 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 CMP EDX,0 29 JZ ZERO CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO CMP EDX,0 32 JZ ZERO JZ ZERO 33 JZ ZERO JZ ZERO 34 PUSH STR1 PUSH STR1 36 PUSH STR1 PUSH STR1	• • •	JZ ZERO	CMP EDX,0			
26 JZ ZERO CMP EDX,0 DIV MEM2 27 JZ ZERO CMP EDX,0 DIV MEM2 28 JZ ZERO CMP EDX,0 CMP EDX,0 29 JZ ZERO CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO CMP EDX,0 32 JZ ZERO JZ ZERO 33 JZ ZERO JZ ZERO 34 PUSH STR1 PUSH STR1 36 PUSH STR1 PUSH STR1	25		JZ ZERO	CMP EDX,0	DIV MEM2	
28 JZ ZERO CMP EDX,0 29 JZ ZERO CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO JZ ZERO 32 JZ ZERO JZ ZERO 33 JZ ZERO JZ ZERO 34 PUSH STR1 PUSH STR1 36 PUSH STR1 PUSH STR1	26		JZ ZERO			DIV MEM2
28 JZ ZERO CMP EDX,0 29 JZ ZERO CMP EDX,0 30 JZ ZERO CMP EDX,0 31 JZ ZERO JZ ZERO 32 JZ ZERO JZ ZERO 33 JZ ZERO JZ ZERO 34 PUSH STR1 PUSH STR1 36 PUSH STR1 PUSH STR1	27		JZ ZERO	CMP EDX,0		DIV MEM2
30	28		JZ ZERO			
31 JZ ZERO 32 JZ ZERO 33 JZ ZERO 34 PUSH STR1 35 PUSH STR1 36 PUSH STR1	29			JZ ZERO	CMP EDX,0	
32 JZ ZERO 33 JZ ZERO 34 PUSH STR1 35 PUSH STR1 36 PUSH STR1	30			JZ ZERO		CMP EDX,0
33 JZ ZERO 34 PUSH STR1 STR1 PUSH STR1	31			JZ ZERO		
34 PUSH STR1 9000	32				JZ ZERO	
35 PUSH STR1 PUSH STR1	33					JZ ZERO
36 PUSH STR1	34	PUSH STR1				
	35		PUSH STR1			
A	36			PUSH STR1		
37 PUSH STR1	37				PUSH STR1	
38 PUSH STR1	38					PUSH STR1

простаивает.

Простой, вызванный различной длительностью разных фаз команд (команда не готова перейти с предыдушей ступени)

Например

Ступень 4 конвейера (обрабатывающие блоки) простаивает с 5 по 25 такт, т.к. не подготовлены данные ни по одной команде обработки данных.

oroba	переити с	предыдуп	цеи ступен	іи)	
Время (такты)	Выборка команды	Декодирование	Выборка операндов	Исполнение операции	Запись результата
1	SUB EDX, EDX				
2	MOV AX, MEM1	SUB EDX, EDX		1	
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		
10	JZ ZERO	CMP EDX,0	DIV MEM2		MOVZX EAX, AX
11	JZ ZERO	CMP EDX,0	DIV MEM2		
12	JZ ZERO	CMP EDX,0	DIV MEM2		
13	JZ ZERO	CMP EDX,0	DIV MEM2		
14	JZ ZERO	CMP EDX,0	DIV MEM2		
			(ICOHI EDOMON)		
	TO CEDO	CAREDVO	(КЭШ-промах)		
•••	JZ ZERO	CMP EDX,0	- OH		
			Поиск в ОП		
25		JZ ZERO	CMP EDX,0	DIV MEM2	
26		JZ ZERO	CMP EDX,0		DIV MEM2
27		JZ ZERO	CMP EDX,0		DIV MEM2
28		JZ ZERO	CMP EDX,0		
29			JZ ZERO	CMP EDX,0	
30			JZ ZERO		CMP EDX,0
31			JZ ZERO		
32				JZ ZERO	
33					JZ ZERO
34	PUSH STR1				
35		PUSH STR1			
36			PUSH STR1		
37				PUSH STR1	
38					PUSH STR1

Простой, вызванный КЭШ промахом и длительным поиском данных в оперативной памяти ВС

Простои возникают обращении при в ОП. Но данными процессор не обращается в ОП напрямую, а ищет нужные данные в КЭШ, и если не находит, то только тогда выполняет длительную операцию чтения блока ОП. Простои возникают случайно и непредсказуемо, и тормозят блоки как до выборки операндов, так и после.

`	onepainon				
Время (такты)	Выборка команды	Декодирование	Выборка операндов	Исполнение операции	Запись результата
1	SUB EDX, EDX				
2	MOV AX, MEM1	SUB EDX, EDX			
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		
10	JZ ZERO	CMP EDX,0	DIV MEM2		MOVZX EAX, AX
11	JZ ZERO	CMP EDX,0	DIV MEM2		,
12	JZ ZERO	CMP EDX,0	DIV MEM2		
13	JZ ZERO	CMP EDX,0	DIV MEM2		
14	JZ ZERO	CMP EDX,0	DIV MEM2		
	JZ ZERO	CMP EDX,0	(КЭШ-промах) Поиск в ОП		
25		JZ ZERO	CMP EDX,0	DIV MEM2	
26		JZ ZERO	CMP EDX,0		DIV MEM2
27		JZ ZERO	CMP EDX,0		DIV MEM2
28		JZ ZERO	CMP EDX,0		
29			JZ ZERO	CMP EDX,0	
30			JZ ZERO		CMP EDX,0
31			JZ ZERO		
32				JZ ZERO	
33					JZ ZERO

SUB EDX, EDX MOV AX, MEM1 MOVZX EAX, AX

DIV MEM2 CMP EDX,0

JZ ZERO

PUSH STR1

Простой, вызванный различной длительностью разных фаз команд (следующая ступень конвейера занята)

Простой из-за КЭШ-промаха

Простой, вызванный различной длительностью разных фаз команд (команда не готова перейти с предыдущей ступени)

Простой из-за зависимости по данным (регистр АХ, EDX, регистр флагов-бит ZF

Простой после команды передачи управления

Простои в работе конвейера команд

Время (такты)	Выборка команды	Декодирование	Выборка операндов	Исполнение операции	Запись результата
1	SUB EDX, EDX				
2	MOV AX, MEM1	SUB EDX, EDX			
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7/	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		
10	JZ ZERO	CMP EDX,0	DIV MEM2		MOVZX EAX, AX
11	JZ ZERO	CMP EDX,0	DIV MEM2		
12	JZ ZERO	CMP EDX,J	DIV MEM2		
15	JZ ZERO	CMP EDX,0	DIV MEM2	7	
14	JZ ZERO	CMP EDX,0	DIV MEM2		
			(КЭШ-промах)		
	JZ ZERO	CMP EDX.0	(КЭш-промах)		
• • •	JZ ZEKO	CMP EDX.II	П		
			Поиск в ОП		
25		JZ ZERO	CMP EDX,0	DIV MEM2	
26		JZ ZERO	CMP EDX,0		DIV MEM2
27		JZ ZERO	CMP EDX,0		DIV MEM2
28		JZ ZERO	CMP EDX,0		
29			JZ ZERO	CMP EDX,0	
30			JZ ZERO		CMP EDX,0
31			JZ ZERO		
32			7	JZ ZERO	
33					JZ ZERO
24	PUSH STP1	7			
35		PUSH STR1			
36			PUSH STR1		
37				PUSH STR1	
38					PUSH STR1
35 36 37	Toshis	PUSH STR1	PUSH STR1	PUSH STR1	PUSH STR1

ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

- Простой, вызванный различной длительностью разных фаз команд
- Простой после команды передачи управления
- Простой из-за зависимости команд по данным
- Простой, вызванный КЭШ-промахом

Предложите способы борьбы с этими простоями

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО РАЗНОЙ ДЛИТЕЛЬНОСТЬЮ РАЗНЫХ ФАЗ КОМАНДЫ

простой ступени1 на тактах 3-4

простой ступеней 3,4 на тактах 4-6

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К2	K1		
3	К2	K1		
4	К2	K1		
5		К2	K1	
6			К2	K1
7				К2

Т	акты	Ступень1	Ступень?	Ступень3	Ступень4
	1	K1			
	2	K2	K1		
	3		K2	K1	
	4		K2		K1
	5		K2		
	6			K2	
	7				K2

??????

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО РАЗНОЙ ДЛИТЕЛЬНОСТЬЮ РАЗНЫХ ФАЗ КОМАНДЫ

простой ступени1 на тактах 3-4

простой ступеней 3,4 на тактах 4-6

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К2	K1		
3	К2	K1		
4	К2	K1		
5		К2	K1	
6			К2	K1
7				К2

Т	акты	Ступень1	Ступень?	Ступень3	Ступень4
	1	K1			
	2	K2	K1		
	3		K2	K1	
	4		K2		K1
	5		K2		
	6			K2	
	7				K2

• уравнивание длительности всех фаз,

УРАВНИВАНИЕ ДЛИТЕЛЬНОСТИ ВСЕХ ФАЗ (до самой длинной)

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К2	K1		
3	К2	K1		
4	К2	K1		
5		К2	K1	
6			К2	K1
7				K2

длительность фазы = длительность цикла =
$$\frac{1}{\text{тактовая частота}}$$

- Упрощает управление
- Маскирует простои

такты	Ступень1	Ступень1 Ступень2 Ступень3		Ступень4	
Takibi		CTYTICTIDZ	CTYTICTIOS	CTYTICTIO	
1	K1				
2	K1				
3	K1				
4	К2	K1			
5	К2	K1			
6	К2	K1			
7		К2	K1		
8		К2	K1		
9		К2	K1		
10			К2	K1	
11			К2	K1 1.0	

ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

Как ликвидировать простой, вызванный различной длительностью разных фаз команд?

Условно две категории простоев:

1)Блок занят

Продублировать блоки, занимающие много времени на исполнение фазы

2)Фаза команды исполняется слишком долго


Одна из фаз команды слишком длинная— надо её **разбить на несколько** более мелких.

Дублировать медленные или наиболее востребованные ступени (блоки ЦП)




такты	Ступень1	Ступень2.1	Ступень2.2	Ступень2.3	Ступень3	Ступень4
1.	K1					
1.	К2	K1				
1.	К3	K1	К2			
1.		K1	К2	К3		
1.			К2	К3	K1	
1.				К3	K2	K1
1.					К3	К2
1.						K3 ₂₁

ВЕДЕНИЕ БУФЕРОВ между ступенями с разной длительностью фаз (блоками ЦП)




Способ ликвидации простоев, вызванных различной длительностью разных фаз команд

если блок часто занят – дублировать блоки



и **вводить буферы** между ступенями конвейера (блоками ЦП) для распределения команд/мопов по нескольким блокам)

ВЕДЕНИЕ <mark>БУФЕРОВ</mark> МЕЖДУ СТУПЕНЯМИ С РАЗНОЙ ДЛИТЕЛЬНОСТЬЮ ФАЗ И ДОБАВЛЕНИЕ НЕСКОЛЬКИХ ПАРАЛЛЕЛЬНЫХ МЕДЛЕННЫХ СТУПЕНЕЙ



64-entry TLB-4K, 32-entry TLB-2/4M


25

ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

Как ликвидировать простой, вызванный различной длительностью разных фаз команд?

2) Если одна из фаз команды слишком длинная — надо её **разбить на несколько более мелких**. Когда разбиение более не возможно, уравнять все фазы — по длине самой долгой.


Ликвидации простоев (неравномерность фаз).




Первый способ (для простоты управления) — уровнять фазы и сделать длительность такта по


длительности максимальной фазы





Второй способ – сократить длительность такта, порезать самые длинные фазы на более мелкие операции и создать отдельные блоки для их исполнения







РАЗБИЕНИЕ ДЛИННЫХ ФАЗ НА НЕСКОЛЬКО КОРОТКИХ

такты	Ступень1	Ступені	ь2 Ступе	нь3	Ступень	4 Ф1 —	Ф2	→ Ф3	Ф 4
1	K1						/		
2	К2	K1					/		
3	K2	K1					•	1	
4	K2	K1						1	
5		К2	K1					1	
6			K2		K1			1	
7					К2			1	
	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$								
так	ты Ступе	нь1 С	гупень2.1	Сту	/пень2.2	Ступень2.3	Ступень3	Ступень4	
1	L K1	L							
2	2 K2	2	K1						
3	3		К2		K1				
4	l .				K2	K1			
5	5					К2	K1		
6	5						К2	K1	
7	7							К2	

РАЗБИЕНИЕ ДЛИННЫХ ФАЗ НА НЕСКОЛЬКО КОРОТКИХ



пятиступенчатый конвейер Intel 486 и Pentium




Фазы						
раньше	new	название				
	1	IF1				
Ф1. IF – выборка команды	2	IF2				
•	3	IF3				
	4	ID1				
Ф2. ID - декодирование	5	ID2				
_	6	ID3				
	7	AR1/SC				
Изменение последовательности команд	8	AR2/IS				
	9	IRF				
	10	AG				
Ф3. Выборка операндов	11	DC1				
	12	DC2				
Ф4. Исполнение операции	13	EX1				
	14	FT1				
Ф5. Обратная запись		FT2				
		IWB/DC				

Ликвидации простоев 3 и 4 типа (неравномерность фаз) – разбиение длинных фаз на несколько более коротких

Современные процессоры имеют порядка двух десятков стадий в конвейере

- чтение операндов из регистров и размещение в RF (Allocate)
- переименование мопов/регистров/флагов Rename диспетчеризация




http://www.ixbt.com/cpu/cpu-pedia.shtml Энциклопедия процессорных терминов

микрослияние

Современные процессоры с разбиением команды на 16 фаз/стадий

Стадии		Выполняемые действия							
1	IF1	Выборка из КЭШ L1I в блока предварительной	BPU I	Предсказание адреса перехода					
2	IF2	выборки	ILD I	Перекодирование - определения длин команд					
3	IF3		ILD E	во фрагменте кода					
4	ID1	Декодирование							
5		Макрослияние - позволяет одним мопом закодировать две (редко больше) команды							
6	ID3	Микрослияние - позволяет одним мопом закодировать две микрооперации							
7	AR1	Размещение – чтение и размещение содержимого архитектурных регистров в регистровом файле и буфере мопов							
8	AR2	Переименование операндов/флагов в соответствии с размещением в регистровом файле (заполнение таблицы RAT)							
9	RSV	Диспетчеризация - планирование и осуществление внеочередного запуска на исполнение мопов							
10	EX1	Исполнение (Execution) параллельное исполнение АБ Генерация адреса для операнда в ОП							
11	EX1			Доступ к L1D (Data cache) поиск операнда					
12	EX1	исполнительных блоках	DC2 I	Выборка операнда и передача в буфер мопов					
13	RB1	Перенесение результатов исполненных мопов в регистровый файл							
14	RB2	Корректировка используемого для переименования регистров таблицы ссылок на физический РФ, чтобы записанный мопом архитектурный регистр указывал на верный физический							
15		Проверка на очередность записи результатов и на возможность завершения команды. Отказ возможен в случае обнаружения: • исключения при исполнении мопа; • для условных переходов — неверного предсказания перехода (поведения или адреса); • для мопов, выполнивших упреждающие чтения из памяти — неверного предсказания адреса. В последних двух случаях диспетчер возвращает конвейер в предыдущее точно известное состояние («сброс конвейера»), теряя все упреждающие результаты.							
16	RB4	Обратная запись результатов, готовых на текущий так в правильном порядке							




- 1) Формирование адреса команды
 - 2)Поиск в КЭШ L1I
 - 3)Передача широкого слова в блок предварительной выборки
 - 1)Предекодерование (определение длины /сложности команд, выбор декодера или передача в планировщик (MIS),
 - 2)Макрослияние
 - 3)Декодирование = формирование мопов
 - 4)Микрослияние
 - 3)Переупорядочивание мопов, переименование регистров
 - 2)Анализ типов мопов (int/float/sse...), слияние совместимых и распределение слитых по исполнительным кластерам 3)Загрузка операнда из связанного
 - 3)Загрузка операнда из связанного регистра в ROB
 - 1)Генерация адреса операнда в ОП 2)доступ к L1D (Data cache) поиск операнда 2)азгрузия операция из L1D в буфор
 - 3)загрузка операнда из L1D в буфер конвейер операций
 - 1) параллельное исполнение нескольких моп в нескольких исполнительных блоках и запись результатов в RB 2)Проверка исключений
 - 1)Сканирование RB на предмет обнаружения мопов, которые уже не повлияют на выполнение других команд и формирование из них совокупности завершённых команд (для простых инструкций)

 Восстановление последовательности


результатов моп в завершённых командах в порядке поступления команд

Обратная запись результатов




Конвейер Silverthorne

http://pc.watch.impress.co.jp/docs/2008/0207/kaigai417_05.pdf



Haswell Core µArch



ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

- Простой, вызванный различной длительностью разных фаз команд 🗸
- Простой из-за зависимости команд по данным
- Простой после команды передачи управления
- Простой, вызванный КЭШ-промахом

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО ЗАВИСИМОСТЬЮ КОМАНД ПО ДАННЫМ

Команда K2 использует результаты команды K1, которые будут готовы на 4 такте. Значит K2 может их использовать не ранее 5 такта.

простой ступеней 2,3,4 на тактах 3-6

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К2	K1		
3	Кз		K1	
4				K1
5		К2		
6		К3	К2	
7			К3	К2

Предложите способы борьбы с этими простоями

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО ЗАВИСИМОСТЬЮ КОМАНД ПО ДАННЫМ

Команда К2 использует результаты команды К1, которые будут готовы на 4 такте. Значит К2 может их использовать не ранее 5 такта.

простой ступеней 2,3,4 на тактах 3-6

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К2	K1		
3	K3		K1	
4				K1
5		K2		
6		К3	К2	
7			К3	К2

поможет

• Внеочередное исполнение команд

ВНЕОЧЕРЕДНОЕ ИСПОЛНЕНИЕ КОМАНД

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2	К3	K1		
3	K4	К3	K1	
4	К2	K4	К3	K1
5		К2	К4	К3
6			К2	K4
7				К2

Команда К2 может запуститься на ступени 2 не ранее 5 такта, тогда до неё на тактах 2,3,4 будут запущены более поздние команды К3 и К4 (при условии, что они по этим же данным независимы).

Очень сильно усложняется структура ЦП:

- дополнительные накопительные буферы отложенных команд/микроопераций
- дополнительные накопительные буферы для хранения готовых операндов
- дополнительные блоки управления и диспетчеризации потока команд/микроопераций
- дополнительные блоки восстановления правильного порядка потока результатов команд/микроопераций

39

Ликвидация простоев, вызванных зависимостью команд по данным - ИЗМЕНЕНИЕ ОЧЕРЕДНОСТИ ИСПОЛНЕНИЯ КОМАНД

SUB EDX, EDX
MOV AX, MEM1
MOVZX EAX, AX
DIV MEM2

Время (такты)	Выборка команды	Выборка команды Декодирование Ви		Исполнение операции	Запись результата
1	SUB EDX, EDX			•	
2	MOV AX, MEM1	SUB EDX, EDX			
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7	DIV MEM2	MOVZX EAX, AX	MOV AV MEM1		
8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
9	CMP EDX,0	DIV MEM2	MOVZX EAX, AX	_2 такта	
10	JZ ZERO	CMP EDX,0	DIV WIEWIZ		MOVZX EAX, AX

Простой есть – выборка операндов для MOVZX EAX, АХ выполняется за 2 такта

Меняем местами команды


MOV AX, MEM1
SUB EDX, EDX


MOV AX, MEM1
SUB EDX, EDX
MOVZX EAX, AX
DIV MEM2

ı.						
•	Время	Выборка команды	Декодирование	Выборка операндов	Исполнение	Запись результата
	(такты)	1	, , , , ,	1 1	операции	1 - 5
	1	MOV AX, MEM1				
	2	SUB EDX, EDX	MOV AX, MEM1			
	3	MOVZX EAX, AX	SUB EDX, EDX	MOV AX, MEM1		
	4	MOVZX EAX, AX	SUB EDX, EDX	MOV AX, MEM1		
	5	MOVZX EAX, AX	SUB EDX, EDX	MOV AX, MEM1		
	6	MOVZX EAX, AX	SUB EDX, EDX	MOV AX, MEM1	1	
	7	DIV MEM2	MOVZX EAX, AX	CLID EDV EDV	1 такт	MOV AX, MEM1
	8	CMP EDX,0	DIV MEM2	MOVZX EAX, AX	SUB EDX, EDX	
	9	JZ ZERO	CMP EDX,0	DIV MEM2		SUB EDX, EDX
	10	JZ ZERO	JZ ZERO	DIV MEM2		MOVZX EAX, AX

Ликвидация простоев второго типа (зависимость по данным) БЛОКИ ПЕРЕУПОРЯДОЧИВАНИЯ

Нужно размещать зависимые команды (микрооперации) в потоке исполнения по возможности дальше друг от друга, для чего в некоторых современных ЦП/ядрах используются специальные блоки переупорядочивания и обратного восстановления последовательности микроопераций.





ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

- Простой, вызванный различной длительностью разных фаз команд 🗸
- Простой из-за зависимости команд по данным 🗸
- Простой после команды передачи управления
- Простой, вызванный КЭШ-промахом

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО КОМАНДАМИ ПЕРЕДАЧИ УПРАВЛЕНИЯ

Команда K2 использует результаты команды K1 (адрес перехода = адрес следующей команды K2), которые будут готовы на 4 такте. Значит K2 может быть выбрана не ранее 5 такта.

простой всех ступеней на тактах 2-7

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2		K1		
3			K1	
4				K1
5	К2			
6		К2		
7			К2	

Предложите способы борьбы с этими простоями



СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО КОМАНДАМИ ПЕРЕДАЧИ УПРАВЛЕНИЯ

Команда K2 использует результаты команды K1 (адрес перехода = адрес следующей команды K2), которые будут готовы на 4 такте. Значит K2 может быть выбрана не ранее 5 такта.

простой всех ступеней на тактах 2-7

такты	Ступень1	Ступень2	Ступень3	Ступень4
1	K1			
2		K1		
3			K1	
4				K1
5	К2			
6		K2		
7			К2	

поможет

- Предсказание переходов
- Спекулятивное (по предположению) исполнение команд


заранее ПРЕДСКАЗЫВАТЬ адреса следующих команд

Для линейного участка кода программы, состоящего из последовательности команд (обработки /передачи данных и дополнительных) — всё просто. Адрес выбираемого блока команд — следующий за текущим (по порядку).

Для команд передачи управления — сложнее, надо предугадать адрес, куда управление будет передано.

Поведение переходов предсказывается заранее, чаще всего удачно = 93-94% верных предсказаний.


Instruction Cache (L1) КЭШ инструкций




Next IP Unit – блок формирования адреса следующей команды


– рассчитывает адрес следующей команды в потоке исполнения

• Для «линейных» команд




• Для команд ветвления






Sandy Bridge

обработка ализация Суперскалярная ВВ



Пример кодов команд и их адресов



СТРУКТУРА БЛОКА ПРЕДСКАЗАНИЯ ПЕРЕХОДОВ


Основой **BPU** (branch predictor unit) - **Блока предсказания переходов** является **таблица**, в которой запомнены адреса переходов, уже выполненных ранее.

0041 0041 0041 0041 0041 0041 0041 0041	00401002 B9 05000000 F784B1 00304000 0F0000000 78 08 FE05 15304000 EB 06 0040101C FE05 14304000 83C6 04 E2 E0 0040102C BA 01304000 6A 00 0040102C 6A 00 E8 F8050000 C9 00401030 C9 C2 0C00 E8 E3050000		MOV ECX,5 TEST [DWORD DS.ESI*4+ECX+403000],0000000F JS SHORT 0040101C INC [BYTE DS:403015] JMP SHORT 00401022 INC [BYTE DS:403014] ADD ESI,4 LOOP SHORT 00401007 MOV EDX,OFFSET 00403001 PUSH 0 CALL <jmp.&comd g32.getsavefilenamea=""> LEAVE RETN 0C CALL <jmp.&comc:132.initcommoncontrols></jmp.&comc:132.initcommoncontrols></jmp.&comd>		
	Адрес к	оманды, являющейся		Адрес выполненного перехода	
	командо	рй передачи управления			
		00 40 10 12		00 40 10 1C ^V	
		00 40 10 25		00 40 10 07	
		00 40 10 2E		00 00 03 FB	

Если на момент чтения блока команд в нём встречается адрес, запомненный в таблице, то из таблицы выбирается адрес перехода, по которому будет выбираться следующий блок команд для запуска в конвейер.

АЛГОРИТМ ВЫПОЛНЕНИЯ ПЕРЕХОДА

- 1. Дешифратор прикрепляет к команде перехода оба адреса 1)предсказанный адрес перехода и 2)предварительно признанный неудачным.
- 2. Выполняется предварительная выборка блока команд по предсказанному адресу. И одновременно целочисленный блок выполняет операцию перехода.
- 3. По окончании перехода определяется, какая из ветвей была выбрана.
- 4. <u>В случае перехода по предсказанию</u> все предварительно накопленные и выполненные команды данной ветви 1) маркируются как годные для дальнейшего использования, и продолжается исполнение данной ветви программы.
 - **В противном случае**, блок выполнения перехода (целочисленный блок) изменяет статус всех команд данной ветви на "подлежащие удалению". Потом передает в буфер адреса перехода правильный адрес перехода 2), и буфер, в свою очередь, перезапускает конвейер с этого адреса.



АЛГОРИТМ ВЫПОЛНЕНИЯ ПЕРЕХОДА

В момент отставки инструкции передачи управления (при неправильном предсказании перехода) все последующие инструкции загруженные в конвейер будут отменены, и начнётся считывание инструкций из І-кэша по правильному адресу. Такую процедуру называют СБРОСОМ КОНВЕЙЕРА, а время (в тактах), которое было потрачено на выполнение инструкции перехода с момента её считывания из кэша, называют ДЛИНОЙ КОНВЕЙЕРА НЕПРЕДСКАЗАННОГО перехода.

Это время характеризует чистую потерю в идеальных условиях, когда инструкция проходила через все этапы «гладко» и нигде не задерживалась по внешним причинам. В реальных условиях потеря на неправильно предсказанный переход может оказаться выше.

Длина конвейера непредсказанного перехода не всегда указывается в документации и известна весьма приблизительно. Её довольно трудно замерить, так как современные предсказатели переходов работают достаточно эффективно и не позволяют добиться гарантированной доли неправильных предсказаний в тестах.

Можно дать следующие примерные оценки длины конвейера (http://www.ixbt.com/cpu/cpu-microarchitecture-part-1.shtml):

```
Intel Pentium III (P6) — 11,

Intel Core Duo (P-M) — 12,


Intel Pentium 4 (P7) — 15,

Intel Prescott P-4E — 22,

Intel Core 2 Duo (P8) — 14,


AMD Athlon 64 / Opteron (K8) — 11,

IBM PowerPC 970 — 13.
```



СОВРЕМЕННЫЕ ПРОЦЕССОРЫ

с разбиением команды на 16 фаз/стадий их издержки неправильных предсказаний переходов



Длина конвейера непредсказанного перехода

http://www.ixbt.com/portopc/atom-clover5.shtml

ПРОБЛЕМЫ/ЗАМЕДЛЕНИЕ ПРИ РАБОТЕ КОНВЕЙЕРА ЯДРА ПРОЦЕССОРА

- Простой, вызванный различной длительностью разных фаз команд 🗸
- Простой из-за зависимости команд по данным 🗸
- Простой после команды передачи управления 🗸
- Простой, вызванный КЭШ-промахом

Простои в работе конвейера команд


SUB EDX, EDX
MOV AX, MEM1
MOVZX EAX, AX
DIV MEM2
CMP EDX,0
JZ ZERO
PUSH STR1

Время (такты)	Выборка команды	Декодирование	Выборка операндов	Исполнение операции	Запись результата
1	SUB EDX, EDX				
2	MOV AX, MEM1	SUB EDX, EDX			
3	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX		
4	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1	SUB EDX, EDX	
5	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		SUB EDX, EDX
6	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
7	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
8	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
9	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
10	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
11	DIV MEM2	MOVZX EAX, AX	MOV AX, MEM1		
12	CMP EDX,0	DIV MEM2	MOVZX EAX, AX		MOV AX, MEM1
13	CMP EDX,0	DIV MEM2	MOVZX EAX AX		
14	JZ ZERO	CMP EDX,0	DIV MEM 2		MOVZX EAX, AX
15	JZ ZERO	CMP EDX,0	DIV MEM2		
16	JZ ZERO	CMP EDX,0	DIV MEM2		
17	JZ ZERO	CMP EDX,0	DIV MEM2		
18	JZ ZERO	CMP EDX,0	DIV MEM2		
19	JZ ZERO	CMP EDY,0	DIV MEM2		
20	JZ ZERO	CMT EDX,0	DIV MEM2		
21	JZ ZERO	CMP EDX,0	DIV MEM2		
22	JZ ZERO	CMP EDX,0	DIV MEM2		
23		JZ ZERO	CMP EDX,0	DIV MEM2	
24			JZ 7FRJ	CMP EDX,0	DIV MEM2
25			JZ ZERO		CMP EDX,0

Простой из-за КЭШ-промаха (копий искомых данных нет в ОП)

СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО КЭШ-ПРОМАХАМИ

Команда К1 при чтении данных из КЭШ не нашла там достоверной копии, значит надо обратиться в ОП. Это в несколько раз дольше, чем прочитать из КЭШ. Все последующие команды простаивают.



Предложите способы борьбы с этими простоями



СПОСОБЫ УСТРАНЕНИЯ ПРОСТОЯ, ВЫЗВАННОГО КЭШ-ПРОМАХАМИ

Команда при чтении данных из КЭШ не нашла там достоверной копии блока ОП, значит надо обратиться за оригиналом в ОП. Это в несколько раз дольше, чем прочитать из КЭШ. Все последующие команды простаивают.

Поможет

- внеочередное исполнение
- временное хранение последних результатов по программе во внутренних буферах процессора
- предсказание адресов данных и предварительная выборка данных из ОП

Временное хранение операндов и результатов

= использование множества буферов загрузки/сохранения

фаза выборки операндов

из регистров

из ОП (КЭШ)

Часто в потоке команд соседние команды обращаются к одним и тем же данным


Незачем многократно считывать одну и ту же переменную, можно считать её 1 раз и хранить в буфере, куда перенаправляются все последующие команды/мопы, работающие с этой переменной

регистровый файл

буферы загрузки (load buffers)


^{* -} http://moodle.technion.ac.il/pluginfile.php/313428/mod_resource/content/1/Core%20uArch%20-%20Advanced%20VLSI%20Arch.pdf

БЛОКИ ВЫБОРКИ ДАННЫХ (ОПЕРАНДОВ)



БЛОКИ ВЫБОРКИ ДАННЫХ (ОПЕРАНДОВ)

- исключение дублирующих операций чтения
- использование буферов



ПРЕДСКАЗАНИЕ АДРЕСОВ ДАННЫХ

УСТРОЙСТВА ПРЕДВАРИТЕЛЬНОЙ ВЫБОРКИ ДАННЫХ (из КЭШ/ОП)



потоковой предвыборки



Алгоритм предугадывания:

- принимается большая вероятность линейности запросов к обрабатываемым данным (элементов массивов, строк, таблиц...)
- в КЭШ предварительно загружается ближайший к текущему блоку ОП

Алгоритм предугадывания:

базируется на регистре-указателе команд (ІР)

- отслеживает отдельные инструкции загрузки (чтения данных из ОП), вычисляя постоянный шаг (в цикле)
- адрес упреждающей выборки = текущий адрес + шаг