RTHS: یک مرتبساز سختافزاری با کارایی بالا و هزینه کم، با استفاده از یک الگوریتم مرتبسازی چندبعدی

پرستو شجاعی سرچشمه، محمد مهدی رجبی، محمدرضا رحیمی جعفری، زهرا سادات موسوی

مرتب سازی انواع مختلفی دارد و بسته به جاهای مختلف و بر اساس نیاز های ما استفاده از هرکدام متفاوت و مطابق با نیاز است، از آنجایی که این مقاله را برای درس FPGA آماده کردیم، ما از یک الگوریتم مرتب سازی چند بعدی برای به وجود آوردن مرتبساز سختافزاری آنجایی با کارایی بالا و کم هزینه استفاده کردیم و در ادامه به بحث در این مورد میپردازیم. مرتبساز سختافزاری بلادرنگ (RTHS) برای کاربردهای پردازش دادههای حجیم که در آن عملکرد و صرفهجویی در منابع از اهمیت بالایی برخوردار است، استفاده می شود. FPGAها با فراهم آوردن راهحلهایی با توان عملیاتی بالا و استفاده بهینه از حافظه، امکان پیادهسازی طراحیهای موازی و خطی را برای انواع معماریها فراهم می کنند. روشهای سنتی مانند شبکه مرتبسازی بیتونیک (CBSN) علیرغم توان عملیاتی بالا، کارایی حافظه پایینی دارند و نیازمند منابع زیادی برای پیادهسازی هستند. اما RTHS با کاهش قابل توجه منابع مورد نیاز، این مشکل را برطرف کرده است.

کلید واژه- شبکه مرتبسازی بیتونیک، طراحی با هزینه کم، مرتبساز موازی، مرتبساز زمان واقعی، الگوریتم مرتبسازی، شبکه مرتبسازی

۱- مقدمه

مرتبسازی عملیات اساسی در زمینههای مختلفی مانند جستجو، پایگاه داده، و هوش مصنوعی است که بر زمان اجرای سیستمها برای پردازش دادههای بزرگ تأثیر زیادی دارد. الگوریتمهای مرتبسازی نرمافزاری نیاز به تعداد زیادی تکرار دارند و با افزایش ورودیها زمان اجرا نیز افزایش مییابد. تکنیکهای جدید با استفاده از پردازندههای چند هستهای و GPU به بهبود عملکرد این الگوریتمها کمک کردهاند، و اخیراً طراحی شتابدهندههای سختافزاری با FPGA مورد توجه قرار گرفته است. طراحی شتاب دهندههای سخت افزاری نیاز به منابع زیادی دارد و زمان اجرای بدترین حالت برای وظایف مرتبسازی در سیستمهای زمان واقعی اهمیت ویژهای دارد. یکی از ابزارهای مفید برای این کار، ساختار صف Min/Max queue است که در کاربردهایی مانند الکترونیک و پزشکی استفاده مي شود. الگوريتم مرتبسازي بيتونيک Batchers با استفاده از معماری سختافزاری موازی برای سریعتر کردن عملیات مرتبسازی طراحی شده است. این الگوریتم به دلیل نیاز به حافظه زیاد و منابع بالا برای تعداد زیاد ورودیها مشکلاتی دارد، از جمله عدم توانایی در بررسی میانی فرایند مرتبسازی و افزایش طول مسیر بحراني. اين مقاله الگوريتم مرتبسازي چندبعدي (MDSA) را پیشنهاد می کند که به کاهش منابع مورد نیاز، افزایش کارایی حافظه


و کاهش تأثیر منفی بر زمان اجرا کمک میکند. الگوریتم MDSA به عنوان جایگزینی برای تکنیکهای دیگر در سیستمهای زمان واقعی و برای پیادهسازی Min/Max queues و یافتن رکوردهای بزرگترین و کوچکترین در دادههای بزرگ کاربرد دارد. ساختار مقاله به این صورت است: بخش ۲ به معرفی شبکه مرتبسازی بیتونیک و بلوکهای CAS میپردازد، بخش ۳ به بررسی سختافزارهای مختلف مرتبسازی با FPGA، بخش ۴ الگوریتم MDSA را معرفی میکند، بخش ۵ رویکرد پیشنهادی و معماری آن را بررسی میکند، و بخش بخش ۵ رویکرد پیشنهادی و معماری آن را بررسی میکند، و بخش عنایج تجربی را ارائه میدهد و بخش ۷ به جمعبندی مقاله میپردازد.

۲- پس زمینه


بلوکهای CAS

یک شبکه مرتبسازی ترکیبی از لایههای بلوکهای مقایسه و جابجایی موازی (CAS) است که ورودیهایبیتی نامرتب را به خروجیهای N-بیتی مرتبشده تبدیل می کند. هر بلوک CAS دارای دو ورودی و دو خروجی است. اگر ورودیها مرتب باشند، رکوردها به صورت مستقیم به خروجی میروند؛ در غیر این صورت، بلوک CAS مرودها را جابجا می کند. بلوکهای CAS توسط یک مقایسه گر M/2 بیتی و دو مالتی پلکسر ۲:۱ پیادهسازی می شوند. هر رکورد به دو بخش تقسیم می شود: کلید و داده. کلید برای مقایسه و ترتیبدهی

استفاده می شود در حالی که داده بدون تغییر از بلوکهای CAS عبور می کند. دو نوع بلوک CAS وجود دارد: افزایش دهنده و کاهش دهنده. شکل (a) یک بلوک CAS افزایش دهنده را نشان می دهد. پس از مقایسه دو رکورد ورودی، رکورد کوچکتر از مالتی پلکسر راست و رکورد بزرگتر از مالتی پلکسر چپ عبور می کند. با استفاده از بلوکهای CAS افزایش دهنده، یک شبکه مرتبسازی با استفاده از بلوکهای CAS افزایش دهنده، یک شبکه مرتبسازی یک بلوک CAS کاهش دهنده را نشان می دهد. این بلوک، رکورد یک بلوک کوچکتر را از مالتی پلکسر چپ و رکورد بزرگتر را از مالتی پلکسر برگتر را از مالتی پلکسر برگترین رکوردها در بالا به دست می دهد. شکل (c) یک بلوک برگترین رکوردها در بالا به دست می دهد. شکل (c) یک بلوک



برای ساخت بلوکهای CAS برای شبکههای مرتبسازی. (a) بلوک CAS برای شبکههای مرتبسازی. (b) بلوک CAS دو حالته.



شکل ۲: شبکه CAS برای واحد مرتبسازی بیتونیک با ۸ ورودی و دارای ۳ مرحله CAS ۶ گام CAS و ۲۴ بلوک CAS افزایشی

همانطور که از نامش پیداست، این بلوک برای کار در هر دو

حالت صعودی و نزولی طراحی شده است. اگر مقدار سیگنال "Direction" صفر باشد، بلوک دوحالته مانند یک بلوک CAS افزایشی عمل می کند؛ در غیر این صورت، به یک بلوک CAS کاهشدهنده تبدیل می شود. تاخیر یک بلوک CAS به مقایسه گر و مالتی پلکسر ۲:۱ که به صورت سری به هم متصل شدهاند، بستگی دارد. باید تاخیر یک گیت XOR را به این مقدار برای یک بلوک CAS دوحالته اضافه کنیم.

شبکه مرتبسازی بیتونیک

همانطور که قبلاً ذکر شد، یک سری از بلوکهای CAS موازی یک شبکه مرتبسازی را تشکیل میدهند. هر بار، یک مجموعه N رکورد نامرتب وارد شبکه می شود. بلوکهای CAS در هر مرحله ورودی های خود را مرتب می کنند و خروجی های خود را به عنوان ورودی به مرحله بعدی ارسال می کنند. شبکه مرتبسازی بیتونیک به طور گستردهای برای پیادهسازیهای سختافزاری استفاده شده است. در یک شبکه بیتونیک با N ورودی، ما (log2(N مرحله CAS داریم. هر CAS بلوک N/2 بلوک N/2 مرحله N/2 بلوک N/2 بلوک N/2 بلوک N/2 بلوک N/2موازی در هر مرحله است. شکل ۲ یک شبکه مرتبسازی بیتونیک با هشت ورودی را نشان می دهد. در مرحله اول، ما چهار بلوک CAS موازی با دو رکورد به عنوان ورودی داریم، بنابراین فقط به یک مرحله برای مرتبسازی آنها نیاز داریم. مرحله ۲ شامل دو مرحله متوالی است. هر مرحله رکوردهای خود را از مرحله قبلی دریافت میکند و آنها را مطابق با اتصالات از پیش تعریف شده بلوکهای CAS مربوطه مرتب می کند. مرحله ۳ شامل سه مرحله است و مرحله آخر آن، دنباله نهایی مرتبشده از رکوردهای دادهشده را خروجی میدهد. $\log_2(N)(\log_2 \ T/1)$ یک شبکه بیتونیک با N ورودی در مجموع (N)+1) مرحله دارد. تعداد كل بلوكهاى CAS مورد نياز براى شبكه از معادله زیر محاسبه می شود:

$$NumCAS = N / 4 \times \log_2(N)(\log_2(N) + 1)$$
 (1)

برای مثال، واحد مرتبسازی بیتونیک با هشت $\log_2(8)=(8)=(8)=(8)$ ورودی نشان داده شده در شکل 1 شامل $1/2 \times log_2(8)(log_2(8)+1)=6$ مرحلی، $8/4 \times log_2(8)(log_2(8)+1)=24$ و گلست، منابع مورد نیاز برای بلوک (CAS فزایش دهنده است. منابع مورد نیاز برای پیاده سازی یک واحد مرتبسازی بیتونیک به تعداد بلوک های دارد. همچنین، تاخیر شبکه بلوک های دارد. مراحل بستگی دارد. عالوه بر این، طبق معادله (۱)، این تاخیر تعداد ورودی های قابل قبول را محدود می کند.

۳- کارهای مرتبط

چندین راهحل PHSA برای بهبود فرآیند مرتبسازی بر اساس شبکههای مرتبسازی بیتونیک و ادغام پیشنهاد شده است. در این بخش، به معرفی برخی از این روشها که بر روی FPGAها پیادهسازی شدهاند، پراخته می شود.

در مقیاس بزرگ بر روی FPGA پیشنهاد کردهاند. شبکه مرتبسازی در مقیاس بزرگ بر روی FPGA پیشنهاد کردهاند. شبکه مرتبسازی ادغامی از تاخیر کم و بهرهوری حافظه بهینه بهره می برد، اما به دلیل کمبود موازی سازی در مرحله نهایی شبکه، از توان عملیاتی پایین رنج می برد. در مقابل، شبکه مرتبسازی بیتونیک توان عملیاتی بالایی دارد، اما هزینه آن تاخیر زیاد و نیازهای حافظه بالاست. نویسندگان با ترکیب شبکههای مرتبسازی ادغامی و بیتونیک، سعی در رفع نقاط ضعف ذاتی هر دو روش دارند. در این روش، مراحل اولیه از ساختار مرتبسازی ادغامی استفاده می کند، در حالی که مراحل نهایی از روش بیتونیک برای افزایش موازی سازی بهره می برد. این ترکیب، توان عملیاتی را بهبود بخشیده و مصرف حافظه را کاهش می دهد، البته با هزینه افزایش نیازهای منابع. همچنین، برای پیدا کردن کمترین و بیشترین ورودی ها، نیاز به مرتبسازی کامل تمامی رکوردها دارد.

این محققان کاربرد جدیدی از شبکههای مرتبسازی در مبدلهای چندسطحی مدولار (MMC) با معرفی یک معماری جدید مبتنی بر بیتونیک برای بهبود کنترل تعادل ولتاژ خازنها (CVB) ارائه دادهاند. آنها یک روش تجزیه برای اشتراک واحدهای CAS بین زیرمدولهای تجزیه شده معرفی کردهاند. این روش مصرف منابع را کاهش میدهد، اما افزایش سطح تجزیه باعث بدتر شدن تاخیر و توان عملیاتی شبکه مرتبسازی میشود.

Rocket Queue Architecture را بر اساس رجیسترهای شیفتی و مرتبسازی هپ Min/Max را بر اساس رجیسترهای شیفتی و مرتبسازی هپ پیاده سازی کرده است. رجیسترهای شیفتی به بخشهایی تقسیم میشوند که هر بخش تنها یک بلوک CAS دارد، که منجر به کاهش سطح و مصرف توان میشود. رکوردهای ورودی با اولین سلول هر صف مقایسه میشوند. اگر کوچکتر باشد، جابجا میشود، وگرنه به بخشهای پایین تر حرکت میکند و این فرآیند تا پیدا کردن محل مناسب برای رکورد ورودی ادامه می یابد. مسیر بحرانی پیدا کردن کوچکترین رکورد وارد صف شود و از اکثر رکوردهای صف بزرگتر یک رکورد جدید وارد صف شود و از اکثر رکوردهای صف بزرگتر باشد، تاخیر زیادی در فرآیند مرتبسازی برای جای گذاری رکورد جدید ایجاد می کند که نقطه ضعف اصلی این معماری است.

معماری درخت ادغام موازی (PMT): Song و همکاران

درخت ادغام موازی (PMT) را معرفی کردهاند، یک شبکه مرتبسازی ادغام با کارایی بالا با واحدهای ادغام چندنرخی (MM) در هر مرحله. یک واحد MM شامل یک شبکه بایتونیک جزئی ورودی P و P صف FIFO است. شبکه بایتونیک جزئی P/2 از بزرگترین رکوردها را انتخاب کرده و به خروجیهای خود میفرستد. معماری آنها توان عملیاتی بالایی برای تعداد کمی از رکوردها دارد. اما با افزایش ورودیها، مسیر بحرانی طولانی تر می شود و کارایی منابع و حافظه کاهش می یابد.

معماري مرتبسازي كممصرف

Lin و همکاران یک معماری مرتبسازی با کارایی بالا و کممصرف ارائه کردهاند. راهحل آنها از یک ماژول مرتبسازی کممصرف بهره میبرد که با یک عملیات قطع تطبیقی دنبال میشود تا توان عملیاتی افزایش یابد. طول مسیر بحرانی با افزایش رکوردهای ورودی به آرامی افزایش می یابد که با محدودیتهای بلادرنگ سازگار است، اما منابع مورد نیاز برای مرتبساز به طور چشمگیری افزایش می یابد.

مرتبساز سختافزاری ادغامی (SHMS): SHMS یک مرتبساز سختافزاری ادغامی است که قطعات مرتبشده رکوردها را به یک توالی عمومی ترتیب میدهد. همانطور که قبلاً اشاره شد، مرتبسازی ادغامی به دلیل افزایش مسیر بحرانی روی فرکانس تأثیر منفی میگذارد. SHMS تلاش میکند این مشکل را به روش نوآورانهای با محدود کردن تعداد دروازههای مدار متوالی به یک عدد ثابت حل کند که منجر به فرکانس ثابت میشود. این معماری توانسته است توان عملیاتی را نسبت به دیگر راهحلهای PHSA بهبود بخشد.

شبکه مرتبسازی قابل استفاده مجدد (RSN): سرعت پایین و نیازهای بالای منابع شبکههای مرتبسازی بایتونیک و حتیفرد، در غیاب پایپلاین، Skliarova و Sklyarov را به توسعه یک روش مرتبسازی وادار کرد که رکوردها را به صورت تکراری مرتب می کند. مرتبسازی تکراری شامل زیرمرتبسازهایی است که از دو لایه مرتبسازی تکراری شامل زیرمرتبسازهایی است که از دو لایه واحدهای CAS متوالی تشکیل شدهاند. زیرمرتبساز از طریق رجیسترها تغذیه شده و در نهایت خروجیهای آن به همان رجیسترها بازگردانده می شوند. این روش را شبکه مرتبسازی قابل استفاده مجدد (RSN) می نامیم. نویسندگان تأکید می کنند که با ورودی، می توان تعداد تکرارها را کاهش داد. این روش مجموعههای جزئی از رکوردهای از رکوردها را به صورت مستقل مرتب می کند و سپس همه مجموعهها را به یک توالی واحد از رکوردهای مرتبشده ادغام مجموعهها را به یک توالی واحد از رکوردهای مرتبشده ادغام می کند، با استفاده از یک روش ادغام که در نرمافزار پیادهسازی شده می کند، با استفاده از یک روش ادغام که در نرمافزار پیادهسازی شده

است. البته با افزایش تعداد ورودیها، تعداد تکرارها نیز افزایش می کند. می ابد و توان عملیاتی شروع به کاهش می کند.

پردازش یوناری: در پردازش یوناری برای طراحی یک مرتبساز کمهزینه و مقاوم در برابر خطا استفاده شده است. پردازش یوناری یک زیرشاخه از محاسبات استوکستیک است. همه بیتها دارای مقادیر معادل هستند. اعداد به صورت یک جریان بیت نشان داده میشوند، که اجازه می دهد مدارهای محاسباتی ساده و کارآمد از نظر توان و مصرف مساحت باشند. بلوکهای CAS تنها با استفاده از یک دروازه AND و یک دروازه OR پیاده سازی می شوند. بنابراین، تاخیر و منابع مورد نیاز برای هر بلوک CAS به طور چشمگیری کاهش می یابد. با این حال، روش آنها از توان عملیاتی پایین و تأخیر زیاد رنج می برد. این تأخیر به افزایش اندکی در عرض داده به خوبی پاسخ نمی دهد.

۴- الگوریتم مرتبسازی چندبعدی

همانطور که قبلاً بحث شد، محدودیتهایی مانند مسیر بحرانی، منابع موجود و مصرف توان بر تعداد رکوردهای ورودی قابل پردازش تاثیر میگذارند. برای مرتبسازی یک توالی بزرگ از رکوردها، ابتدا باید این توالی به بخشهای کوچکتری تقسیم شود و هر بخش به صورت جداگانه مرتب گردد. در نهایت، برای ترکیب رکوردهای مرتبشده، از یک مرتبساز ثانویه که شامل مجموعهای از صفهای FIFO و واحدهای مقایسه کننده است، استفاده می شود. این مرتبساز ثانویه باعث افزایش تأخیر سیستم شده و منابع زیادی از FPGA را مصرف می کند. هدف ما این است که روشی را پیدا کنیم که بتواند بدون نیاز به مرتبساز ثانویه، رکوردهای ورودی بیشتری را مدیریت کند.

	7 4 0 0 8 8 5 2 8 5 3 6 9 2 2 5									
(Phase 1,Column Sorting) 9 9 3 6 9 9 9 9 8 3 6 8 9 5 6 8 7 2 6 8 8 3 5 8 7 2 2 8 8 2 3 7 5 1 2 4 2 2 2 5 4 0 0 4 2 0 1 1 2 0 0 3 2 0 0	(Phase 2, Row Sorting) 9 9 9 9 9 9 6 3 3 5 6 6 8 8 9 9 8 8 8 7 6 5 3 2 2 2 2 3 7 8 8 8 7 5 4 2 2 2 2 1 0 0 1 2 2 4 4 5 4 3 3 2 1 0 0 0 0 0 0 0 0 0 1 2 2 3	(Phase 3, Column Sorting) 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9 9								
(Phase 4, Row Sorting) (Phase 5, Column Sorting) (Phase 4, Row Sorting) (Phase 4, Row Sorting) (Phase 4, Row Sorting) 9 9 9 9 9 9 9 9 9 9 8 8 8 8 8 8 8 7 5 5 6 6 6 6 7 7 8 6 5 5 4 4 4 3 3 2 2 2 3 3 3 3 3 4 2 2 2 3 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2										
☐ Normal Sorting ☐ Rev	erse Sorting									

شکل ۳: الگوریتم پیشنهادی دو بعدی برای مرتبسازی رکوردهای ورودی ماتریس $\Lambda \times \Lambda$

روش مرتبسازی

تصور کنید ما با N رکورد ورودی کار می کنیم، هر کدام دارای عرض M بیت هستند و این رکوردها یک ماتریس $P \times P$ را تشکیل می دهند که در آن P برابر با N است. الگوریتم مرتبسازی چندبعدی (MDSA) از شبکههای مرتبسازی P استفاده می کند تا همه رکوردها را به طور کامل مرتب کند. به عنوان مثال، در شکل P نمایش داده شده است که الگوریتم MDSA چگونه P رکورد ورودی که یک ماتریس P P را تشکیل می دهند، را به صورت مرتب می کند.

شبکه مرتبسازی می تواند در دو حالت عمل کند:

۱. حالت مرتبسازی عادی: در این حالت، شبکه مرتبسازی رکوردها را به ترتیب نزولی مرتب می کند.

 حالت مرتبسازی معکوس: در این حالت، شبکه مرتبسازی رکوردها را به ترتیب صعودی مرتب می کند.

الگوريتم MDSA شامل شش مرحله است:

 مرتبسازی ستونها: شبکههای فرد و زوج در حالت مرتبسازی عادی عمل می کنند.

۲. مرتبسازی سطرها: شبکههای زوج در حالت مرتبسازی معکوس و شبکههای فرد در حالت مرتبسازی عادی عمل می کنند.
 ۳. مرتبسازی ستونها: شبکههای فرد و زوج در حالت مرتبسازی عادی عمل می کنند.

۴. مرتبسازی سطرها: شبکههای فرد در حالت مرتبسازی معکوس و شبکههای زوج در حالت مرتبسازی عادی عمل می کنند.
 ۵. مرتبسازی ستونها: شبکههای فرد و زوج در حالت مرتبسازی عادی عمل می کنند.

برتبسازی سطرها: شبکههای فرد و زوج در حالت مرتبسازی عادی عمل می کنند.

در هر مرحله، هر شبکه مرتبسازی بهطور مستقل هشت رکورد تخصیص داده شده خود را مرتب میکند. در پایان مرحله ششم، تمام رکوردها مرتب شده و بهصورت یک آرایه یکبعدی به خروجی ارسال میشوند.

در هر مرحله، هر شبکه مرتبسازی هشت رکورد تخصیص داده شده به خودش را مستقل از دیگر شبکهها مرتب می کند. در مرحله اول، رکوردهای ستونها به شبکههای مرتبسازی اختصاص داده می شوند. شبکههای مرتبسازی در حالت مرتبسازی عادی عمل می کنند و رکوردهای خود را به ترتیب نزولی برای هر ستون مرتب می کنند.

در مرحله دوم، رکوردهای ردیفها به شبکههای مرتبسازی تخصیص داده میشوند. شبکههای فرد و زوج به ترتیب در حالتهای مرتبسازی عادی و معکوس قرار دارند. جابجایی رکوردها در ردیفهای مجاور، با استفاده از دو حالت مرتبسازی عادی و معکوس، امکان مقایسه تمام رکوردها را در مراحل بعدی فراهم می کند.

در مرحله سوم، شبکههای مرتبسازی رکوردها را به عنوان ستونها دریافت و مرتب میکنند در حالت مرتبسازی عادی. پس از مرحله سوم، مرتبسازی جزئی انجام می شود و رکوردهای بزرگتر و کوچکتر به ترتیب در عناصر ماتریس بالایی و پایینی قرار می گیرند.

مرحله چهارم تکرار مرحله دوم است و مرحله پنجم مشابه مراحل اول و سوم است. در مرحله ششم، رکوردها به عنوان ردیفها به شبکههای مرتبسازی اختصاص داده میشوند و یک بار دیگر به صورت عادی مرتب میشوند. در پایان مرحله ششم، تمام رکوردها مرتب شده و به عنوان یک آرایه یک بعدی به خروجی ارسال می شوند.

ما تمایل داریم از MDSA برای مرتبسازی یک ماتریس n بعدی استفاده کنیم. فرض کنید a(i,j,...,n) یک عنصر ماتریس است و $i \times i$ اندازههای متناظر آنها را نشان می دهد.

قضیه ۱:

ر کوردهای یک ماتریس n بعدی میتوانند به یک آرایه یک بعدی مرتب شده تبدیل شوند، اگر روابط زیر برقرار باشند ($w \le n \ge 1$).

ور بعد $a_{(m+1)}$ مرکورد a_m باید بزرگتر از رکورد w باشد $a_{(m+1)}$ این $a_{(c,P)}$ او $a_{(c,P)}$ او $a_{(c,P)}$ او $a_{(c,P)}$ او $a_{(c,P)}$ او $a_{(c,P)}$ بعد باید بزرگتر از رکورد $a_{(c+1,1)}$ باشد، برای $a_{(c+1,1)}$ او $a_{(c+1,1)}$ بعد باید بزرگتر از رکورد $a_{(c+1,1)}$ باشد، برای $a_{(c+1,1)}$ بعد $a_{(c+1,1)}$ بعد $a_{(c+1,1)}$ بعد $a_{(c+1,1)}$ بعد $a_{(c+1,1)}$ بعد $a_{(c+1,1)}$ بعد بام است.

اثبات:

B را در آرایه یک بعدی $A_{(i,j,\dots,w)}$ ماتریس ماتریس $A_{(i,j,\dots,w)}$ را در آرایه یک بعدی قرار دهیم، از معادله زیر استفاده می کنیم:

$$B[P^{n-1}w + ... + Pj + i] = A(i, j, ..., w)$$
(Y)

در این معادله، w , ... , v میتوانند در محدوده بین v و v تغییر کنند. معادله زیر برای بررسی ترتیب نزولی رکوردها در آرایه v استفاده می شود:

$$B[m] \ge B[m+1], 0 < m < P \tag{Υ}$$

طبق این معادله، در هر بعد، رکوردها باید به ترتیب نزولی مرتب شوند و آخرین رکورد هر بعد باید بزرگتر از اولین رکورد بعدی باشد.

با توجه به مجموعه $\{x,\underline{x},x\}$ به عنوان نمایش حالتهای مرتبسازی در عد x در حالت x تمام شبکههای مرتبسازی در حالت عادی عمل می کنند. در حالت \overline{x} ، شبکههای مرتبسازی

فرد/زوج به ترتیب در حالتهای عادی/معکوس عمل می کنند، و در حالتهای حالت x، شبکههای مرتبسازی فرد/زوج به ترتیب در حالتهای معکوس/عادی عمل می کنند. برای مثال، برای مرتبسازی یک ماتریس دو بعدی (i) نشان دهنده ردیف و (i) نشان دهنده ستون است)، به شش مرحله نیاز داریم که به صورت (i) (i) نمایش داده می شوند.

ما یک ماتریس دوبعدی با ابعاد $P \times P$ را در نظر می گیریم که در آن a(i,j) < a(i,j+1) و a(i,j) < a(i+1,j) است. در مرحله اول (با شاخص j)، ستونهای ماتریس به ترتیب نزولی مرتب میشوند و نصف بالایی هر ستون شامل P/2 بزرگترین رکوردها و نصف پایینی $ar{i}$ شامل P/2 کوچکترین رکوردها می شود. در مرحله دوم (با شاخص)، سطرهای فرد و زوج ماتریس به ترتیب نزولی و صعودی مرتب می شوند. پس از این مرحله، رکورد a(P,P) به سطر و ستون اول منتقل می شود، اما رکورد (a(P,P-1 در سطر دوم و ستون چهارم باقی میماند. این جابجاییها باعث میشوند که بزرگترین رکوردها در ماتریس پراکنده شوند، به طوری که امکان مقایسه تمام رکوردها در مراحل بعدی فراهم می شود. در مرحله سوم (با شاخص j)، ستونها دوباره به ترتیب نزولی مرتب میشوند و بزرگترین رکوردها در بالا و کوچکترین رکوردها در پایین ماتریس قرار می گیرند. در این مرحله، تمام رکوردها در سطرها و ستونهای خود مرتب شدهاند، اما هدف ما این است که رکوردهای مرتبشده را به صورت یک آرایه یک بعدی مرتبشده خروجی بگیریم. برای تحقق شرایط قضیه (۱)، $(0 < i \le P)$: معادله زیر برای مرتبسازی دوبعدی بهدست میآید

$$\begin{cases} a_{i,j} \ge a_{i,j+1}, 0 < j < P \\ a_{i,P} \ge a_{i+1,1}, j = P \end{cases}$$
 (*)

مراحل بعدی برای تحقق این شرایط در نظر گرفته شدهاند. در مرحله چهارم (با شاخص i)، سطرهای فرد و زوج ماتریس به ترتیب صعودی و نزولی مرتب می شوند. دو مرحله بعدی (با شاخصهای ji) سطرها و ستونهای ماتریس را به ترتیب نزولی مرتب می کنند. در نهایت، شرط (\mathfrak{F}) برقرار شده و فرآیند مرتبسازی تکمیل می شود.

ما میتوانیم مراحل مرتبسازی را برای یک ماتریس n-بعدی با معادله زیر خلاصه کنیم که خاصیت توزیعی دارد اما خاصیت جابجایی ندارد.


$$\{n\{\overline{q},\underline{q},q\}...\{\overline{k},\underline{k},k\}\}\{\overline{j},\underline{j},j\}\{\overline{i},\underline{i},i\}\}$$
 (a)

در این معادله، حالتهای مرتبسازی در هر بعد تغییر می کنند به جز بعد آخر که حالت مرتبسازی باید ثابت باشد. برای

مرتبسازی یک ماتریس n-بعدی، به $n \times 3^{(n-1)} \times n$ مراحل مرتبسازی نیاز داریم. به عنوان مثال، برای ماتریسهای دوبعدی و سهبعدی به ترتیب 2 و 2 مرحله لازم است. افزایش مراحل باعث افزایش تأخیر میشود، اما تعداد بلوکهای CAS مورد نیاز برای پیادهسازی مراحل بسیار کمتر از روشهای معمولی است. اگر تعداد رکوردهای ورودی در مرتبسازی اصلی ثابت بماند، واحدهای شبکه مرتبسازی با افزایش ابعاد ماتریس ساده تر میشوند.

شکل ۴ مراحل مرتبسازی MDSA برای یک ماتریس سهبعدی A4,4,4 را نشان می دهد که برای مرتبسازی ۶۴ رکورد ورودی در نظر گرفته شده است. مطابق معادله (۵)، مرتبسازی یک ماتریس سهبعدی ۲۷ مرحله طول می کشد. در بعد اول (با شاخص ماتریس سهبعدی ۲۷ مرحله طول می کشد. در بعد دوم (با شاخص شاخص ز)، حالت مرتبسازی برای هر صفحه تغییر می کند و ستونهای هر صفحه دارای همان حالت مرتبسازی هستند. در بعد سوم (با شاخص لا)، حالت مرتبسازی برای تمام مراحل ثابت است. فرآیند مرتبسازی ماتریس سهبعدی می تواند با فرآیند مرتبسازی دوبعدی نشان داده شده در شکل ۳ جایگزین شود. انتخاب سهبعدی مراحل مرتبسازی بیشتری نیاز دارد.

این الگوریتم نیاز به سختافزار مرتبسازی ثانویه را از بین میبرد و تعداد رکوردهای ورودی بر تعداد مراحل تأثیری ندارد. اندازه ماتریس ورودی و تعداد شبکههای مرتبسازی و مراحل مربوطه افزایش مییابد، اما مراحل الگوریتم ثابت میماند (شش مرحله در ماتریس دوبعدی). ادغام مراحل پایپلاین در شبکههای مرتبسازی باعث میشود زمان اجرای ثابتی داشته باشیم، بهطوری که یک زمان بند واقعی می تواند به راحتی زمان اجرای وظایف مرتبسازی را محاسبه و برنامه ریزی کند.



شکل ۴: الگوریتم پیشنهادی سهبعدی برای مرتبسازی رکوردهای ورودی ماتریس ۴ × ۴ * ۴


این الگوریتم برای سایر ماتریسهای غیردوگانه نیز قابل اعمال است، اما ماتریس مربع شکل بهینهترین فرم برای پیادهسازی سختافزاری است. اگر تعداد رکوردهای ورودی بین $2^{2(k+1)}$ و $2^{2(k+1)}$ و برای $1 + 2^{2(k+1)}$ و ... باشد، از یک مرتبساز که قادر به مرتبسازی برای $2^{2(k+1)}$ رکورد است استفاده می کنیم. به عنوان مثال، تأخیر در مرتبسازی تعداد رکوردها بین ۱۷ و ۶۴ یکسان است، اما اگر تعداد رکوردهای ورودی از این حد بیشتر شود، تأخیر کلی به دلیل افزایش تعداد مراحل شبکههای مرتبسازی افزایش می یابد.

در مرتبسازی دادههای بزرگ، فرض می کنیم که یک ابزار نرمافزاری رکوردهای ورودی را به بخشهایی تقسیم می کند و سپس هر بخش را با استفاده از MDSA مرتب می کند. ابزار نرمافزاری رکوردها را بر اساس الگوریتمهای مرتبسازی مانند بیتونیک به بخشها تخصیص می دهد و این فرآیند تا زمانی که تمام رکوردها مرتب شوند ادامه می یابد.

کاربرد دیگر این الگوریتم به دست آوردن رکوردهای Min/Max در دو مرحله است. طبق شکل ۳، در مرحله اول بزرگترین رکوردها در اولین سطر و کوچکترین رکوردها در آخرین سطر قرار می گیرند. در مرحله دوم، بزرگترین رکورد در اولین سطر و ستون اول و کوچکترین رکورد در آخرین سطر و ستون اول قرار می گیرد.

۵- روش پیشنهادی

در این بخش، پیادهسازی سختافزاری MDSA برای یک ماتریس ورودی دو بعدی را توضیح میدهیم. برای تشریح طراحی ما، ابتدا به بررسی طراحی شبکه بیتونیک پایپلاین دو حالته (DPBN) میپردازیم.



شکل ۵: DPBN با ۸ ورودی

شبکه بیتونیک پایپلاین دو حالته

افزایش تعداد رکوردهای ورودی در یک شبکه مرتبسازی بایتونیک باعث افزایش تعداد مراحل شبکه میشود. این امر مسیر بحرانی(critical path) را طولانی تر کرده و تأخیر شبکه (pipeline) را افزایش میدهد. بنابراین، از تکنیک پایپلاین (pipeline) برای کاهش مسیر بحرانی استفاده میشود.

تعداد مراحل پایپلاین در یک شبکه بایتونیک دو حالته (DPBN) برابر با تعداد مراحل آن است که برابر است با : $1/2\log_2(N)(\log_2(N)+1)$

شکل ۵ یک شبکه بایتونیک دو حالته با هشت ورودی را نشان میدهد. این شبکه میتواند تا هشت رکورد ورودی با عرض ۶۴ بیت را در هر سیکل ساعت دریافت کرده و رکوردهای مرتبشده را پس از شش مرحله پایپلاین به خروجی تحویل دهد.

قسمت کنترل، سیگنال "direction" را ارسال میکند تا حالت بین مرتبسازی عادی و معکوس تنظیم شود.

در این روش، با استفاده از پایپلاین، می توان تأثیر افزایش رکوردهای ورودی بر تأخیر کلی شبکه را به حداقل رساند.

سختافزار اصلى مرتبسازى پيشنهادى

مطابق با الگوریتم پیشنهادی برای ماتریس ورودی دوبعدی (D-T)، به تعداد P مرتب ساز ستون و P مرتبساز سطر نیاز داریم. مرتبسازهای سطر باید شامل هر دو نوع بلوک CAS کاهشی و افزایشی باشند. ما شبکه مرتبسازی را با استفاده از P واحد DPBN

طراحی می کنیم تا نیازهای سختافزاری را کاهش دهیم.


RTHS (real- شکل ۶ معماری مرتبسازی پیشنهادی به نام معماری مرتبسازی بیشنهادی به نام ان $\Lambda \times \Lambda$ برای مرتبسازی رکوردهای ماتریس $\Lambda \times \Lambda$ را نشان می دهد. این معماری از هشت DPBN یک سوئیچ ضمنی (implicit switch) $\Lambda \times \Lambda$ است.

مدار مالتی پلکسینگ توسط یک سوئیچ ضمنی (switch) پیاده سازی شده است. این سوئیچ موقعیت سطرها و ستونها در یک ماتریس را جابه جا می کند.


این سوئیچ بهطور ضمنی در داخل شبکه مرتبسازی پیادهسازی شده و نیاز به سختافزار اضافی ندارد.

در شکل ۷، هر خط افقی به یک خط ورودی متصل است که یک مجموعه از هشت رکورد ۶۴ بیتی را منتقل می کند. سپس هر خط افقی، رکوردهای خود را به هشت خط خروجی عمودی توزیع می کند. به این ترتیب، اولین رکورد از هر ورودی با هم ترکیب شده و به صورت یک مجموعه هشتتایی از طریق اولین خروجی ارسال می شود. این فرآیند برای تمامی خروجیها به همین شکل انجام می شود.

در ابتدا، فرآیند با بارگذاری ۶۴ رکورد با عرض داده ۶۴ بیت در رجیسترهای اولیه از حافظههای دسترسی تصادفی بلوکی (BRAMs) آغاز میشود و سپس سیگنال "Start" فعال میشود. در سیکل بعدی، رکوردهای موجود در رجیسترهای اولیه به هشت واحد DPBN برای مرتبسازی اختصاص داده میشوند. واحد کنترل، سیگنالهای "Direction" را به واحدهای DPBN ارسال میکند تا الگوریتم مرتبسازی پیشنهادی اجرا شود. هر بیت از سیگنال "Direction" مشخص میکند که واحد DPBN مربوطه در حالت مرتبسازی عادی ("۰") یا معکوس ("۱") عمل کند. سوئیچ ضمنی(implicit switch)، سطرها و ستونهای ماتریس را جابهجا کرده و آنها را به رجیسترهای اولیه بازمی گرداند. واحد کنترل، فرآیند شش مرحلهای مرتبسازی را با صدور سیگنالهای کنترلی مناسب مدیریت میکند.



شكل A: FSM واحد كنترل




شكل ٩: طراحي RTHS بهينه شده


سختافزار مرتبسازى توسعه يافته پيشنهادى

در برخی موارد، نیاز است که رکوردهای حداکثر و حداقل را به سریعترین شکل ممکن پیدا کنیم. همانطور که در شکل ۳ نشان داده شده است، تنها دو مرحله از الگوریتم پیشنهادی برای یافتن رکوردهای حداکثر و حداقل در یک ماتریس ورودی دوبعدی کافی است.

شکل ۹ یک معماری بهبود یافته برای بهدست آوردن رکوردهای حداکثر و حداقل را نشان میدهد. در ابتدا، ۶۴ رکورد ورودی با عرض ۶۴ بیت به مرتبساز اختصاص داده میشود. پس از دو مرحله، رکوردهای حداکثر و حداقل به ترتیب در رجیسترهای چپترین و راستترین قرار می گیرند. سپس، سیگنال "Ready" فعال



شکل 9: طراحی RTHS برای مرتبسازی رکوردهای ماتریس 1×1



شكل ٧: طراحي سوييچ Implicit

در نهایت، واحد کنترل سیگنال "Ready" را صادر میکند تا نشان دهد که رکوردهای موجود در رجیسترهای اولیه مرتب شدهاند.

شکل ۸ FSM واحد کنترل را نشان می دهد. مرتبساز در ابتدا در حالت "Wait" است. زمانی که سیگنال "Start" فعال می شود، مقدار اولیه به سیگنالهای "Direction" اختصاص داده می شود. پس از هر شش سیکل ساعت سیگنال "Delay" فعال می شود. حالات FSM سیگنالهای "Direction" مطابق شکل ۸ تغییر می کنند. در نهایت، زمانی که سیگنال "Ready" فعال می شود، مرتبساز به حالت "Wait" باز می گردد.

شده و رکوردهای میانی با ۶۲ رکورد جدید در رجیسترهای اولیه جایگزین میشوند. این فرآیند ادامه خواهد داشت تا زمانی که تمام رکوردهای داده بزرگ به مرتبساز تغذیه شوند. در نهایت، دو رجیستر جانبی، رکوردهای حداقل و حداکثر داده بزرگ را نگه میدارند.

معماری نشاندادهشده در شکل ۹ میتواند برای صفهای Min/Max queue) Min/Max فرض کنید که مقادیر ددلاین هر تسک در رکوردهای ورودی قرار دارد. هنگامی که یک تسک جدید به این صف میرسد، تسکی با ددلاین حداکثر برای جایگزینی تسک جدید حذف میشود. با این حال، اگر ددلاین تسک جدید بزرگتر از ددلاین حداکثر موجود در صف ددلاین تسک جدید بزرگتر از ددلاین حداکثر موجود در صف Min/Max

صف Min/Max در دو حالت بهروزرسانی می شود: ۱) تسک جدید پذیرفته می شود و ۲) تسکی با ددلاین حداقل به یک پردازنده برای اجرا اختصاص داده می شود.

مرتبساز می تواند برای سه کاربرد مختلف با تغییر حالتهای کنترل کننده استفاده شود: ۱) مرتبسازی عمومی؛ ۲) یافتن رکوردهای کننده و حداقل در دادههای بزرگ؛ و ۳) ایجاد صفهای Min/Max حداکثر و حداقل در دادههای بزرگ؛ و ۳) ایجاد صفهای ۴۲۲۳ تغییر شکل ۹ معماری کلی RTHS را نشان می دهد که قابلیت تغییر کاربردهای مرتب کننده با دریافت سیگنالهای مختلف "FUN" را دارد. حالت مرتبسازی عمومی با "۰۰" نشان داده می شود، به این معنی که تمام رکوردهای ورودی پس از شش مرحله مرتب می شوند. اگر مقدار FUN برابر با "۱۰" باشد، مرتب کننده رکوردهای حداکثر و حداقل را در دادههای بزرگ پیدا می کند. در نهایت، اگر مقدار Min/Max برابر با "۱۰" باشد، مرتب کننده به حالت صف Min/Max برابر با "۱۰" باشد، مرتب کننده به حالت صف Min/Max برابر با "۱۰" باشد، مرتب کننده به حالت صف Min/Max برابر با "۱۰" باشد، مرتب کننده به حالت صف برابر با "۱۰" باشد، مرتب کننده به حالت صف برابر بررگتر در صف تحت شرایط خاصی جایگزین می شود.

تأخیر کلی شبکه مرتبسازی به حداکثر تأخیر واحد -FPGA و مسیریابی سوئیچ ضمنی(implicit switch) در PUAl و مسیریابی سوئیچ ضمنی ایده آل باشد، بستگی دارد. بنابراین، اگر مسیریابی سوئیچ ضمنی ایده آل باشد، تأخیر مرتب کننده تقریباً ثابت خواهد بود. استفاده از حافظه نیز اهمیت زیادی دارد و به سه عامل بستگی دارد: ۱) تعداد واحدهای اهمیت زیادی دارد و به سه عامل بستگی دارد: ۱) تعداد واحدهای بایپلاین ۳) تعداد رجیسترهای هر مرحله پایپلاین

تحلیل مرتبسازی پیشنهادی

تعداد رجیسترهای مورد نیاز در هر مرحله پایپلاین از معادله زیر به دست میآید:

$$block_{reg} = M \times P \tag{5}$$

که در آن M عرض داده و P تعداد رکوردها در یک سطر یا ستون است.

تعداد رجیسترهای مورد نیاز یک واحد DPBN:

$$bitonic_{reg} = block_{reg} \times (1/2 \times log_2 (P)(log_2 (P) + 1))$$
 (V)

تعداد کل رجیسترهای شبکه RTHS:

$$total_{reg} = (bitonic_{reg} \times P) + M \times N$$
 (A)

تعداد رجیسترهای مورد نیاز برای conventional bitonic sorting :network (CBSN)

$$CBSN_{reg} = M \times N \times (1/2 \times log_2(N)(log_2(N) + 1))$$
 (9)

می توان نتیجه گرفت که RTHS نسبت به راه حل CBSN حافظه کمتری استفاده می کند.

جدول ۱ طراحی ما را با CBSN مقایسه می کند. تأخیر CBSN به عمق شبکه مرتبسازی بستگی دارد.

جدول ۱: مقایسه طراحی برای مرتبسازی عناصر N گانه

Design	Proposed	Conven. Bitonic
Latency	$Max(delay_{CASDual}, Routing)$	$\log_2 N \times delay_{CAS}$
Memory	$M \times P^2 \times \log_2^2(P)$	$M \times N \times \log_2^2(N)$
Throughput	N	N

۶- نتایج تجربی و تحلیلها

تنظيمات عملي

طراحی RTHS مقاله بررسی شده بر روی یک PPGA مدل طراحی RTHS مقاله بررسی شده بر روی یک RTHS مدل کنیده RTHS بیاده سازی شده Virtex-7 (XC7VX485T, speed grade -2L) است. این طراحی با استفاده از زبان توصیف سختافزار SRAM نوشته شده است. این دستگاه دارای BRAM دو پورتی (هر کدام Vivado کیلوبایت) و 303000CLB است. همچنین از نرمافزار Vivado برای سنتز و مسیریابی استفاده شده است.

معیارهای ارزیابی به شرح زیر هستند:

۱. استفاده از منابع(Resource Utilization): تعداد منابع مورد نیاز برای مرتبساز، مانند جداول جستجو (LUTs)، رجیسترها و فرکانس عملیاتی.

Throughput : تعداد بایتهای مرتبشده در واحد زمان (گیگابایت در ثانیه).

۳. زمان اجرا(Execution Time): زمان مورد نیاز برای مرتبسازی یک توالی از رکوردهای ورودی.

۴. کارایی حافظه (Memory Efficiency): توان عملیاتی به دست آمده تقسیم بر مصرف حافظه روی تراشه (به بیت). بهویژه به منطقه

بالا-چپ نمودار کارایی حافظه که نشان دهنده بیشترین کارایی همراه با کمترین استفاده از حافظه است.

۵. مصرف توان(Power Consumption): مقدار توان مصرفی به وات در واحد زمان.

تحلیل استفاده از منابع

در این بخش، استفاده از منابع طراحی RTHS با CBSN و سایر روشهای معمول مقایسه میشود. جدول II و شکل ۱۰ نتایج مقایسه RTHS با CBSN را نشان میدهند که در آن تعداد مراحل پایپلاین برابر با تعداد مراحل شبکه (CBSN1) و تعداد مراحل پایپلاین برابر با تعداد استیجهای شبکه (CBSN2) برای ۱۶، ۶۴ و پایپلاین برابر با تعداد استیجهای شبکه (CBSN2) برای ۲۵۶ رکورد ورودی در نظر گرفته شدهاند.

RTHS تعداد رکوردهای ورودی به 2^n محدود می شود، جایی که RTHS می تواند به بهینه ترین پیاده سازی سخت افزار دست یابد. این طراحی همچنین برای شبکه مر تب سازی بایتونیک با قالب ورودی 2^n مناسب است. با این حال، طراحی RTHS از اندازه های مختلف برای ماتریس ورودی پشتیبانی می کند.

تعداد بلوکهای CAS در CBSN1 و CBSN2 از معادله (۱۰) و در RTHS از معادله زیر به دست می آید:

 $Num_{CAS-RTHS} = Num_{DPBN} (D/4 \times log_2 D(log_2 D + 1)) (1.)$

تعداد مطابق معداد ورودیها/خروجیها در یک واحد DPBN است. نشان دهنده تعداد ورودیها/خروجیها در یک واحد DPBN است. مطابق جدول II، طراحی RTHS به طور متوسط V1,V بلوکهای CAS کمتری نسبت به CBSN1 نیاز دارد. بلوکهای CAS دو حالته مورد استفاده در RTHS نسبت به بلوکهای CAS افزایشی/کاهشی منابع بیشتری مصرف نمی کنند، زیرا در همان LUT پیادهسازی می شوند.


همانطور که در بخش قبلی توضیح داده شد، برای مقایسه منصفانه، فرض کردیم که در شبکه مرتبسازی بایتونیک یک مرحله پایپلاین بین هر دو مرحله DPBN قرار داده شود. همچنین CBSN2 برای نشان دادن افزایش زیاد تعداد رجیسترهای مورد نیاز در نظر گرفته شده است. در CBSN2، یک مرحله پایپلاین بین هر دو گام شبکه CBSN قرار داده شده است تا مزیت استفاده از طراحی RTHS از نظر مصرف منابع بهتر مشخص شود.

همانطور که میدانیم، حداکثر فرکانس عملیاتی به حداقل دوره زمانی ساعتهای مدار مرتبسازی بستگی دارد که به طولانی ترین مسیر بحرانی (critical path) طراحی محدود می شود. نیازهای بالای منابع CBSN1 برای ۶۴ رکورد ورودی و بیشتر، به دلیل افزایش تعداد مراحل، تا حدی مزایای پایپلاینینگ را بی اثر می کند. تأثیر

افزایش مراحل پایپلاین مستقیماً بر مسیر بحرانی (critical path) و دوره زمانی حداقل یک سیکل ساعت تأثیر میگذارد. رویکرد مقاله بررسی شده این امکان را فراهم کرده است که یک مرحله پایپلاین بین هر گام از واحدهای DPBN قرار دهیم، که منجر به کوتاهتر شدن مسیر بحرانی (critical path) به میزان ۸۵٫۴٪ و ۶۹٫۹٪ در بهترین مسیر بحرانی (BSN1) به میزان ۳۵٫۱۰٪ و باسخ به افزایش تعداد رکوردهای ورودی، میتوانیم به سادگی واحدهای DPBN نعداد رکوردهای ورودی، میتوانیم به سادگی واحدهای معماری اضافی را به طراحی خود اضافه کرد. به دلیل ماهیت موازی معماری ما، مسیر بحرانی (critical path) بدون تغییر باقی میماند که منجر به زمان اجرای قابل پیشبینی و عملکرد بهتر در برنامههای زمان واقعی میشود.

جدول ۲: مقایسه طراحی CBSN، RTHS با تعداد مراحل خط پایپلاین برابر با تعداد مراحل شبکه (CBSN1) و CBSN با تعداد مراحل خط پایپلاین برابر با تعداد گامهای شبکه (CBSN2)

# - 6	# of # of		CAS blocks		Pipeline stages			Duta	LUTs			Registers			Critical path (ns)			Frequency (MHz)			
# of I/O	# of DPBN	I/O in ~ ~	RTHS		CBSN 2	Data width		CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS		
1.0	,	,	00	00	2.4				32-bit	6,344 (2%)	7,058 (2.3%)	2,437 (0.8%)	1,536 (0.25%)	5,632 (0.93%)	2,051 (0.33%)	6.061	1.822	1.871	151.2	548.7	534.4
16	16 4 4 8	80	80	24	4	10	4	64-bit	12,744 (4%)	14,098 (4.7%)	4,869 (1.6%)	3,072 (0.5%)	11,264 (1.8%)	4,099 (0.6%)	6.397	1.942	1.936	156.3	514.8	516.4	
	64 8 8								32-bit	53,376 (17%)	59,728 (20%)	17,413 (5%)	10,240 (1%)	45,060 (7.4%)	14,340 (2%)	9.138	1.923	1.886	109.4	520	530.2
64		672	672	192	6	21	6	64-bit	107,136 (35%)	113,040 (37%)	34,823 (11%)	20,480	90,112 (15%)	28,675 (4%)	10.27	2.025	2.013	97.3	493.8	496.7	
256	16	16	4.600	4.600	1 200		26	10	32-bit	365,696 (120%)	379,340 (125%)	110,605 (36%)	57,344 (9%)	303,104 (50%)	90,115 (14%)	13.299	3.193	1.932	75.2	313.2	517.6
256 16	16	4,008	4,008	1,280	8	36	10	64-bit	736,128 (242%)	758,339 (250%)	221,197 (72%)	114,688 (18%)	606,208 (99%)	180,227 (29%)	15.138	5.631	2.289	66	177.5	436.8	



شکل ۱۰: تعداد بلوکهای LUT ،CAS، ثباتها و مسیر بحرانی (ns) گزارش شده برای طراحیهای CBSN2 ،CBSN1، و RTHS.


در جدول ۲، تعداد LUTها به طور متوسط ۶۶,۳ در مقایسه با CBSN1 کاهش یافته است. برخلاف LUTها، تعداد رجیسترها به طور متوسط ۴۳,۵ افزایش یافته است. همانطور که انتظار میرفت، دلیل اصلی این افزایش، تعداد رجیسترهای پایپلاین استفاده شده در طراحی RTHS است.

مقیاس پذیری (Scalability) یکی از مهم ترین مسائل در مسئله مرتبسازی است. طبق ارزیابیهای انجام شده، مقیاس پذیری طراحی مرتبسازی است. طبق ارزیابیهای انجام شده، مقیاس پذیری طراحی RTHS بسیار برتر از CBSN است. با افزایش تعداد ورودیها، تأثیر کمی بر مسیر بحرانی (critical path) و افزایش آهستهای در نیازهای منابع طراحی مشاهده می شود، که این عوامل به طور قابل توجهی به مقیاس پذیری RTHS کمک می کنند. جدول ۳ و شکل ۱۱ طراحی مقیاس بدیری RTHS کمک می کنند. جدول ۳ و شکل ۱۱ طراحی با RTHS و RSN بررسی می کنند. پیاده سازی PMT بررسی می کنند. پیاده سازی PMT

و SHMS برای ۲۵۶ رکورد ورودی به دلیل پیچیدگی بالا و نیازهای منابع انجام نشده است، بنابراین در این دو مورد، نتایج بهصورت فرضی تخمین زده شدهاند. unary designs نیاز به کمترین میزان منابع برای پیادهسازی دارد.

جدول ۳: مقایسه طراحی RTHS و طراحیهای یوناری، SHMS ،PMT، وRSN

# - 6	# of # of # of		CAS blocks		Ι΄	Pipeline stages		Data	LUTs			Registers			Critical path (ns)			Frequency (MHz)					
	# of DPBN	I/O in □ □	RTHS		CBSN 2	RTHS	Data width	CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS	CBSN 1	CBSN 2	RTHS				
						4 1	10		32-bit	6,344 (2%)	7,058 (2.3%)	2,437 (0,8%)	1,536 (0.25%)	5,632 (0.93%)	2,051 (0.33%)	6.061	1.822	1.871	151.2	548.7	534.4		
16	4	4	80	80	24			4	64-bit	12,744	14,098 (4.7%)	4,869 (1.6%)	3,072	11,264 (1.8%)	4,099	6.397	1.942	1.936	156.3	514.8	516.4		
									32-bit	53,376	59,728	17,413	10,240	45,060	14,340	9.138	1.923	1.886	109.4	520	530.2		
64	8	8	672	672	192	6	21	6	64-bit	(17%) 107,136 (35%)	(20%) 113,040 (37%)	(5%) 34,823 (11%)	(1%) 20,480 (3%)	(7.4%) 90,112 (15%)	(2%) 28,675 (4%)	10.27	2.025	2.013	97.3	493.8	496.7		
				18 4,608		8			32-bit	365,696	379,340		, ,	303,104	90,115	13.299	3.193	1.932	75.2	313.2	517.6		
256	256 16	16	4,608		1,280		36	10		(120%) 736,128	(125%) 758,339	(36%) 221,197	(9%) 114,688	(50%) 606,208	(14%) 180,227								
											64-bit	(242%)	(250%)	(72%)	(18%)	(99%)	(29%)	15.138	5.631	2.289	66	177.5	436.8



شکل ۱۱: تعداد LUTها، ثباتها، و مسیر بحرانی (نانومتر) گزارش شده برای طراحیهای RSN ،SHMS ،PMT ،unary، و RTHS.

تحليل عملكرد

زير تعيين مي شود:

آمده است. طول مسیر بحرانی (critical path) در طراحی RTHS بسیار کمتر از سایر روشهای مرتبسازی است و مقدار نسبتاً ثابتی

را ارائه می دهد. مسیر بحرانی (critical path) در RTHS به یک بلوک CAS دو حالته وابسته است، در حالی که در سایر روشهای مرتبسازی برابر با حداکثر تعداد بلوکهای CAS متوالی است. اگر تأخیر سوئیچ ضمنی را ثابت فرض کنیم، تأخیر کلی RTHS با افزایش تعداد رکوردهای ورودی افزایش نمی یابد. با این حال، در واقعیت، پیچیدگی سوئیچ منجر به مسیریابی پیچیده تر در FPGA می شود که به نوبه خود مسیر بحرانی (critical path) را به تدریج افزایش می دهد. مسیر بحرانی (critical path) طراحی مقاله بررسی شده به

ترتیب ۸۰٫۳٪، ۴۳٫۲۵٪ و ۲۶٫۵٪ کوتاهتر از طراحیهای PMT،

sHMS و unary design, است. بنابراین، بالاترین فرکانس را در میان


سایر طراحیهای مرتبسازی به دست آمده است.

 $T = N/t \times f \times data_{width} \tag{11}$

بازدهی یک مرتبکننده با N رکورد ورودی بر اساس فرمول

که در آن f فرکانس، t زمان مورد نیاز برای مرتبسازی N رکورد ورودی (بر حسب سیکلها) و پهنای باند دادهها بر حسب بایت است. RTHS از RTHS، از RTHS دو پورتی (BRAM) دو پورتی (BRAM) به همراه یک واحد کنترل BRAM برای ذخیره مراحل خط لوله و رکوردهای ورودی از حافظه اصلی استفاده میشود. بهرهگیری از BRAMها به کاهش تأخیرهای خواندن و نوشتن مستقیم رکوردها از حافظه کمک میکند که موجب افزایش بازدهی مرتبکننده میشود. FPGA مدل Virtex-7 با قابلیت استفاده از BRAMهای دو پورتی، امکان خواندن و نوشتن همزمان را فراهم میکند. تعداد

رکوردها از ظرفیت مرتبسازی RTHS بیشتر خواهد بود، لذا BRAMها هر مجموعه از رکوردهای ورودی را بهطور سریالی در دو سیکل ساعت به رجیسترهای مرتبسازی منتقل میکنند. پس از اتمام انتقال، فرایند مرتبسازی برای هر مجموعه رکوردها آغاز میشود. با استفاده از الگوریتم بایتونیک نرمافزاری، رکوردها یکی پس از دیگری به مرتبساز تغذیه میشوند. هر BRAM به دو بخش تقسیم میشود؛ بخش دوم برای ذخیرهسازی توالی بعدی رکوردهای ورودی استفاده میشود. بنابراین، در حالی که مرتبساز در حال مرتبسازی رکوردهای بخش دوم آماده




شکل ۱۲: نرخ عبور روشهای مرتبسازی برای تعداد مختلف رکوردهای ورودی. (الف) عرض داده ۲۲ بیت. (ب) عرض داده ۶۴ بیت.

شکل ۱۲ بازدهی طراحی RTHS را در مقایسه با روشهای PMT و SHMS با PMT و PMT و SHMS با PMT و SHMS و PMT و SHMS با Cope نشان می دهد. برای طراحیهای PMT رکورد با عرض ۲۵۶ ورودی، بازدهی مشخص نشده است زیرا امکان پیادهسازی ۲۵۶ وجود ندارد. طراحی unary برای مرتبسازی NNN رکورد با عرض MMM بیت، به MT سیکل نیاز دارد که بسیار طولانی تر از تأخیر CBSN (طولانی ترین مسیر بحرانی) است. اگر عرض داده کم باشد، طراحی unary می تواند مقرون به صرفه باشد، اما با عرضهای داده ۲۲ بیتی و ۶۴ بیتی، کمترین بازدهی را خواهد داشت. در نظر داشته باشید که طراحی RTHS ابتدا یک دنباله کاملاً نامر تب از رکوردها را در کوردهای جزئی مرتب شده را به عنوان ورودی دریافت می کنند و یک دنباله مرتب شده را خروجی می دهند. ما در این مقایسه، سربار و یک دنباله مرتب شده را خروجی می دهند. ما در این مقایسه، سربار نگرفته ایم.

تحليل زمان اجرا

در شکل ۱۳، زمان اجرای مختلف روشهای مرتبسازی بر اساس تعداد رکوردهای ورودی نمایش داده شده است. در این آزمایش، در ابتدای هر مرحله، تنها یک دنباله رکورد به هر یک از الگوریتمهای مرتبسازی داده می شود و زمان اجرا به تفاوت بین زمان ارسال رکوردها به الگوریتم و زمان دریافت رکوردهای مرتبشده


اندازه گیری می شود. همان طور که انتظار می رفت، روش RTHS از نظر زمان اجرا نسبت به دیگر روشها پایداری بیشتری نشان می دهد. باید توجه داشت که تکنیک پایپلاین در شکل ۱۳ تأثیر گذار نیست، چرا که تنها یک دنباله رکورد به الگوریتمها ارائه شده است. همچنین، استفاده از فرآیند سریالی در روش SHMS به طور قابل توجهی بر عملکرد آن تأثیر گذار است. به دلیل تأخیرات زیاد روش Unary در این سناریو، امتیازهای آن در شکل ۱۳ درج نشده است. علاوه بر این، این اجرای RSN در شکل ۱۳ نشان داده نشده است، زیرا این زمان به نرمافزار مرتبسازی بستگی داشته و معمولاً از دیگر روشها بیشتر است.



شکل ۱۳: نرخ عبور روشهای مرتبسازی برای تعداد مختلف رکوردهای ورودی. (الف) عرض داده ۳۲ بیت. (ب) عرض داده ۶۴ بیت.

ارزيابي كارايي حافظه


در شکل ۱۴، کارایی حافظه پنج روش مختلف مرتبسازی با یکدیگر مقایسه شده است. برای یک الگوریتم مرتبسازی ایدهآل، هدف این است که با حداقل مصرف حافظه، بالاترین بازدهی را به دست آورد. در این مقایسه، روش SHMS که از نظر بازدهی برتری نسبت به RTHS دارد، در سمت راست نمودار کارایی حافظه قرار دارد، زیرا این روش به حافظه بیشتری نیاز دارد. در عوض، روش دارد، زیرا این روش به حافظه بیشتری نیاز دارد. در عوض، روش بالا RTHS با استفاده از ۲۵۶ رکورد و عرض ۶۴ بیت، در قسمت بالا سمت چپ نمودار بهینهترین استفاده از حافظه را ارائه میدهد و از نظر کارایی حافظه در بین روشهای دیگر برتر است.




شکل ۱۴: کارآیی حافظه بین پنج روش مرتبسازی برای تعداد مختلف رکوردهای ورودی. (الف) عرض داده ۳۲ بیت. (ب) عرض داده ۶۴ بیت.

بررسى مصرف توان

در شکل ۱۵، مصرف توان روش پیشنهادی در مقایسه با دیگر روشهای مرتبسازی نمایش داده شده است. مصرف توان یکی از جنبههای حیاتی در طراحی سیستمهای دیجیتال به حساب میآید و در تراشههای FPGA به طراحی، شرایط عملیاتی، دستگاه هدف و فركانس كارى وابسته است. علاوه بر اين، مصرف توان تحت تأثير عواملی چون استفاده از منابع، محلیابی و مسیریابی، نقشهبرداری و تقسیمبندی منطق قرار دارد. مصرف کل توان در تراشههای FPGA از مصرف توان ایستا و پویا حاصل می شود و شامل توان سیگنال ساعت، سیگنالهای طراحی، بلوکهای منطقی و ورودی/خروجی است. همانطور که در شکل ۱۵ مشاهده می شود، با افزایش تعداد رکوردهای ورودی، مصرف توان تمامی روشها افزایش مییابد. روش Unary به دلیل کاهش شدید در منابع مورد نیاز، کمترین مصرف توان را دارد. در مقابل، روش SHMS با توجه به نیازهای بالای منابع و فرکانس عملیاتی، بالاترین مصرف توان را دارد. در کل، روش RTHS به نسبت بیشتر از CBSN1 و Unary به انرژی نیاز دارد. در حالی که فرکانس بالای عملیاتی و وابستگی به یک کنترلر باعث افزایش مصرف توان در روش پیشنهادی شده، این روش همچنان نسبت به روشهای PMT و SHMS مصرف توان کمتری دارد به دلیل کاهش قابل توجه در مصرف منابع. برای مقایسه عادلانهتر، نسبت توان به خروجی میتواند معیار بهتری باشد و شکل ۱۶ این نسبت را برای روش RTHS در مقایسه با سایر روشهای مرتبسازی نمایش می دهد. نتایج قابل قبول در زیر محور y=x قرار دارند. به عبارت دیگر، پایین و راست پایین نمودار نماینده طراحی ایدهآل تر است که به مصرف کمتر توان همراه با کارایی بالاتر منجر میشود. روش پیشنهادی RTHS همیشه زیر محور y = x قرار دارد به جز برای پیادهسازی با ۳۲ رکورد و عرض داده ۳۲ بیت.



شکل ۱۵: مصرف توان روشهای مرتبسازی برای تعداد مختلف رکوردهای ورودی. (الف) عرض داده ۳۲ بیت. (ب) عرض داده ۶۴ بیت.



شکل ۱۶: نسبت نرخ عبور به مصرف توان پنج روش مرتبسازی. (الف) عرض داده ۳۲: نسبت نرخ عبور به مصرف توان پنج روش مرتبسازی. (الف) عرض داده ۶۴ بیت.

۷- جمع بندی و نتیجه گیری

مرتبسازی به عنوان یکی از وظایف اساسی در بسیاری از سيستمها و برنامهها اهميت دارد. FPGAها به دليل كارايي بالا و بهینه بودن از نظر حافظه، گزینهای مناسب برای پیادهسازی طراحیهای موازی و لولهای در معماریهای مختلف هستند. در این مقاله، الگوريتم جديدي به نام MDSA و RTHS ارائه شده كه از نظر عملكرد بسيار مؤثر است. اين الگوريتم به تنها شش مرحله براي مرتبسازی هر تعداد رکورد نیاز دارد. ما یک تحلیل جامع از RTHS در زمینههای مختلفی مانند استفاده از منابع، زمان اجرا، حافظه و توان عملیاتی انجام دادهایم. نتایج تحلیلها نشان میدهد که RTHS به طور قابل توجهی مصرف منابع را کاهش میدهد و تعداد LUTs نسبت به روش CBSN به میزان ۶۶٫۳٪ کاهش یافته است. همچنین، RTHS موفق شده است تا در مقایسه با روش پیشرفته SHMS، تعداد LUTs و registers را به ترتیب ۸۲٫۳٪ و ۹۴٫۸٪ کاهش دهد. در برنامههای آینده، قصد داریم صفهای Min/Max بزرگ را برای زمان بندی وظایف در سیستمهای زمان واقعی و روی پلتفرمهای چند هستهای پیادهسازی کنیم.