#### **PSESI**

# Développement sur FPGA d'un système d'aiguillage générique pour centrale DCC


Encadrant: J. Denoulet

### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Architecture du projet
- 3) Objectifs et réalisation
- 4) Zoom moteur IXL et centrale DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation

# Rappel fonctionnement système ferroviaire

- La voie et les trains
- Le Poste de Commande Centralisé et les opérateurs
- Système d'enclenchement (informatisé ou non)




#### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Architecture du projet
- 3) Objectifs et réalisation
- 4) Zoom moteur IXL et moteur DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation

# Architecture générale du projet

- La centrale DCC pour les commandes des équipements à la voie(aiguilles) et aux trains (faire avancer le train)
- Le moteur d'enclenchement (ex : moteur qui vérifie le droit de bouger les aiguilles) généré par les équations logiques
- La traduction des équations logiques (langage eq : gestion des enclenchements)



### Définition des différents termes

- TC: Track Circuit (Circuit De Voie)

  Plus petite portion de voie entre 2 capteurs.
- SE : Sensor (capteur)

  Différents capteurs sur la voie.
- SW : Switch (aiguillage)

  Ce qui permet de passer d'un circuit à un autre

# Définition des différents termes

```
UP -> train passé dans le sens UP (clockwise)
```

DO -> train passé dans le sens DOWN (conterclockwise)

ID -> aucun train n'est passé sur le capteur


RI: bouger l'aiguille vers la droite

LE: bouger l'aiguille vers la gauche

# Architecture du circuit utilisé durant le projet

### L'installation est composée de :

- Ø 3 circuits imbriqués
- Ø 4 paires d'aiguillages
- Ø 20 capteurs



### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Architecture du projet
- 3) Objectifs et réalisation
- 4) Zoom moteur IXL et centrale DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation

# **Objectifs**

• Porter la centrale DCC de la carte spartan 6 à la carte nexys 4 DDR.

• Ajouter la gestion <u>en sécurité</u> des aiguillages et de l'espacement entre trains


Ajouter l'automatisation des trains

# Réalisation

# Portage de la centrale DCC de la carte Spartan 6 à la carte Nexys 4 DDR.

- Création d'une nouvelle interface HM
- Portage du code de l'ancienne centrale et de la gestion des capteurs

# Réalisation



# Réalisation

- Ajout de la gestion <u>en sécurité</u> des aiguillages et de l'espacement (gestion des enclenchements)
  - Définition d'une interface entre le centrale DCC et le moteur IXL (communication entre les deux modules)
    - Création d'un langage de définition pour la gestion des enclenchements (« Eq »: Compilateur en Ocaml) et définition des équations génériques de gestion des enclenchements
  - Création d'un langage pour la génération des scénarios de simulation (« Simul »:Compilateur en Ocaml) et écriture des différents scénarios de simulation

### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Architecture du projet
- 3) Objectifs et réalisation
- 4) Zoom moteur IXL et centrale DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation

### Zoom sur la centrale DCC

- La centrale DCC a été réécrite entièrement en VHDL à partir du code de la carte Spartan 6
- La centrale DCC communique avec le moteur IXL à travers l'interface en lui demandant des autorisations pour ensuite pouvoir les appliquer.
- La centrale DCC permet de commander plusieurs trains simultanément.
- La centrale DCC ne gère pas les capteurs de détection ni les aiguillages.

### Zoom sur le moteur IXL

 Le moteur IXL est généré automatiquement à partir du langage d'équations Eq (Génération du code VHDL conforme avec ce qu'attend la centrale)

- Le moteur IXL communique avec la centrale DCC à travers l'interface en lui fournissant l'état des aiguillages et des capteurs
- Les équations sont définies génériquement et instanciées à chaque partie de la voie

### Interface Moteur IXL

```
entity Ixl is
 Port (
                                     Sw Cmd Req: contient les demandes de
        -- synchro
        CLK
                                        changement d'aiguillage voulu
                   : in STD LOGIC;
        reset : in STD LOGIC;
        -- input
                                     Sw State: L'état actuel des aiguillages
        valid in : in STD LOGIC;
        Sw Cmd Req : in Sw t;
        Sw State : in Sw t;
        Sensor : in SE state;
                                     Sensor : état des capteurs sur la voie
        -- output
        valid out : out STD LOGIC;
        Sw Cmd Aut : out Sw T;
                                     Sw Cmd Aut: Commande d'aiguillage
                                        autorisée
        --debug output
        TC out : out TC St
end Ixl;
```

# **Equations Génériques**

- Définition des équations génériques d'enclenchement pour
  - Les Circuits de voie à partir des capteurs de détection

$$TC_{nn} \Leftarrow \neg SE\_Up_{nn} \land \neg SE\_Do_{mm} \land (TC_{nn} \lor SE\_Do_{nn} \lor SE\_Up_{mm});$$

• La protection des aiguilles (pas de collision entre trains autour des aiguilles)

$$SW\_AUT\_RI_{nn} \Leftarrow SW\_CMD\_RI_{nn} \wedge TC_{nn} \wedge TC_{mm};$$

# Le langage Eq

- $TC\_02 \le SE\_UP\_02 * SE\_DO\_03 * (TC\_02 + SE\_DO\_02 + SE\_UP\_03);$
- Variable booléenne (TC/SW/SE) suivie de « <= »
- Suivi d'une équation logique
  - Ø ~ pour l'opérateur not
  - Ø \* pour l'opérateur and
  - Ø + pour l'opérateur or

# Le langage Eq

Le code généré en VHDL

```
if
 ((NOT (Sensor(1).dir = "01")) AND
 ((NOT (Sensor(2).dir = "10")) AND
 ((TC(1)='1')OR
   ((Sensor(1).dir = "10") OR
   (Sensor(2).dir = "01")))) then
TC(1) := '1';
else
 TC(1) := '0';
end if;
```

```
(~ Se_UP_02) *
(~ Se_DO_03) *

(TC_02 +

SE_DO_02 +

SE_UP_03)
```

### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Objectifs prévus
- 3) Objectifs et réalisés
- 4) Zoom moteur IXL et centrale DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation

# Besoins pour la réalisation des tests

Automatisation des simulations (répétition des tests)

• Utilisation d'un langage de simulation permettant de ne pas avoir à coder en VHDL

• Lisibilité des scénarios

Automatisation des résultats des tests

# Le langage Simul

```
Cycle 4 : -- Move Sw 4
                                                    Faire passer
                                                    le train du
Events
                                                    secteur 2 au 3
  SE ID 2;
                                                    et demander de
  SE UP 3; -- enter into TC3
  SW CMD RI 04; -- command SW4 Right
                                                    bouger
                                                    l'aiguillage 4
Outputs
                                                    vers la droite
  TC 02 = Free; --
  TC 03 = Occ; --
  SW_AUT_RI_04 = Aut; -- Autorization Sw 04 Right
```

# Code généré en VHDL

```
Events
CLK <= '0';
  wait for 1 ns;
  report "Cycle 4: -- Move Sw 4";
  Sensor(1).dir <= "00";
                                        SE ID 02;
                                        SE UP 03;
  Sensor(2).dir <= "01";
  Sw Cmd Req(6) <= '1';
                                        SW CMD RI 04;
  CLK <= '1';
                                         Outputs
  wait for 1 ns;
  if (TC out(1) = '1') then report "--" & " : Pass"; else report "--" & " :
                               TC 02 = FREE:
Fail."; end if;
  if (TC out(2) = '0') then report "--" & " : Pass"; else report "--" & " :
                               TC_03 = Occ;
Fail."; end if;
  if (Sw Cmd Aut(6) = '1') then report "-- Autorization Sw 04 Right" & " : Pass";
                                SW_AUT_RI_04 = Aut;
 else report "-- Autorization Sw 04 Right" & " : Fail."; end if;
```


### **Sommaire**

- 1) Rappel système ferroviaire
- 2) Objectifs prévus
- 3) Objectifs et réalisés
- 4) Zoom moteur IXL et centrale DCC
- 5) Générateur de Tests
- 6) Exemples d'utilisation


# Scénario 1

• 1 train fait 2 tours du circuit interieur

## Ø Permet de tester la gestion des Circuits de voies




# Scénario 1 simulation



# Scénario 2

• 1 train doit passer de la voie A à la voie B.

Ø Permet de tester les demandes d'aiguillages




# Scénario 2 simulation




# Scénario 3

- Plusieurs trains en zone d'aiguillage
  - Train 1 sur la voie A qui s'arrête dans la zone d'aiguillage,
  - Train 2 sur voie B qui tente de passer en voie A,
  - Après un temps le Train 1 redémarre ;
  - Train 2 qui peut passer en voie A.

Permet de tester le circuit avec plusieurs trains et d'éviter des collisions.



# Scénario 3 simulation



# **Conclusion - Partie technique**

- La centrale DCC permet de commander plusieurs trains
- Le moteur IXL est généré automatiquement et est générique (fichier d'équations)
- Un outil de simulation automatique de scénarios de tests a été créé
- Documentation complète de l'interface et des langages Eq et Simul

# **Conclusion - Partie projet**

 Ce projet m'a permis d'appronfondir ma connaissance de la gestion en sécurité des trains et de ma connaissance en programmation VHDL.

• Utilisation de l'outil de gestion de configuration GIT et du langage Latex

# This is the end

Merci

**Question?**