

Programmation CUDA

S. Puechmorel

2023

Historique

Architecture des GPUs

Programmation

Années 1980 : contrôleurs vidéo

Ces circuits permettaient d'afficher sur un tube cathodique des informations stockées en mémoire. Ils fournissaient des fonctionnalités de base, essentiellement orientées autour de la gestion de la mémoire vidéo et de la génération des signaux de synchronisation.



Figure: Le contrôleur vidéo MC6845. ¹

¹ <https://commons.wikimedia.org/w/index.php?curid=976920>

Contrôleurs graphiques

Apparus vers la fin des années 1980, ils apportent des fonctionnalités graphiques, telles le tracé de segment, et gèrent une mémoire distincte de celle de l'unité centrale.



Figure: Contrôleurs graphiques.

Les processeurs graphiques 3D.

Disponibles pour le grand public depuis le milieu des années 1990, ils incluent des fonctionnalités d'affichage en trois dimensions. Parallèlement, des bibliothèques logicielles font leur apparition (OpenGL, Direct3D). L'affichage d'une scène est réalisé à travers un pipeline graphique : transformation de sommets, projection, traçage.



Figure: Contrôleur 3D ATI Rage.

L'évolution des cartes graphiques

Les processeurs programmables

En 2001, la société NVIDIA introduit sur le marché la gamme de processeurs graphiques GeForce 3 qui permettent de programmer les étapes du pipeline graphique.



Figure: Contrôleur 3D programmable.

Le calcul

Fin 2006, NVIDIA lance la gamme GeForce 8 et l'environnement de développement CUDA qui permet d'exploiter la puissance de calcul des cartes graphiques pour des applications générales. Les performances théoriques sont impressionnantes : de l'ordre de celles obtenues avec un superordinateur, mais pour une enveloppe énergétique bien inférieure.



Figure: Carte graphique CUDA.

Synthèse de l'évolution des cartes NVIDIA

Année	Carte	Architecture	Cœurs	RAM	Puissance
1995	NV1	Dizaines de μm	?	4 Mo	2 Watts
...
2017	GTX 1080 Ti	Volta 16 nm	3584	11 Go	257 W
2019	GTX 2080 Ti	Turing 12 nm	4352	11 Go	290 W
2020	RTX 3090	Ampere 8 nm	10 496	24 Go	350 W
2022	RTX 4090	Ada Lovelace 5 nm	18 000	24 Go	450-600 W

Les multiprocesseurs de flux (SM)

- ▶ Héritier du pipeline graphique, le multiprocesseur de flux ("Streaming multiprocessor", SM) est une entité de traitement comportant des séquenceurs, plusieurs unités de traitement numérique et une mémoire locale.
- ▶ Un processeur graphique (GPU) regroupe plusieurs multiprocesseurs.
- ▶ Les multiprocesseurs exécutent des blocs de processus de façon **indépendante** et peuvent accéder à une mémoire partagée.
- ▶ Pour un développeur sur une architecture conventionnelle, un multiprocesseur s'apparente à un cœur de calcul vectoriel.

Les multiprocesseurs de flux (SM)

- ▶ À l'intérieur d'un multiprocesseur, les processus s'exécutent de façon concurrente, mais peuvent communiquer via la mémoire locale ou être synchronisés.
- ▶ Les processus sont regroupés par blocs, appelés "warps" (chaînes), qui se voient affecter le même séquenceur d'instructions.
- ▶ Le modèle associé est dit "SIMT" pour "Single Instruction Multiple Thread".

Les unités de calcul

- ▶ Le nombre d'unités de calcul par multiprocesseur dépend des générations de cartes. Pour l'architecture Ampère, on trouve 64 ou 128 unités flottantes 32bits, 32 ou 2 unités flottantes 64bits, 64 unités de calcul entier sur 32 bits, 16 unités spéciales (fonctions transcendantes), 4 cœurs de calcul tensoriel et 4 ordonnanceurs.
- ▶ Un ordonnanceur est affecté à une chaîne. Tous les processus de la chaîne exécutent la même Instruction au même moment.
- ▶ En cas d'instruction conditionnelle, il peut y avoir divergence de code à l'intérieur d'une chaîne, ce qui se traduit par la mise en attente d'un ou plusieurs processus dont l'exécution se poursuivra après celle de la branche principale.

L'ordonnancement des processus

- ▶ Le code à exécuter sur le GPU est appelé noyau ("kernel".)
- ▶ Le programmeur décide du nombre de processus affectés à un même noyau et les répartit en blocs.
- ▶ Un bloc sera pris en charge par un multiprocesseur libre.
- ▶ Dans un bloc, des chaînes de 32 processus identifiés par des entiers consécutifs sont constituées.
- ▶ Depuis l'architecture Volta, chaque processus possède ses propres compteurs de programme et pile d'appel, ce qui permet un contrôle plus fin, en particulier en cas de divergence.

La mémoire

- ▶ Chaque multiprocesseur possède une mémoire locale très rapide, pouvant être partagée entre les processus d'un même bloc. Elle est organisée en 32 banques pouvant être utilisées simultanément. Idéalement, chaque processus d'une chaîne accède à sa propre banque. La capacité de cette mémoire varie entre 64kB et 228kB selon les générations.
- ▶ Les multiprocesseurs partagent une mémoire globale, plus lente, mais en mesure de stocker beaucoup plus de données. Les cartes de dernière génération, comme la RX4090, embarquent 24Gb de RAM.
- ▶ L'architecture 9.0 introduit la notion de cluster de blocs et de mémoire partagée distribuée.

La mémoire de textures

- ▶ Les GPUs étant initialement conçus pour des applications de rendu graphique 3D, certaines mémoires dédiées sont présentes.
- ▶ La mémoire de textures est particulièrement intéressante lorsque l'on cherche à stocker des données bidimensionnelles que l'on souhaite ensuite interpoler.
- ▶ Cette mémoire, chargée par le CPU, ne peut être modifiée par un programme CUDA.

Le GPU

- ▶ Un bloc est affecté à un multiprocesseur, les processus d'une même chaîne exécutent la même Instruction en parallèle.
- ▶ Il faut donc penser avant tout en termes de chaînes (32 processus).
- ▶ Un branchement dans un même chaîne entraîne l'inactivation temporaire de processus.

La mémoire

- ▶ Privilégier l'utilisation de la mémoire partagée, bien plus rapide que la mémoire globale.
- ▶ S'efforcer d'avoir des accès contigus pour les processus d'une même chaîne.
- ▶ Penser à utiliser la mémoire des textures si nécessaire.

Un dialecte de C/C++

- ▶ Le GPU se programme en C/C++ avec des directives spécifiques reconnues par nvcc, le compilateur de NVIDIA.
- ▶ Placées devant un nom de variable ou de fonction, elles permettent d'en spécifier l'emplacement.
- ▶ Le fichier devant être compilé avec nvcc doit avoir l'extension .cu.
- ▶ CMake reconnaît CUDA comme un langage à part entière, détecte l'environnement de développement NVIDIA et génère les projets en conséquence.

Avant la déclaration d'une fonction

Directive	Effet
<code>--global--</code>	La fonction est un noyau. Elle est compilée pour le GPU, mais peut être appelée depuis le CPU.
<code>--device--</code>	La fonction est compilée pour le GPU et ne peut être appelée que depuis le GPU.
<code>--host--</code>	La fonction est compilée pour le CPU et ne peut être appelée que depuis le CPU (comportement par défaut).

Avant la déclaration d'une variable

Directive	Effet
<code>--device--</code>	La variable est stockée dans la mémoire globale.
<code>--constant--</code>	La variable est stockée dans la mémoire globale des constantes.
<code>--shared--</code>	La variable est stockée dans la mémoire partagée d'un multiprocesseur.

Lancement d'un noyau

- ▶ Une fonction `fun` déclarée avec la directive `__global__` est éligible à une exécution parallèle sur le GPU.
- ▶ La directive de lancement prend la forme suivante:
`<<<gridDim,blockDim,sharedMem=0,stream=NULL>>>fun(args)`
- ▶ `gridDim` est une structure de 3 entiers,
gridDim.x, *gridDim.y*, *gridDim.z* déterminant la taille de la grille de blocs.
- ▶ `blockDim` est une structure de 3 entiers,
blockDim.x, *blockDim.y*, *blockDim.z* déterminant la taille d'un bloc de threads.
- ▶ `sharedMem` est la taille totale en octets de mémoire partagée allouée dynamiquement.
- ▶ `stream` est un pointeur vers un objet de type `stream` qui permet de gérer le parallélisme.

Dimensions de bloc

- ▶ Un bloc de processus est affecté à un multiprocesseur et ne peut pas excéder une certaine valeur.
- ▶ Pour des raisons de flexibilité lors du codage, un tel bloc peut être organisé en un tableau à une, deux ou trois dimensions.
- ▶ La première coordonnée est particulière : elle peut recevoir l'intégralité du bloc.

Dimensions de grille

- ▶ Les processus lancés sont d'abord organisés en blocs, puis les blocs en grille.
- ▶ Tout comme précédemment, les grilles possèdent trois dimensions, la première pouvant adresser tous les blocs.

Obtention des valeurs maximales

- ▶ La fonction `cudaDeviceGetAttribute` permet de connaître les valeurs maximales pour les dimensions de grilles et de blocs.
- ▶ Sa signature est: `__host____device__ cudaError_t
cudaDeviceGetAttribute (int* value, cudaDeviceAttr attr,
int device)`
- ▶ De nombreuses caractéristiques du GPU référencé par l'attribut `device` peuvent être obtenues.
- ▶ Pour les dimensions, `attr` prendra les valeurs:
`cudaDevAttrMaxBlockDimX,...,cudaDevAttrMaxGridDimX,...`

Le produit matriciel sur CPU

```
void host_matmul(int lda, int ncol, float* a,  
    int ldb, float* b, float* res) {  
    double s;  
  
    for (int i = 0 ; i < lda; i++) {  
        for (int j = 0 ; j < k ; j++) {  
            s = 0.0;  
            for (int k = 0; k < ldb; k++)  
                s += a[i * lda + k] * b[k * ldb + j];  
        }  
        c[i * lda + j] = s;  
    }  
}
```


Passage sur GPU

- ▶ On remarque que l'écriture dans C peut être asynchrone.
- ▶ Les deux boucles de niveau supérieur sont remplacées par des appels parallèles.
- ▶ La boucle interne est exécutée par chaque processus.
- ▶ Un bloc reçoit une sous-matrice de C à calculer.
- ▶ Pour une écriture plus simple des calculs, on choisira d'organiser la grille et les blocs en deux dimensions.

Noyau de calcul

```
6  global__ void matmul(int lda, int ncola, float* a, int ncolb, float* b, float* c) {
7      // get indices in the matrix
8      int i = threadIdx.x + blockIdx.x * blockDim.x;
9      int j = threadIdx.y + blockIdx.y * blockDim.y;
10     float s;
11     if (i < lda && j < ncolb) { // check validity of thread
12         s = 0.0f;
13         for (int k = 0; k < ncola; k++) // accumulate products
14             s += a[i * ncola + k] * b[k * ncolb + j];
15         c[i * ncolb + j] = s;
16     }
17 }
```

- ▶ L'élément à calculer est obtenu à partir des coordonnées de bloc (`blockIdx`), puis de processus (`threadIdx`).
- ▶ Seule la boucle interne est conservée.
- ▶ Chaque processus opère sur une ligne et une colonne de la matrice

Exécution

```
28 void device_matmul(int lda, int ncola, float* a, int ncolb, float* b, float* c) {
29     int nbx, nby;
30     // compute required number of blocs in each direction
31     nbx = (lda + BLOCK_DIM - 1) / BLOCK_DIM;
32     nby = (ncolb + BLOCK_DIM - 1) / BLOCK_DIM;
33     // allocate device memory
34     float* da, * db, * dc;
35     cudaMalloc(&da, lda * ncola * sizeof(float));
36     cudaMalloc(&db, ncolb * ncola * sizeof(float));
37     cudaMalloc(&dc, lda * ncolb * sizeof(float));
38     cudaMemcpy(da, a, lda * ncola * sizeof(float), cudaMemcpyHostToDevice);
39     cudaMemcpy(db, b, ncolb * ncola * sizeof(float), cudaMemcpyHostToDevice);
40     matmul<<< dim3(nbx, nby, 1), dim3(BLOCK_DIM, BLOCK_DIM, 1) >>> (lda, ncola, da, ncolb, db, dc);
41     cudaDeviceSynchronize();
42     cudaMemcpy(c, dc, lda * ncolb * sizeof(float), cudaMemcpyDeviceToHost);
43     cudaFree(da);
44     cudaFree(db);
45     cudaFree(dc);
46 }
```

- ▶ La fonction `cudaMalloc` permet d'allouer de la mémoire sur le GPU.
- ▶ Elle est libérée par `cudaFree`.
- ▶ Les données sont transférées par `cudaMemcpy`.

Vitesse d'exécution

- ▶ Deux matrices 1000×1000 sont multipliées.
- ▶ Sur la configuration de référence, on relève, pour le GPU, une performance de 55 GFlops.
- ▶ Pour le CPU, elle est de 1 Gflops.
- ▶ Peut-on améliorer la vitesse de calcul ?

Accès mémoire




Figure: Accès linéaire.

- ▶ Seule la mémoire globale est utilisée.
- ▶ Tous les processus de même numéro de ligne (resp. colonne) accèdent aux mêmes données dans A (resp. B).

améliorer l'utilisation des données

- Le produit de deux matrices peut s'effectuer par blocs:

$$\begin{pmatrix} A_{1,1} & A_{1,2} & \dots & A_{1,n} \\ \vdots & \vdots & \vdots & \vdots \\ A_{i,1} & A_{i,2} & \dots & A_{i,n} \\ \vdots & \vdots & \vdots & \vdots \\ A_{m,1} & A_{m,2} & \dots & A_{m,n} \end{pmatrix} \begin{pmatrix} B_{1,1} & \dots & B_{1,j} & \dots & B_{1,p} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ B_{n,1} & B_{n,2} & B_{n,j} & \dots & B_{n,p} \end{pmatrix} \\
 = \begin{pmatrix} C_{1,1} & \dots & C_{1,p} \\ \vdots & \vdots & \vdots \\ \vdots & \vdots & \vdots \\ C_{m,1} & \dots & C_{m,p} \end{pmatrix}, \quad C_{i,j} = \sum_{k=1}^n A_{i,k} B_{k,j}$$

(1)

Produit matriciel par blocs

Accès mémoire




Figure: Accès par blocs.

- ▶ Les données d'un même bloc peuvent résider en mémoire partagée.
- ▶ Tous les processus d'une même chaîne peuvent effectuer un chargement simultané.