


QC Fab anc QC Test

F&E Adaptive & Embedded Computing Group — 2026.02.26

2026年初，中研院在「量子計算與科技冬季研討會」上正式公布量子計算測試平台（Quantum Computing Test Space, QCTSS）的完整架構與服務藍圖。由 F&E Adaptive & Embedded Computing Group 呂德輝主講，本場報告從一台稀釋制冷機（Dilution Refrigerator）的多層剖面出發，帶讀者看見量子硬體如何從一紙設計走向可操作的實驗環境。



此為中研院「量子計算測試平台（Quantum Computing Test Space）」報告封面，由呂德輝（David T.

Lee）研究助技師主講。

左側展示典型稀釋制冷機的多層金屬結構——從頂部室溫端逐層降溫至底層接近絕對零度的混合室（ ≈ 10 mK），每層皆配有濾波與屏蔽元件，確保進入量子處理器的微波訊號不會引入熱噪聲。

量子計算測試平台（Quantum Computing Test Space）主題頁。

講者呂德輝 David T.


Lee，研究助技師 Asst.

Research Scientist。

左為摻雜制冷機 Dilution Refrigerator 多層剖面示意圖——外層室溫屏蔽殼逐層降溫至底部的 10 mK 量級混縮核心區，底層安置超導量子晶片 QPU，低溫與微波控制線由頂部穿入。


本場由 FAE Adaptive & Embedded Computing Group 分享中研院在超導量子電腦製造與測試基礎設施上的最新進展。

科學探索的進程，本質上是一條「能測得多準，就能理解多深」的路徑。從左下方的直尺出發——代表人類對宏觀世界的測量能力——沿著指數曲線攀升，最終穿越海森堡不確定原理 $\Delta x \cdot \Delta p \geq \hbar/2$ 的界線，進入量子領域後，測量的意義本身就成為被測對象的一部分。右上方標示的「Test」並非終點，而是進入下一輪驗證循環的起點。



以簡潔示意圖呈現科學探索路徑：從左下角「Measurement（測量）」出發，沿箭頭穿越「Nature（自然）」中的雙粒子關聯與「Quantum」海森堡不確定原理 $\Delta x \cdot \Delta p \geq \hbar/2$ 的基石，終點指向右上角「Test」——代表嚴格的實驗驗證是通向量子技術的不二途徑。

此為影片檔案。



擴展 IMG_4658 的框架為完整科學認知閉環：「Measurement→Intelligence(智慧)→Matter(物質)→Quantity(量)」，核心仍是不確定原理 $\Delta x \cdot \Delta p \geq \hbar/2$ 。

中間加入「Control（控制）」概念，強調量子技術不僅要觀察量子現象，更要能操控量子態。

科學探索的指數曲線圖——橫軸為「Measurement 測量」，左下角放置直尺象徵從宏觀世界出發；一條藍色曲線隨測量能力提升呈指數上揚，最終指向右上角「Test 測試」。


中間標示 Heisenberg 不確定性原理 $\Delta x \cdot \Delta p \geq \hbar/2$ ，下方兩個粒子以短線相連標記為「Nature 自然」。

此圖展示人類認知沿著從測量→感測→控制的路徑向量子領域推進。

「How does A Quantum Computer looks like」三圖並列展示量子電腦實體結構。

左圖為 QPU 晶片微觀特寫（藍色調，可見超導線圈陣列與接腳）；中間為 Dilution Refrigerator DR 多層金屬架構，紅箭指向底層 QPU 安裝位；右圖為 Machine 機櫃中藍色的微波同軸纜線束與下方的 Classical HPC 經典超算伺服器。

展示量子硬體、低溫系統與經典控制的三位一體整合架構。



以「How does A Quantum Computer look like」為題，拆解超導量子電腦三大部分：左方 QPU 為超導晶片；中間 DR（稀釋制冷機）多層結構將環境降溫至毫開爾文級；右方 Machine 則為脈衝控制設備與高頻微波通訊線路。

「WHY WE NEED TO TEST QC」引用 HPE Mohseni 的話：「人們天真地認為，一旦擁有數百（量子位元）或數千的系統就能達到數百萬——這根本不成立。


在每個規模節點上，你都面臨全然的挑戰。

」引用來源為 reuters.

[com/technology/nobel-winner-hpe-chip-industry-firms-team-up-make-practical-quantum-2025-11-10](https://www.reuters.com/technology/nobel-winner-hpe-chip-industry-firms-team-up-make-practical-quantum-2025-11-10)

量子系統的規模節點與層階挑戰

HPE 資深研究員 Mohseni（諾貝爾獎合作者）指出了一個被經常忽略的事實：「人們天真地認為，一旦擁有一套數百或數千量子位的系統就能達到數百萬——這根本不成立。在每個規模節點上，你都面臨全新的挑戰。」從單量子比特的校準到百量子比特的錯誤校正閾值，每一個數量級的躍升都意味著完全不同的技術瓶頸。



探討「為什麼必須測試」。


引用 HPE 與諾貝爾獎得主 Mohseni 觀點：“At each scale, you face completely new challenges.

” 從單量子比特校準到百量子比特的錯誤校正閾值，每一階段都有全新的技術瓶頸。

「Superconducting QPU will be larger」超導量子晶片尺寸擴展示意。

左為 $>1\text{mm}^2$ 的交叉指型電容/約瑟夫森結結構；中間三組綠方塊分別代表 1qb (1mm^2 , $2^1=2$ phases/bits, 10^{12} cm^{-2})、100qb (100mm^2 , $2^{10}=10^{10}$, 10^{14} cm^{-2})、10,000qb ($10,000\text{mm}^2$, $2^{10000}=10^{10000}$, 10^{16} cm^{-2})。

展示量子體積隨維度呈平方增長，與狀態空間指數膨脹的對比。



展示超導 QPU 面積隨量子比特數的線性擴展（1qb >1 mm²；100qb ≈ 100 mm²；10,000qb ≈ 10,000 mm²），並對照經典晶片製程節點。


同時呈現量子態空間的指數膨脹——10,000 量子比特可展現 2^{10,000} ≈ 10^{3,000} 個相位，突顯量子並行威力與晶片尺寸限制之間的矛盾。

「How about Power Consumption」 功耗比較。

左為 10,000qb 晶片（10¹⁶ 1nm²-cb）。

右：每 10q 預估消耗 2kW，10,000q 約需 2MW；而 10PB 級 AI GPU 訓練耗電約 40MW。

公平比較需要考量的等效位元數量遠超兩者表面數字。



探討萬級量子比特的功耗挑戰——每 10 量子比特控制電子學耗電約 2 kW，推估 10,000 量子比特需接近 2 MW 功率。

對照 10 PB 級 AI 訓練的 GPU cluster 耗電約 40 MW，突顯低功耗冷卻控制與 cryo-CMOS 技術開發的迫切性。

「Introducing QC-SETUP」量子計算系統架構概覽塊狀圖。


左側為 QPU 晶片微觀圖。

右方由上至下：兩個 Pulse Processor 控制機（Machine-1, Machine-2）；Dilution Refrigerator (DR-4) 低溫艙；底部為兩片 QPU 晶片區域——QPU-10q 與 QPU-20q。


展示兩台脈衝處理器透過摻雜制冷機驅動不同量子位元數量的晶片。

中研院 QC-SETUP：可操作的量子硬體環境

理論與工程之間的橋樑，具體落在一台稀釋制冷機與兩台脈衝處理器的組合上。QC-SETUP 架構將微波脈衝生成、低溫封裝、晶片驅動整合為一套可排程使用的共享設施——研究團隊不需自建整套儀器鏈，即可在真實硬體上測試演算法或校準策略。



正式介紹 QC-SETUP 硬體架構：兩台 Pulse Processor (Machine-1 & Machine-2) 產生微波脈衝驅動量子比特操作；下方橫跨全幅的 Dilution Refrigerator (DR-4) 稀釋制冷機服務 QPU-10q 或 QPU-20q 晶片。




在 IMG_4681 架構上加入 Thread（線路通道）視角：左側 QPU 晶片以黃色框標示 Thread-0 與 Thread-1 兩個獨立控制區域，每台脈衝處理器亦分為多組 thread——使校準與運算能部分並行。

DR-4 稀釋制冷機橫跨所有 thread。

共享平台的排程服務模式

如同高階運算資源的雲端化，QC-Test Space 也走向使用者排程（Queue-based Scheduling）。研究者透過 API 申請時間窗口、提交實驗任務、遠端監控執行狀況——讓中研院的稀缺量子硬體能同時服務學術界、產業界與政府研究團隊。平台依服務類型區分為四大面向，分別對應 QPU 共開發、演算法發展、容錯量子計算與子系統開發。



QC-Test Space 的排程服務模式：研究者可透過排程系統申請使用 QC-Setup。

上層鏈路（Machines→DR→QPU）提供完整硬體供 QPU 共同開發、量子演算法與 FTQC 發展；下層 Thread A/B 線路則專注 SCQC 子系統開發，形成分工明確的共享設施。

「Users can queue for QC-Setup matched with Services」QC-Test Space 排程服務架構圖。


左側為 QC-Test Space 標誌（摻雜制冷機圖標）。

數據流由左至右：Users → Machines 控制機群 → Dilution Refrigerator 低溫艙 → QPU 晶片。

下層 Machines 分為 Thread A / Thread B 兩組。

右側列出四項服務：QPU Co-Development、Quantum Algorithm Development、FTQC Development（容錯量子計算）、SCQC Subsystem Development。

展示中研院 QC-Test Space 作為共享平台的排程與服務匹配模式。



「QPU Co-Development」服務：中央為 3x3 量子比特拓撲連接圖（粗綠線為直接耦合），左列五項測試面向包含拓撲驗證、么正電路檢驗、擴展可行性與數位雙生品質驗證等。

右側呈現 Test ↓ Co-Design ↓ Fab 的迭代閉環，下方 QC Hamiltonian 則提供整個物理系統的能量算符模型基礎。


「QPU Co-Development」Application-Aware Hardware 共開發流程圖。

左側列出五項測試重點：Application-Aware Hardware、Test Topology（拓撲測試）、Test Unitaries（么正算符測試）、Test Scaling Up（擴展性測試）、Quality Validation via Digital-Twin（數位雙生品質驗證）。

中央為 3×3 格狀量子位元連接圖，綠色粗線表示可用耦合路徑。

下方 QC Hamiltonian（量子哈密頓量）指往上方的 QC-SETUP，形成閉環。

右側為 Fab → Co-Design → Test 開發循環流程圖標，展現從製造到共設計再到測試的完整迭代。




「Quantum Algorithm Development」展示多層級訪問能力：中央對照理想量子電路（Hadamard + CNOT）與實際 noisy 脈衝波形之差異，左列 QC Compiler、Error Mitigation、Pulse Shaping、Customized Measurement、New Calibration Strategies 等功能，由 QC Application 自上而下配合 QC-SETUP 自下而上的雙向流程。

「Quantum Algorithm Development」多層級存取與噪聲建模。

左側由上至下列出七項可開發方向：QC Compiler Development、Error Mitigation（錯誤緩解）、Pulse Shaping（脈衝整形）、Customized Measurement（自訂測量）、New Calibration Strategies（新校準策略）、Improved Circuit Dynamics（電路動力學改進）、New Possibilities（新可能性）。

中央為理想量子電路（左 Ideal）与实际噪声实现（右 Noisy）的對比圖：理想海森堡門 H 和 CNOT 閘在實際硬體上變為帶噪聲邊緣的近似的脈衝波形。

上方 QC Application 指向理想電路，下方 QC-SETUP 指向噪聲實現。



「FTQC Development」展示 Surface Code 表面碼與容錯量子計算路徑：上方為菱形格子結構圖；下方公式 $\epsilon_{\text{Logical}} \propto (\epsilon_g / \epsilon_{th} \sim 1\%)^{(d+1)/2}$ ，數據顯示實體誤率從 0.

39% 降至 0.

001% 時，編碼開銷從約 10,657 q 減至 161 q——硬體誤率越低、實用量子計算越近。

「FTQC Development」容錯量子計算發展與表面碼 Surface Code。

中央為 Surface Code 的菱形晶格圖示，粉藍交替的 plaquette 代表 X/Z stabilizer 測量單元，綠點為數據量子位元、黃點為輔助量子位元。

公式 $\epsilon_{\text{Logical}} \propto (\epsilon_g / \epsilon_{th} \sim 1\%)^{(d+1)/2}$ 給出邏輯錯誤率隨代碼距離 d 指數衰減的關係——需開發新 QEC code 提高閾值。

下方列三組假設：2q-error 0.


39%→需 10657 物理量子位/邏輯量子位；0.

1%→需 1799；0.

01%/0.

001%(d=9)→需 391/161。

展示 QC-SETUP → Useful QC 的容錯路徑與錯誤率改善的關鍵性。



SCQC Subsystem Development：以魚骨圖展示供應鏈架構——左側 QC Supply Chain 分為 I/O Scaling、Pulse Processors、Cryo-electronics、Packaging、TWPA（行波參量放大器）五大子系統，最終匯聚至 QC-SETUP 整合。

「SCQC Subsystem Development」超導量子計算子系統開發與供應鏈整合。


左側 QC Supply Chain 透過五個平行分支匯入中間層：I/O Scaling（輸入輸出擴展）、Pulse Processors（脈衝處理器）、Cryo-electronics（低溫電子學）、Packaging（封裝技術）、TWPA（三波參量放大器）。

五項子系統最終整合至右側 QC-SETUP。

右上角標註「Integration: I/O, footprints, expertise」，指出整合的關鍵在於介面互通性、實體空間限制與領域專知的統籌。

從人工校準到 AI 自動化：量子系統的自動調諧

一台超導量子晶片在冷卻後重新啟動，需要透過一連串的參數調整才能恢復操作狀態。中研院將這個過程建模為有向無環圖（DAG）：37 個校準參數依物理依存關係串聯，前一節點的調整會牽動後續所有節點。傳統上這一步依賴資深技師逐一設定；而 QCTSS 引入強化學習（Reinforcement Learning）模型 TD3（Twin Delayed DDPG），在約 25 秒內自動將雙量子位 CZ 閘的保真度從 62.87% 推升至 92.00%。



QPU 校準參數相依性網絡：DAG 圖（有向無環圖）從 #3→#7→#4→#2→#9↔#7 與 ↔#5，共計 37 個參數。

因量子比特耦合，每節點校準受前節點影響，且需人工介入判斷——左側 QC-BIOS 提供基礎固件層。


「QC Calibration」物理校準節點圖。

左側為 QC Application → QC-BIOS → QC-SETUP 三層堆疊，代表應用層透過 BIOS 介面呼叫硬體設定。

右側為 Physics based Calibration nodes（基於物理的校準節點）有向圖：由底層 node 3 開始上行至 node 7→4→2，再分為 branching paths 到 node 9、7、5。

共計 37 個參數需要校準，且各節點間需人工介入調整。

此圖展示量子系統冷啟動後逐階校準的遞迴關係與參數依賴鏈。




「AI for Quantum: nodes to networks」概念——用強化學習（RL）模型取代 IMG_4704 的人工校準流程：5 層神經網路以 37 個校準參數為輸入、Reward System 提供回饋，使 RL 模型可在一次訓練中完成所有參數聯合調諧。

「AI for Quantum: nodes -> networks」強化學習 RL Model 用於自動化量子校準。

左側同為 QC Application → QC-BIOS → QC-SETUP 三層架構；中央為神經網路示意圖——4 個輸入節點對應 37 個校準參數，經兩層隱藏層（各 6 與 4 節點）映射至輸出層。

右側 Reward System 回饋訊號驅動 RL 模型持續優化。

展示以 AI 取代人工介入、將離散的物理校準節點整合為可自動學習的完整校準網路。



RL 校準實際成效展示：上方兩圖為「2Q CZ Interleaved RB」——Before 狀態下 target gate fidelity 62.

87%、After 提升至 92.

00%；Learning Curve 顯示模型 ≈ 650 次迭代後 Bell State Fidelity 跳升收斂至 ≈ 1 .

下方三欄熱圖為 action channel 演化軌跡，最底部六張散佈圖為參數收斂結果。

Model 採用 TD3 強化學習算法。

「Retuning after the QC was reset after re-cooling」重冷後自動調諧實驗結果，採用 TD3 (Twin Delayed DDPG) 強化學習模型。

上方三圖：左 Before——2Q CZ 交錯隨機基準測試顯示 target gate fidelity 僅 62.

87%；中 Learning Curve 展示 Bell State Fidelity 在約 600 次迭代後從基線（灰色）突升至優化值（藍色穩定於 1.

0+），學習啟動點以黃虛線標記，「Only takes about 25 seconds」標註調諧僅需 25 秒；右 After——target gate fidelity 提升至 92.


00%。

下方為各控制參數的 heatmap (XX/YY ZZ) 與散點圖，記錄 RL agent 的探索→收斂軌跡。

展示 AI 校準在門保真度恢復上的實際成效。

從測試台到量子超算：中研院的長期願景

QC-SETUP 的最終目標不是維護一台實驗儀器，而是建立「Fleet of QCs」（量子機群）——FPGA 控制層與經典 HPC 計算層交替堆疊的混合運算架構。從 Application → QC-BIOS → Calibration → Iteration → Modeling 的反饋閉環出發，供應鏈端的 I/O 擴展、低溫電子學、封裝技術同步向上整合，形成一個自下而上的生態系統。搭配 QCTSS API 提供的標準化服務介面，研究者能以開發雲端 GPU 的相同工作流程，遠端呼叫萬量子位元級的超導晶片。



QC-SETUP into HPC 整體架構總結：中央 3D 方塊將 FPGA+HPC 機房層、表面碼 QPU、10,000q Useful QC 按維度呈現；上方列應用願景（Advanced AI、新材料、快速藥物開發等）；下方反饋循環由 QC-BIOS → Calibration → Iteration → Modeling，QC Supply Chain 通過 Integration 向上支援。

「QC-SETUP into HPC」量子電腦與超級電腦整合架構全景圖。


中央為 Fleet of QCs（量子機群）3D 方塊模型：FPGA 控制層與 HPC 計算層交替堆疊，Speed 速度指標位於左側。

方塊內含表面碼 Surface Code 晶格示意。

資料流由左至右：QC Application → QC-SETUP into HPC → Useful QC（萬量子位目標）。

下層 QC Supply Chain（左下角）提供 I/O、footprints、expertise 整合支持；中央 QC-BIOS 負責 Calibration、Iteration、Modeling；右側 QC Hamiltonian 連動 Modeling。

Useful QC 最終應用領域列為：Advanced AI、Novel Substances、Fast Drug Discovery、Next FinTech、New Possibilities。



QCTSS API 排程系統：左側 JOB-1/2/3 時間軸圖示；右側 Python 範例以 personal token 認證、呼叫 client。

start_job()、wait_until_running() 取得 access port，透過 QuAM 載入 machine object 開始操作，實驗結束後 close_job()——讓遠端研究者能像雲端使用 GPU 一樣排程量子硬體。

「QC-TSS API / System Software Stack」量子測試系統軟體堆疊架構圖。

分層架構由下至上：底層 QPU（紅色）為超導晶片；其上 10-Qubits Control & Readout（青色）負責脈衝生成與訊號讀取；再上 Dilution Refrigerator（黃色）包含 Microwave Chain, Attenuation, Thermometer, Fridge Control 等模組；QCTLab Software（綠色）封裝底層硬體控制；中間 QCTSS Core（藍色）為系統核心，含 System Initialization、Qubit Calibration、Job Scheduling & Execution、System Monitoring；頂層 API Services（紫色）提供 RESTful API 介面與 Job Management、Real-time Monitoring。

左側列用戶群：Academia、Industry、Government（橙色）。

展示 QCTSS 軟體如何封裝硬體複雜性並對外提供標準化 API。

