

QC Fab & QC Test

F&E Adaptive & Embedded Computing Group • 陳彥駿 博士


2026.02.26

引言：超導量子晶片製造是什麼？

在超導量子電腦的技術鏈中，「製造」與「驗證」是兩個最核心的節點。任何量測到的量子比特保真度、相干時間 (T_1/T_2)、閘誤差率，最終都會指向同一個源頭——晶片怎麼做出來的。

這與傳統半導體有一個根本差異。IC 產業經過數十年發展，已經完成「設計」與「製造」的分離：設計師畫完電路圖交給 Fab 代工廠照做就好。但量子晶片的每一層都需要獨立設計 (Independent Design)，且良率 (Yield) 不等於品質 (Quality)。即便同一流程下線的一批晶片，不同位置的量子比特相干時間可以相差超過80倍。

這一次報告中，陳彥駿博士系統地介紹了從無塵室規劃、製程流程、到最終測試的完整閉環——這就是 Quantum Chip Fabrication Space (QC-Fab) 與 Quantum Computing Test Space (QC-Test) 所涵蓋的內容。



▲ 「Superconducting Quantum Chip Fabrication」 超導量子晶片製造工藝概覽。中研院與 TSMC（台積電）跨業合作，將成熟積體電路製程轉移至量子晶片領域。右上方兩點指出關鍵技術差異：1) Quantum chip 需 Multi-layer process，每層為 independent design——與傳統 IC 的設計-製造分離模式不同；2) Fabrication yield $\neq$ Qubit quality，即良率與量子位元質量不可劃等號。下方三張圖示左為標準半導體光罩（多層重疊），中為 Quantum chip with multiple aluminum layers（鋁層堆疊示意），右為 QC Fab 所需的新興技術需求。

Ref:

為什麼需要專業的量子晶片製造設施？

傳統 IC 的製程流程（Process Flow）是高度標準化的——從矽晶圓到成品，步驟和參數已經被台積電內部反覆打磨到極致。但超導量子比特需要的條件，和 MOSFET 根本不在同一個維度：操作溫度在毫克耳文（mK）、線寬要求奈米級精度、材料交界面必須達到原子級的潔淨度。

目前業界的做法是「Modified IC process flow + Manual tools」——借用 IC Fab 的硬體架構，但替換製程參數，甚至手動介入某些步驟。這種模式可以跑通原型驗證，卻沒有辦法大規模複製以下四項特性：

- **全新的 Process Flow**：IC Chip → QC chip 需要完全不同的流程順序。
- **專用設備（New Tools）**：電子束寫入機、原子層沉積機（ALD）、低溫退火爐等。
- **Fabrication Yield $\neq$ Qubit Quality**：即使所有電路圖形都「正確」，量子比特的實際相干時間仍可能天差地遠。
- **極高參數敏感度**：Qubit 的工作頻率、耦合強度直接受製程微變異影響。鋁層厚度偏差幾奈米就足以讓 T_1 從 500 μ s 掉到 <50 μ s。

這四點就是為什麼中研院要建置專門的 QC-Fab 設施——它不是一間普通的微影實驗室，而是為超導量子位元量身打造的完整製造系統。右側展示了 QC-Fab TSMC 改良過的 19 步驟流程，涵蓋了從 Lithography、E-beam writing、Lift-off、ALD Al、Annealing 到 RIE、Plasma cleaning 的每一步。



▲QC-Fab（Quantum Chip Fabrication Space）報告封面，由陳彥駿博士主講。右側為中研院（Academia Sinica）標誌與南港館校區；左下無塵室團隊合照、右下電子束蒸鍍系統——製造約瑟夫森接點與超導量子比特的核心設備。

Ref:

▲ 「Why we need QC-Fab (TSMC) for ASW workshop」 ASW (Annual Supercond. Workshop) 與傳統 IC Fab 在量子晶片需求上的落差分析。左側四條垂直軸線：1) IC Chip → QC chip 需要全新的 Process Flow；2) Quantum chip requires new tools，目前業界以「Modified IC process flow + Manual tools」過渡；3) Fabrication yield ≠ quality——良率≠質量（關鍵差異）；4) Qubit parameters are very sensitive to the process parameters，量子位元參數對製程極為敏感。右側三圖：左為 0.25μm IC Fab 示意，中為 QC-Fab TSMC 的 19 步驟改良流程（包含 Lithography, E-beam writing, Lift-off, ALD Al, Annealing, RIE, Plasma cleaning 等），底部展示實際超導晶片與 30nm 約瑟夫森結特寫。


Ref:

中研院硬體架構：製造與驗證的完整閉環

要讓量子晶片不只是「做出來」還要「跑得起來」，製程和測試必須形成封閉迴路（Closed Loop）。中研院的架構把這兩件事放在同一屋檐下——左方的 Quantum Chip Fabrication Space 負責製造，右方的 Quantum Computing Test Space 負責低溫量測、校準與性能驗證。兩端之間沒有「交貨清單」的延遲：Fab 做出晶片可以直接送 QC-Test 量測，測試結果再回傳到 Fab 修正製程參數。

這種閉環在量子硬體發展中是非常關鍵的——因為不像 IC 產業有明確的設計規則（Design Kit）可以遵守，量子晶片的每個新結構都可能是第一次嘗試。如果製造和測試分屬不同機構，來回送樣的時間成本就直接吃掉迭代速度。

下方的設施配置圖則展示了這間 Fab 具體的空間規劃：台積電乾淨室內劃分為 A、B 兩大區域，各有隔離室（Isolation Room）、製程節點與輔助設施。核心製程——E-beam writing、Lithography、PVD/CVD、RIE——集中在 A 區（401~425 號），支援設備分布在 B 區，走廊動線讓操作流暢。



▲概述中研院量子硬體設施：上方並列三個機構標誌（中央研究院 / 量子電腦專題中心 / RCCI）；下方兩根支柱分別為左方 Quantum Chip Fabrication Space (QC-Fab) 與右方 Quantum Computing Test Space (QC-Test)，形成從製造到驗證的完整閉環。

Ref:

▲「Quantum Chip Fab in TSMC」台積電乾淨室中的量子晶片製造設施平面配置圖。整體建築分為兩大區域：A 區與 B 區，各含多間隔離室（Isolation Room）。A 區（上方）以紅色標出 401 至 425 號實驗站，涵蓋 E-beam writing（電子束寫入機）、Lithography（光刻顯影設備）、PVD/CVD（沉積系統）、RIE（反應離子蝕刻）等製程節點。B 區（下方）以橙/綠色標註對應 314、207、310 等站號的儀器與輔助設施：Clean bench, Plasma Clean Chamber, Annealing Furnace 等。黃色長條為走廊動線。此圖展示台積電為量子晶片開發專用 Fab 空間所重新規劃的製程佈局，讓超導晶片的 Multi-layer 流程在同一乾淨室內完成。


Ref:

IC 晶片 vs 量子晶片：兩種完全不同的製程哲學

要理解量子晶片的特殊性，最直觀的方式是把傳統 IC 的製程流程放進來做對照。右圖展示了半導體製程的五個主要階段——從矽晶圓（Silicon Wafer）到最終封裝測試。每一個步驟都有標準化的參數：光刻波長、蝕刻氣體比例、沉積速率等。

但超導量子晶片的邏輯不同。首先，IC 的每一層設計是由設計者在前端定死的——Fab 的角色是「忠實複製電路圖」。其次，IC 的良率標準明確：只要電路在測試時通電正常就算過，不考慮「電流經過多快」或「漏電流有多小」。量子晶片的檢驗條件完全是另一回事——你需要測的不是「是否導通」，而是這個約瑟夫森接點的 T_1 相干時間、非諧性（Anharmonicity）、以及耦合率的精確數值。

左圖是 Class 1000 無塵室的完整平面配置，長約 $37\text{m} \times 22\text{m}$ ，四大製程區各司其事——Lithography 與 Inspection 在上半部，Deposition + Etching 以及 Wet-process 在下半部。值得注意的是，每個製程的核心操作位置都達到了 Class 100（即百級）等級，確保粒子濃度在關鍵步驟被降到最低。



▲Class 1000 無塵室平面配置圖：全長約 $37\text{m} \times 22\text{m}$ ，劃分為四大製程區——右上 Lithography（含 ebeam writer、laser writer、track）；左上 Inspection（SEM、

ellipsometer、wire-bonder、flip-chip bonder、XRF)；左下 Deposition + Etching (蒸鍍機、PVD 系統)；右下 Wet-process (化學蝕刻、劃片機)。各區核心操作位達 Class 100 等級。

Ref:

▲「IC Chip fabrication process」從矽晶圓到完成晶片的半導體製程概覽（用於與量子晶片對照）。左側為 Silicon Wafer 起始材料，經六個階段轉換：Crystal growth → Si wafer → Deposition/Patterning/Etch → Device Integration (元件整合) → Assembly & testing。每個階段以箭頭連接代表流程順序，下方配製程設備照片展示對應的 PVD/CVD 腔室、光刻顯影機台與最終 Testing 封裝樣本。此圖呈現傳統 IC 製造流程作為基準線，突顯量子晶片所需 Multi-layer process (每層獨立設計) 與 IC 單層整合的根本不同。


Ref:

製程變異直接決定量子比特——以 IBM Heron T_1 分佈為例

要理解為什麼 Fab 參數如此關鍵，最直接的證據就是看 IBM Heron 晶片 (156 qubits) 的 T_1 地圖。同一顆晶片上，#36 號量子比特的 T_1 只有 $6\mu\text{s}$ ，而 #105 號可以達到 $501\mu\text{s}$ ——相差超過 80 倍。中位數落在 $289.76\mu\text{s}$ 。

這組數字說明了兩件事：第一，晶片的「平均」表現不代表每個量子比特的實際狀況。第二，製程的微小變異（鋁層厚度偏差、氧化層缺陷密度不同、光刻對位誤差）會直接反映在最終量測到的相干時間上。換言之，要讓整塊晶片都達到可接受的 T_1 ，不能只靠設計補救——必須從源頭控制製程的一致性 (Stability and Yield)。

右圖的 19 步驟製程鏈條則是具體實現這條路徑的工具——從 Silicon wafer 開始，經 E-beam Writer、Develop、PVD Al、Lift-off、反覆 Spin/Expose/Etch（對應 Niobium & Aluminum layers）、退火、RIE，最終完成晶片。右側三張顯微照片分別展示了鋁層沉積後的表面形貌、銲接地層的實際樣貌，以及光刻之後的圖案效果。從這三個層次可以看到，每一個 micro-level 的製程選擇（用 E-beam 還是 Soft UV？用 ALD 還是 PVD？）都會影響約瑟夫森結最終的性能。



▲ 「Why Fabrication Significant ?」 以 IBM Heron (156 qubits) T_1 map view 為例：同一晶片上不同位置的量子比特 T_1 從最短 6 μs (#36) 到最長 501 μs (#105)，中位數 289.76 μs ——相差逾 80 倍，突顯製程變異對量子比特品質的直接影響。「Stability and Yield are Significant!!」

Ref:

▲ 「QC Chip fabrication process」改良版 IC 流程下的量子晶片製造步驟總覽。左方為完整製程鏈條，由 Silicon wafer (矽晶圓) 起經共 19 個步驟：1) Spin-on Photoresist → 2) E-beam Writer or Soft UV Exposure → 3) Develop → 4) PVD Al → 5) Lift-off → 6-8) 反覆 Spin/Expose/Etch (對應 Niobium & Aluminum layers)。下方列 Step 9 (Lift-off Niobium) 至 Step 17 (PVD/Cr-PDMS)，最終 Step 18 為完成晶片、Step 19 進入 Test chamber for measurement。右側三張實際顯微照片：Al layer on substrate (鋁層)、Niobium ground plane (鈮接地層)、Lithographic pattern (光刻圖樣)。展示超導量子晶片在 TSMC Fab 的多層沉積→圖案化→去漿完整流程。

Ref:

QC-Fab 技術發展方向與關鍵指標


經過前段幾步的介紹，我們已經知道「問題在哪裡」——製程一致性決定量子比特品質。接下來就要討論具體解法。

技術發展的方向集中在三個面向：

- **Window Junction (Al-AlO_x-Al 截斷式約瑟夫森結)**：用 SEM 觀察厚度在 300nm 級別的 Al-AlO_x-Al 三層結構。關鍵在於氧化層 (AlO_x) 的厚度和均勻度直接決定 Josephson Energy，也就是量子比特的操作頻率。
- **Thin Film Techniques + Atomically Cleaned Interface**：薄膜沉積後必須做原子級潔淨處理 (Plasma Cleaning)，否則界面殘留碳氫化合物會成為兩能階系統的雜訊源 (TLS)，直接降低 T_1 。
- **Flip-Chip & TSV 封裝技術**：隨著量子位元數量增加，晶片表面的走線空間不足，需要把部分互連線路透過 Through-Silicon Via (TSV) 轉移到背面。這在傳統 IC 是常規操作，但在量子晶片上意味著必須確保 TSV 引入的介電損耗可以忽略。

QC-Fab + QC-Test 緊密合作的成果展現在右下衰減曲線： $P_1(t)$ decay curve 測得 $T_1 \approx 530\mu s$ ——這代表 Fab 端在 Window Junction 的氧化層控制、以及 Test 端在校準與量測上的整合已經達到業界領先水準。

台積電乾淨室端的規格控制則集中在四大項：鋁沉積厚度 $\leq 25nm$ （確保 Josephson Junction 的一致性）；基板材料選擇 Sapphire 或 Silicon（兩者的介電損耗特性不同，各有優劣勢）；低 T_c interface 要求（確保約瑟夫森結的臨界電流密度穩定）；以及 Lift-off process 實現微觀線寬的精確控制。下方 20-Qubit chip 成品照展示了多層鋁沉積完成後的實際樣貌。



▲QC-Fab 技術發展方向：左側呈現當前最尖端製程需具備可擴展性並持續提升品質；中央 Window Junction (Al-AlOx-Al 截斷 SEM, 300 nm) 與 Thin Film Techniques + Atomically Cleaned Interface；下方 Flip-Chip、TSV 技術。右下 $P_1(t)$ decay curve 顯示 AS: $T_1 \approx 530 \mu s$ ，為 QC-Fab + QC-Test 緊密合作的成果。

Ref:

▲「QC Chip Fabrication in TSMC Clean Room」台積電乾淨室中量子晶片製程關鍵步驟規格表。左側為 E-beam writer (電子束寫入機) 實際照片配操作畫面；上方列 QC chip process requirements 四大項：1) Aluminum deposition ($\leq 25nm$)——鋁沉積厚度需控制在 25 奈米以內；2) Sapphire / Silicon substrate (鈣長石或矽基板) 兩種基底材料選擇；3) Low T_c interface requirement——低臨界溫度界面條件確保約瑟夫森結性能；4) Lift-off process for patterning——去漿製程實現微觀線寬精確控制。下方為 20-Qubit chip 實際照片，展示已完成多層鋁沉積的超導晶片成品。

Ref:

成績單與未來展望

CQC/中研院在超導量子晶片製造上已經達成了幾個具體的標靶：20-QPU 的成功量產、最佳 $T_1 = 530\mu s$ （平均值 $354\mu s$ ）、諧振器內品質因子 $Q_i \approx 10M$ ，以及 Josephson Junction 的阻力變化量 ΔR 控制在 4.8%。中段直方圖展示了 3,000 次 T_1 測量的統計分佈——平均值落在 353.55、標準差僅 43.67，代表製程的穩定性已經達到了可預測的規模。

右上角的諧振器 Q_i 散佈圖比了三種材料系統的表現：Tantalum (Ta) 最佳達到 $\approx 10M$ ，Aluminum + wet process 約 6M，Niobium (Nb) 則是 2M。這組比較有助於理解為什麼 QC-Fab 會投入資源開發 Ta-based junction。

除了已達成的標靶，報告也預告了四項即將開放的服務：超導鍍膜、圖形化薄膜、JJ 製作，甚至完整的 QPU 代工。這代表中研院的定位正在從內部研發平台過渡至對外開放的共享服務——對台灣量子公司、乃至亞洲量子硬體生態鏈而言，這是一個重要的訊號。



中央研究院
ACADEMIA SINICA

量子電腦專題中心
Thematic Center for Quantum Computing

RCCI
關鍵議題研究中心
Research Center for Critical Issues, RCCI

Quantum Chip Fabrication Space QC-Fab

Yen-Chun Chen
Assistant Research Specialist
Thematic Center of Quantum Computer
Research Center for Critical Issues (RCCI)
Academia Sinica
E-mail: ycchen22537@as.edu.tw

Goals and Summary

- ◆ Standardized and fully automated 8-inch wafer processes
- ◆ Enhance quantum computer research capabilities.
- ◆ Master key fabrication technologies.
- ◆ Cultivate quantum chip talent.

Future Services : Coming soon!!

- ◆ Superconducting thin films
- ◆ Patterned thin films
- ◆ Josephson junctions
- ◆ Complete quantum chip manufacturing

13

▲ 「Achievements in Superconducting QPU」：已達成的標靶包含 20-QPU、最佳 $T_1=530\mu s$ / 平均 $354\mu s$ ；諧振器 $Q_i \approx 10M$ ；JJ Resistance $\Delta R=4.8\%$ 。中段直方圖展示 3,000 次 T_1 測量分佈（mean=353.55、std=43.67），右上 Resonator Q_i scatter plot 比較 Ta $\approx 10M$ / Al&wsemi;wet&wsemi; $\approx 6M$ / Nb $\approx 2M$ 。底部晶片照片顯示 Flip-Chip +

Scaffold-free JJ (Window Junction) 技術，日期標註 Jan.29,2026。

Ref:

▲「What can we learn at ASW workshop」ASW 工作坊學習成果總結。上方列三項核心收穫：1) New QC-Test environment——體驗超導量子系統實機操作；2) QC chip fabrication via collaboration with TSMC——瞭解台積電跨業合作開發的晶片製造流程；3) QC system test for AI and Quantum Computing——學習 AI 輔助校準與量子計算系統測試方法。下方三張圖片分別為：Qubit array photo（量子位元陣列）、QC-SETUP facility、ASW Workshop team group photo。展示工作坊涵蓋「硬體操作 → 晶片製造 → AI 校準」的完整技術鏈條。

Ref:

▲QC-Fab 報告結語：左下「Goals and Summary」回顧已達目標——自動化的 8 吋晶圓、關鍵製程掌握、人才培育；右下「Future Services: Coming soon!!」預告四項新服務（超導鍍膜、圖形化薄膜、JJ 製作、完整 QPU 代工）。代表 QC-Fab 從內部研發過渡至開放共享平台。

Ref: