
Đề thi HK 172

Môn: Xử lý tín hiệu số với FPGA (MSMH: EE3041)


Ngày thi: 12/06/2018 - Thời gian làm bài: 90 phút

(SV KHÔNG được sử dụng tài liệu, Laptop, PC Tablet và điện thoại di động)

Câu 1: (2 đ) Hãy trải ra (unfold) DFG trong hình sau với hệ số J = 3.



Câu 2: (2 đ) Cho trước hệ thống ở hình sau (các số đi kèm bộ cộng/nhân là số thứ tự của nút) với mỗi bộ nhân có pipeline 2 tầng và $T_M = 2u.t.$, mỗi bộ cộng có pipeline 1 tầng và $T_A = 1u.t.$



Hãy gấp (fold) DFG này với hệ số gấp N = 4 với các tập gấp sau:

$$S_M = \{M4, M1, M2, M3\}$$

 $S_A = \{A1, A4, A3, A2\}$

- a) Thực hiện tái định thì để các tập gấp cho kết quả chỉ có các trì hoãn không âm trong cấu trúc gấp.
- b) Gấp DFG đã được tái định thì: chỉ lập bảng tính thời gian T_{in} và T_{out} của mỗi nút, không cần về hình. Ghi chú:
 - Phương trình gấp D_F:

$$D_F(U \xrightarrow{e} V) = Nw(e) - P_u + v - u$$

với w(e) là số phần tử Delay trên cạnh e, P_u là số tầng pipeline của nút U_v v là số thứ tự của V trong tập gấp chứa V_v và u là số thứ tự của U_v trong tập gấp chứa U_v .

Công thức tính thời gian vào Tin và thời gian ra Tout tương ứng cho nút U:


$$T_{in} = u + P_u$$
 và $T_{out} = u + P_u + max_v \{D_F(U \rightarrow V)\}$

Câu 3: (2 d) Thiết kế mạch biến đổi ma trận 3 x 3 với 1 ngỗ vào và 1 ngỗ ra, theo quy tắc sau:

Ma trận vào

Ma trận ra

$$\begin{bmatrix} a & b & c \\ d & e & f \\ g & h & i \end{bmatrix} \Rightarrow \begin{bmatrix} a & c & b \\ d & f & e \\ g & i & h \end{bmatrix}$$



- a) Lập bảng thời gian sống và giản đồ thời gian sống, từ đó suy ra số thanh ghi cần cho mạch này là bao nhiêu?
- b) Lập bảng cấp phát thanh ghi thuận-nghịch. (Không cần về mạch)

Câu 4: (2 d) Xét 1 bộ lọc có phương trình ngỗ ra: y(n) = ax(n) + bx(n-1) + cx(n-2) + dx(n-3)

- a) Hãy về DG của bộ lọc này. Lập công thúc mô tả RIA (chuẩn ngỗ ra) tương đương cho giải thuật này. Từ đó suy ra các cạnh cơ bản e_x , e_w và e_y ?
- b) Cho trước $d = \begin{bmatrix} 1 & 0 \end{bmatrix}^T$, tìm p và s. (Giả sử d, p và s phải thỏa các điều kiện: $p^T d = \theta$; $s^T d \neq \theta$ và $s^T e \geq \theta$)
- c) Vẽ mảng tâm thu cần thiết kế.

Câu 5: (2 d)

Thiết kế mạch lọc FIR có 3 nhánh [rē] (3-tap FIR filter)

$$y(n) = h_0x(n) + h_1x(n-1) + h_2x(n-2)$$

với các hệ số là $h_0 = 107$, $h_1 = 105$, và $h_2 = 121$.

- a) Với số học phân bố (distributed arithmetic), hãy cho biết cần dùng bàng tra cứu (ROM hoặc bảng LUT của FPGA) có kích thước bao nhiều và nội dung của bàng này.
- b) Viết mã Verilog cho mạch lọc này. (Giả sử ngô vào mỗi lần cung cấp 3 mẫu dữ liệu liên tiếp: x(n), x(n-1) và x(n-2).)

3M-7

TS. Friong Quang Vinh

GV ra đề

Hồ Trung Mỹ