

ORGANISASI KOMPUTER

Materi 7: Pipelining

I Nyoman Kusuma Wardana Sistem Informasi STMIK STIKOM Bali

MATERI PERKULIAHAN

- Pendahuluan
- Instruction Pipeline








- Terdapat 2 teknik dasar utk meningkatkn kecepatan eksekusi dr prosesor, sbb:
- Meningkatkan kecepatan clock → shg menurunkan waktu eksekusi
- 2. Meningkatkan **jumlah instruksi** yg dpt dikerjakan scr bersama
- Pipeline → salah satu contoh solusi kedua

Konsep umum pipeline


- Pipeline → teknik utk membagi tugas (task) dr suatu urutan eksekusi menjadi bbrp subtask
- Setiap sub-task dijalankan berdasarkan fungsi unit tertentu
- Setiap unit terkoneksi scr seri dan semuanya dijalankan secara simultan

- Pipeline → meningkatkan kinerja (performa) drpd urutan scr tradisional
- Misal terdapat bbrp tahap, sbb:
- Fetching → membaca instruksi
- <u>Decoding</u> → menterjemahkan instruksi
- Execution → menjalankan instruksi
- Writing → menulis (menyimpan) hasil

Bandingkan penggunaan pipeline & proses sekuensial (tradisional), sbb:




(b) Proses Pipeline




- Proses sekuensial → total waktu yg dibutuhkan utk memproses 3 instruksi (11, 12, 13) = 12 unit waktu
- Pipeline → hanya 6 unit
- Kemungkinan menghemat sampai 50% dr total wkt eksekusi dpt diperoleh

■ Gantt's chart → tabel waktu yg digunakan utk mengukur kinerja pipeline dlm urutan tugas (task)

Amati contoh, sbb:





- Sumbu vertikal = sub-unit (dlm hal ini sjumlah 4)
- Sumbu horizontal = unit waktu

Pd tabel Gantt → diasumsikan bahwa waktu (T) yg dibtuhkan setiap sub-unit utk mnjalankan tugas adlh sama (dikenal sbg time unit)

- Trdapat 3 parameter utk mengukur kinerja dr pipeline:
 - Speed-up S(n)
 - 2. Throughput U(n)
 - 3. Efficiency E(n)
- Asumsi bahwa dlm analisis ini:

Unit time T = t unit

Speed-up, S(n)

- Asumsi jmlh task (instruksi) = m, dgn menggunakan n-tahap pipeline
- Maka utk menyelesaikan m task diperlukan waktu selama n + m 1

• Speed – up
$$S(n) = \frac{Waktu menggunakan proses sekuensial}{Waktu menggunakan pipeline}$$

$$= \frac{m \times n \times t}{(n+m-1) \times t}$$

$$= \frac{m \times n}{(n+m-1)}$$

Throughput, U(n)

Adalah jumlah task yg dieksekusi per unit waktu

• Throughput
$$U(n) = \frac{Jumlah task}{Unit waktu}$$

$$= \frac{m}{(n+m-1)\times t}$$

Efficiency, E(n)

Adalah perbandingan kecepatan aktual terhadap kecepatan maksimum

• Efficiency
$$E(n) = \frac{Speed-up}{n}$$


$$= \frac{m}{n+m-1}$$



Pipeline Stall


- Pipeline mnjd stall jika 1 unit membutuhkan waktu lebih lama dlm menjalankan fungsinya
- Keadaan ini memaksa unit lain utk idle
- Contoh: ketika terjadi cache miss, yaitu ketika data yg diambil dr memori cache tidak diperoleh

Amati contoh berikut:



- Pembacaan I2 membutuhkan waktu ekstra
- Akibatnya, pembacaan utk 13 akhirnya mengalami delay
- Situasi ini disbt sbg pipeline bubble atau pipeline hazard

Pada contoh ini, pipeline hazard menyebabkan waktu eksekusi sebanyak 16 unit waktu



 Bandingkan dgn tanpa hazard, yaitu sebanyak 13 unit waktu

	1	2	3	4	5	6	7	8	9	10	11	12	13
U_1	I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8	I_9	I_{10}			
U_2		I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8	I_9	I_{10}		
U_3			I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8	I_9	I_{10}	
U_4				I_1	I_2	I_3	I_4	I_5	I_6	I_7	I_8	I_9	I_{10}


- Terdapat berbagai alasan mengapa pipeline hazard bisa terjadi
- Terdapat dua yg utama penyebab pipeline hazard, yaitu sbb:
 - Instruction dependency
 - 2. Data dependency

Operasi yg tepat utk pipeline > jika operasi yg dijalankan pd satu tahap TIDAK TERGANTUNG dr operasi yg dijalankan oleh tahap lainnya


Instruction dependency

- Instruction dependency > pembacaan instruksi saat ini bergantung dr hasil eksekusi instruksi sebelumnya
- Contoh: lompat jika hasil negatif (branch if negative).
- Pada kasus ini, Instruksi selanjutnya tidak akan dieksekusi sblm diketahui hasil skrg positif/negatif

Contoh, amati gb berikut:



- IF: instruction fetch
- ID: instruction decode
- IE: instruction execute
- IS: instruction result store



- Asumsi pd 14 terjadi percabangan.
- Jika syarat terpenuhi, maka akan terja percabangan → pipeline stall sampai hasil eksekusi diperoleh

Data dependency

- Data dependency → terjadi jika operan sumber dr intsruksi yg akan datang (I_i) tergantung dr hasil dr eksekusi sebelumnya (I_j), dengan i > j
- Perlu dicatat → walaupun instruksi /, dapat dibaca, namun operand belum tersedia sampai hasil dr /, telah diperoleh dan disimpan

Berikut contoh data dependency

ADD
$$R_1, R_2, R_3;$$
 $R_3 \leftarrow R_1 + R_2$
SL $R_3;$ $R_3 \leftarrow SL(R_3)$
SUB $R_5, R_6, R_4;$ $R_4 \leftarrow R_5 - R_6$

Instruksi SL (Shift Left/geser ke kiri) tidak bisa dijalankan sebelum nilai R3 (dari instruksi ADD R1,R2,R3) diperoleh.

DAFTAR PUSTAKA

- Abd-El-Barr, M., El-Rewini, H., Fundamentals of Computer Organization and Architecture, John Wiley&Sons, Inc.
- Stallings, W., 2010, Computer Organization and Architecture: Designing for Performance 8th edition, Prentice Hall
- Hamacher, C., Vranezic, Z., Zaky, S., Manjikian, N., 2012, Computer Organization and Embedded Systems 6th edition, McGrawHill