Linee Guida di Progetto per Driver di Gate per Tiristori

Requisiti, compromessi e circuiti di esempio per applicazioni a controllo di fase e commutate dalla rete

Sommario

Questa nota raccoglie i requisiti pratici che governano il progetto di un driver di gate (unità di gate) per tiristori a controllo di fase e commutati dalla rete, dai piccoli dispositivi a vite fino ai grandi SCR press-pack impiegati in raddrizzatori e soft starter di classe MW. Vengono esaminate per prime la caratteristica gate–catodo e i limiti di datasheet, poi i requisiti su ampiezza, pendenza, durata dell'impulso e polarizzazione a riposo. Seguono isolamento, alimentazione ausiliaria, protezioni, layout e diagnostica. Sono infine proposte e discusse quattro topologie rappresentative di driver, con un esempio numerico svolto per un dispositivo press-pack da 6.5 kV/2.6 kA. Il documento si chiude con una checklist di progetto.

Indice

1 Scopo e Terminologia

L'oggetto di questa nota è l'*unità di gate*: il circuito elettronico che converte un comando di accensione a livello logico, riferito alla massa del controllo, in un impulso di corrente di gate riferito al catodo di un tiristore flottante al potenziale di rete.

Tre funzioni sono sempre presenti e vanno progettate separatamente:

(i) **Isolamento del segnale** — trasferire il comando di accensione attraverso la barriera di isolamento senza distorsione e con adeguata immunità ai transitori di modo comune.

(ii) **Erogazione di energia** — fornire la carica di gate con ampiezza, pendenza e durata richieste.

(iii) **Protezione e controllo dello stato di interdizione** — mantenere il dispositivo saldamente spento in assenza di comando e impedire accensioni spurie.

La nota è scritta per *tiristori a controllo di fase* (PCT) e per *tiristori rapidi/inverter-grade*, che vengono spenti dalla commutazione del circuito. I dispositivi a spegnimento comandato da gate (GTO, IGCT) sono fuori ambito: richiedono un percorso di spegnimento a bassissima induttanza, concettualmente diverso, trattato da letteratura dedicata. I tiristori a innesco ottico (LTT) sono citati solo dove rilevanti per la discussione sull'isolamento.

2 Il Gate: Comportamento Fisico e Parametri di Datasheet

2.1 La giunzione gate–catodo

Elettricamente, il percorso gate–catodo è una giunzione p–n di grande area, fortemente interdigitata, derivata dalla struttura distribuita di cortocircuiti di emettitore del catodo. Si comporta quindi come un diodo in parallelo a una resistenza, con caratteristica I_G–V_G fortemente non

lineare e ampia dispersione da esemplare a esemplare. *Non* è un carico capacitivo come il gate di un MOSFET o di un IGBT: il driver deve erogare corrente sostenuta, non solo carica.

L'innesco avviene quando la corrente di gate iniettata porta il guadagno di corrente della sezione *npn* al punto di soddisfare la condizione rigenerativa $\alpha_{pnp} + \alpha_{npn} \geq 1$ nella regione adiacente al gate. La conduzione poi si *propaga lateralmente* da quella regione con velocità dell'ordine di da 50 a 100 µm/µs. Questo fenomeno di propagazione è la ragione fisica per cui la forma dell'impulso di gate, e non solo la sua ampiezza, determina il $\mathrm{d}i/\mathrm{d}t$ di anodo tollerabile.

2.2 Il diagramma di innesco

I parametri di datasheet che definiscono la caratteristica di uscita richiesta al driver sono:

V_{GT}, I_{GT} Tensione e corrente di innesco di gate: i valori che garantiscono l'accensione, specificati a 25 °C e spesso anche a $T_{vj,\min}$.

V_{GD}, I_{GD} Tensione e corrente di non innesco: i valori al di sotto dei quali il dispositivo è garantito *non* accendersi, specificati a $T_{vj,\max}$. L'uscita del driver a riposo deve restare sotto questi valori con margine.

I_L, I_H Corrente di latching e di mantenimento. L'impulso di gate deve durare finché la corrente di anodo non ha superato I_L.

V_{FGM}, I_{FGM}
Tensione e corrente di picco diretta di gate.

V_{RGM} Tensione inversa di picco di gate — tipicamente solo da 5 a 10 V. È il limite più frequentemente violato nella pratica.

P_{GM}, $P_{G(AV)}$
Potenza di gate dissipabile di picco e media, quest'ultima solitamente specificata su una finestra di 20 ms.

Riportando questi limiti sul piano V_G–I_G si ottiene il classico diagramma di innesco di Fig. **??**. La regola di progetto è semplice da enunciare:

> *La retta di carico del driver di gate, tracciata sul diagramma di innesco, deve passare interamente nell'area di "accensione certa" su tutto il campo di temperatura di funzionamento, e non deve mai oltrepassare i limiti P_{GM}, V_{FGM} o I_{FGM}.*

2.3 Temperatura e dispersione

Due effetti dominano il dimensionamento:

- I_{GT} **aumenta a bassa temperatura**, tipicamente di un fattore da 2 a 4 tra 25 °C e −40 °C, perché i cortocircuiti di emettitore deviano una frazione maggiore della corrente di gate quando la vita dei portatori è bassa. **Il driver va dimensionato a** $T_{vj,\min}$, cioè per l'avviamento a freddo, non alla temperatura nominale di giunzione.
- V_{GD} e I_{GD} **diminuiscono ad alta temperatura**. Il margine di interdizione va quindi verificato a $T_{vj,\max}$.

La dispersione di I_{GT} tra esemplari dello stesso tipo di produzione è comunemente un fattore tre o più. Progettare sul valore tipico è un guasto in campo garantito; il punto di partenza corretto è il massimo di datasheet alla minima temperatura di funzionamento.




Figura 1: Diagramma di innesco del gate di un tiristore. La retta di carico del driver deve intersecare la banda di dispersione del dispositivo all'interno dell'area di accensione certa e restare al di sotto dei limiti P_{GM}, V_{FGM} e I_{FGM}. La regione blu è l'area di non innesco garantito a $T_{vj,\max}$.

3 Requisiti sull'Impulso di Gate

3.1 Ampiezza: hard firing

Il requisito minimo è $I_G > I_{GT}(T_{vj,\min})$, ma non viene mai usato nella pratica. La regola di progetto accettata è

$$I_{G,\text{peak}} \;\geq\; 3 \ldots 10 \times I_{GT}\big(T_{vj,\min}\big), \tag{1}$$

con l'estremo superiore dell'intervallo usato ogni volta che ci si attende un elevato $\mathrm{d}i/\mathrm{d}t$ di anodo. La ragione è il meccanismo di propagazione laterale: una corrente di gate elevata accende un'area di catodo iniziale più grande, quindi la densità di corrente iniziale — e con essa la dissipazione locale nei primi microsecondi — è più bassa. Il valore di $\mathrm{d}i/\mathrm{d}t$ dichiarato a datasheet è *sempre* condizionato a un pilotaggio di gate specificato; un pilotaggio più debole lo invalida.

Per grandi dispositivi press-pack è tipico un $I_{G,\text{peak}}$ nell'intervallo da 2 a 5 A, a fronte di valori di I_{GT} di poche centinaia di milliampere.

3.2 Pendenza

La velocità di salita della corrente di gate è importante quanto l'ampiezza:

$$\frac{\mathrm{d}i_G}{\mathrm{d}t} \;\geq\; 1\,\mathrm{A/\mu s} \quad (\text{tip. da } 1 \text{ a } 5\,\mathrm{A/\mu s} \text{ per hard drive}). \tag{2}$$

Equivalentemente, un tempo di salita $t_r < 1\,\mu\mathrm{s}$, e preferibilmente da 0.1 a 0.5 µs, misurato *ai morsetti del dispositivo* e non all'uscita del driver. È questa la specifica che vincola l'induttanza del loop di gate:

$$L_{loop} \;\leq\; \frac{V_{drive} - V_{GT} - R_G I_G}{\mathrm{d}i_G/\mathrm{d}t}. \tag{3}$$

Con un doppino intrecciato di circa 1 µH/m, questo limita immediatamente la lunghezza pratica del cavo tra unità di gate e dispositivo.

3.3 Durata, latching e back porch

L'impulso deve persistere finché la corrente di anodo non ha superato con margine la corrente di latching I_L. Vanno distinti tre casi:

- **Carico resistivo, impulso breve.** Un impulso di da 20 a 100 µs è adeguato.
- **Carico induttivo.** La corrente di anodo sale lentamente; l'impulso richiesto può andare da centinaia di microsecondi a diversi millisecondi. Un impulso troppo breve provoca mancate accensioni intermittenti, tipicamente solo a basso carico — un classico problema di messa in servizio.
- **Conduzione discontinua, percorsi di ricircolo, connessione serie/parallelo.** L'approccio più sicuro è mantenere il gate pilotato per tutto l'intervallo di conduzione atteso.

La forma d'onda standard è quindi un *impulso hard seguito da un back porch* (Fig. **??**): un picco breve e di ampiezza elevata che garantisce un'accensione rapida e su area estesa, seguito da un plateau basso di $1 \dots 2 \times I_{GT}$ che mantiene il dispositivo acceso fino a latching certo, contenendo la dissipazione media di gate entro $P_{G(AV)}$.




Figura 2: Forma d'onda raccomandata per la corrente di gate: impulso iniziale hard per un'accensione rapida e su area estesa, back porch che mantiene il dispositivo fino al latching, polarizzazione negativa (o nulla) nello stato di interdizione.

3.4 Polarizzazione a riposo e immunità al $\mathrm{d}v/\mathrm{d}t$

Quando il tiristore è interdetto ma polarizzato direttamente, la corrente di spostamento attraverso la capacità della giunzione di blocco, $i = C_j\,\mathrm{d}v/\mathrm{d}t$, fluisce in parte nella regione di gate e può innescare il dispositivo. Contromisure, in ordine di efficacia:

1. Una **resistenza gate–catodo** R_{GK} montata *sul dispositivo*, tipicamente da 10 a 100 Ω per dispositivi grandi e fino a 1 kΩ per quelli piccoli. Devia dal gate la corrente di spostamento e la corrente di perdita della giunzione. Carica anche il driver, e di questo va tenuto conto nel dimensionamento.
2. Una **polarizzazione negativa di gate** di da -2 a -5 V tra un impulso e il successivo. È la soluzione più robusta ma richiede uno stadio di uscita bipolare e deve rispettare V_{RGM} con margine, oscillazioni incluse.
3. Uno **stato di riposo a bassa impedenza**: lo stadio di uscita deve presentare al gate una bassa impedenza quando è inattivo, non un'alta impedenza.

Si noti che progetto dello snubber e immunità al $\mathrm{d}v/\mathrm{d}t$ sono accoppiati: un'unità di gate non può compensare uno snubber RC inadeguato.

3.5 Riepilogo dei valori obiettivo

Tabella 1: Valori obiettivo tipici per un driver di gate di tiristore a controllo di fase. I valori di datasheet prevalgono sempre su queste indicazioni.

Grandezza	**Obiettivo tipico**	**Osservazioni**
$I_{G,\mathrm{peak}}$	$3\ldots10\times I_{GT}(T_{\min})$	Estremo superiore per alto $\mathrm{d}i/\mathrm{d}t$
$\mathrm{d}i_G/\mathrm{d}t$	da 1 a 5 A/µs	Misurato ai morsetti del dispositivo
t_r	da 0.1 a 1 µs	Fissa il budget di induttanza del loop
Durata impulso hard	da 10 a 50 µs	Copre ritardo di accensione e propagazione
$I_{G,\mathrm{plat}}$	$1\ldots2\times I_{GT}$	Limitato da $P_{G(AV)}$
Durata del plateau	fino a $i_A > I_L$	Tutto l'intervallo di conduzione con carichi induttivi
Polarizzazione a riposo	da 0 V a −5 V	Mai oltre V_{RGM}, oscillazioni incluse
R_{GK}	da 10 a 100 Ω	Montata sul dispositivo, non sul driver
Jitter	< 1 µs	Critico per stack in serie e ripartizione di corrente
Ritardo comando–gate	allineato entro 1 µs	Tra tutti i canali di un ponte

4 Isolamento e Coordinamento dell'Isolamento

L'unità di gate attraversa la barriera di isolamento principale del convertitore, e la sua tenuta va derivata dallo stesso studio di coordinamento del resto dell'apparecchiatura (IEC 60664-1, IEC 61800-5-1 per gli azionamenti), considerando:

- la **tensione di modo comune a regime** del catodo rispetto alla massa di controllo;
- i livelli di **picco ripetitivo** e di **tenuta a impulso** (BIL) dell'impianto;
- **distanze superficiali e in aria** per il grado di inquinamento e l'altitudine del sito;
- la **tensione di innesco delle scariche parziali** per apparecchiature in media tensione, che di norma governa il progetto del trasformatore di isolamento ben prima della tenuta dielettrica;
- l'**immunità ai transitori di modo comune** (CMTI), cioè il $\mathrm{d}v/\mathrm{d}t$ che la barriera vede durante la commutazione. La capacità di accoppiamento attraverso la barriera, C_{io}, inietta $i = C_{io}\,\mathrm{d}v/\mathrm{d}t$ nell'elettronica di controllo. Minimizzare C_{io} (schermo elettrostatico tra gli avvolgimenti, fibra ottica) è la difesa principale.

Si usano tre strategie di isolamento:

Per gli stack in serie la fibra ottica è di fatto obbligatoria, sia per il livello di isolamento sia perché il ritardo di trasmissione deve essere allineato tra tutti i livelli entro il microsecondo, per evitare ripartizioni di tensione disuniformi durante l'accensione.

Tabella 2: Confronto tra le strategie di isolamento del comando di accensione.

Strategia	**Vantaggi**	**Limiti**
Trasformatore d'impulso	Trasporta insieme comando ed energia; nessuna alimentazione locale; semplice, robusto, collaudato	Il limite volt·secondo vincola la durata dell'impulso; l'induttanza di dispersione limita $\mathrm{d}i_G/\mathrm{d}t$; serve il reset del nucleo; C_{io} dell'ordine dei pF
Optoaccoppiatore + alimentazione isolata	Durata dell'impulso arbitraria; sagomatura semplice; basso costo	Isolamento tipicamente limitato a pochi kV; il CMTI è un vincolo di progetto; richiede un'alimentazione ausiliaria isolata
Fibra ottica + alimentazione locale	Isolamento praticamente illimitato; C_{io} trascurabile; ideale per stack in serie e per la MT	Richiede una sorgente di energia locale (trasformatore ausiliario o autoalimentazione); più componenti; gestione e invecchiamento della fibra

5 Alimentazione Ausiliaria dell'Unità di Gate

L'unità di gate consuma, per ogni accensione, un'energia dell'ordine di

$$E_{fire} \approx V_G I_{G,\mathrm{peak}} t_{hard} + V_G I_{G,\mathrm{plat}} t_{plat}, \tag{4}$$

che per un dispositivo grande vale pochi millijoule — poco in termini assoluti, ma deve essere disponibile con bassa impedenza di sorgente per soddisfare la Eq. (**??**). Le opzioni sono:

1. **Convertitore DC/DC isolato** con trasformatore ad alto isolamento che alimenta il lato flottante. Soluzione diretta, ma il trasformatore diventa il componente critico per l'isolamento e la sua capacità tra avvolgimenti degrada direttamente il CMTI.

2. **Avvolgimento ausiliario sul trasformatore principale** o trasformatore di potenziale dedicato di piccola potenza, comune nei grandi raddrizzatori a controllo di fase.

3. **Autoalimentazione dalla tensione anodo–catodo**, prelevando energia durante l'intervallo di blocco attraverso una resistenza serie di alta tensione o, in modo più efficiente, dalla corrente dello snubber RC. Elimina completamente la barriera per il percorso di potenza, ma richiede una gestione attenta dell'avviamento, poiché prima dell'energizzazione del convertitore non è disponibile energia.

4. **Condensatore di accumulo locale** dimensionato per diversi impulsi consecutivi, così che la corrente d'impulso venga prelevata dal condensatore e non dall'alimentazione. È questo, in pratica, a determinare il $\mathrm{d}i_G/\mathrm{d}t$ ottenibile: il condensatore va posto immediatamente allo stadio di uscita.

6 Proposte Circuitali

Vengono proposte quattro topologie, in ordine crescente di prestazioni e costo.

6.1 Circuito A — Trasformatore d'impulso con rete di peaking

È la soluzione di riferimento per dispositivi singoli e impulsi da brevi a medi (Fig. **??**). Un MOSFET low-side applica la tensione ausiliaria al primario del trasformatore. Il condensatore di blocco DC C_b realizza il reset automatico del nucleo e blocca qualunque componente continua dovuta a un driver bloccato in conduzione, che altrimenti saturerebbe il nucleo distruggendo il MOSFET.

Sul secondario, la rete di peaking sagoma la forma d'onda a due livelli di Fig. **??**: sul fronte di salita C_p cortocircuita R_p, quindi la corrente di gate è limitata dal solo R_s e il valore di picco è elevato; man mano che C_p si carica, la corrente si assesta sul valore di plateau fissato da $R_s + R_p$. Equazioni di progetto:

$$I_{G,\text{peak}} \approx \frac{nV_{cc} - V_{GT} - V_D}{R_s}, \qquad I_{G,\text{plat}} \approx \frac{nV_{cc} - V_{GT} - V_D}{R_s + R_p} - \frac{V_{GT}}{R_{GK}}, \tag{5}$$

$$\tau_p = C_p \left(R_p \parallel R_s\right), \qquad t_{hard} \approx 3\tau_p, \tag{6}$$

dove n è il rapporto spire e V_D la caduta del diodo serie di blocco D_s. La capacità volt·secondo del nucleo fissa la massima durata dell'impulso:

$$A_e \;\geq\; \frac{V_{cc}\, t_{pulse}}{N_1 \Delta B}. \tag{7}$$




Figura 3: Circuito A — driver di gate a trasformatore d'impulso con condensatore di blocco DC C_b per il reset del nucleo, clamp D_z al primario e rete di peaking $R_s/R_p/C_p$ al secondario, che produce la forma d'onda impulso hard più back porch. R_{GK} e il TVS sono montati ai morsetti del dispositivo.

Note.

- Il diodo serie D_s impedisce la corrente inversa di gate durante il reset del nucleo e protegge il gate dall'escursione negativa; senza di esso V_{RGM} viene facilmente superata.
- L'induttanza di dispersione del trasformatore compare in serie al loop di gate e limita direttamente il $\mathrm{d}i_G/\mathrm{d}t$. È necessario un avvolgimento bifilare o interlacciato; ma l'interlacciamento aumenta C_{io}, quindi i due requisiti vanno bilanciati esplicitamente.
- Il condensatore di accumulo locale C_{st} va posto al primario del trasformatore, con area di loop minima verso il MOSFET.

6.2 Circuito B — Driver chopped (a treno d'impulsi)

La Eq. (??) rende costosi gli impulsi lunghi: un impulso di 500 µs a 24 V richiede un nucleo circa venti volte più grande di uno da 25 µs. La soluzione standard è *spezzettare* l'impulso a da 5 a 20 kHz (Fig. ??). Il trasformatore vede allora solo i volt·secondo di un periodo di portante, mentre l'inviluppo può essere lungo a piacere.




Figura 4: Circuito B — driver chopped. L'inviluppo di accensione è modulato da una portante a da 5 a 20 kHz, così che il trasformatore gestisca solo i volt·secondo di un singolo periodo di portante. Un filtraggio leggero al secondario ricostruisce una corrente di gate quasi continua.

Il filtraggio al secondario deve essere un compromesso: capacità sufficiente a livellare il plateau tra gli impulsi di portante, ma non tanta da rallentare il fronte di salita. Una disposizione comune è un raddrizzatore veloce che alimenta la rete di peaking del Circuito A, con un piccolo condensatore di filtro posto *a valle* della rete di peaking. Un primario a semiponte (o a ponte intero) è preferibile a uno stadio single-ended, perché raddoppia l'escursione di flusso utilizzabile e fornisce il reset intrinseco del nucleo.

6.3 Circuito C — Unità di gate in fibra ottica con generatore di corrente a due livelli

Per apparecchiature in media tensione e per stack in serie, il comando viene trasmesso su fibra ottica plastica e l'energia è immagazzinata localmente (Fig. ??). Lo stadio di uscita è una sorgente a due livelli: M_1 eroga l'impulso hard dal condensatore di accumulo C_{st} attraverso la bassa resistenza R_1; un monostabile rilascia poi M_1 e M_2 mantiene il plateau attraverso R_2 per tutto il tempo in cui il comando ottico è presente. Tra un impulso e l'altro M_3 applica la polarizzazione negativa e tiene il gate a bassa impedenza.

Note.

- C_{st} deve essere di tipo a bassa ESL e collocato a pochi millimetri da M_1; è esso, e non l'alimentazione ausiliaria, a determinare il $\mathrm{d}i_G/\mathrm{d}t$ ottenibile.
- Il monostabile che termina l'impulso hard deve essere ritriggerabile e avere un tempo di conduzione massimo definito, così che un ingresso ottico bloccato alto non possa far superare $P_{G(AV)}$.
- Un watchdog sul collegamento ottico è indispensabile: la perdita della fibra deve essere interpretata come "non accendere", mai come "accendi". Conviene usare una portante




Figura 5: Circuito C — unità di gate in fibra ottica con accumulo locale e stadio di uscita a due livelli. M_1 eroga l'impulso hard attraverso R_1, M_2 il back porch attraverso R_2 e M_3 applica la polarizzazione negativa di riposo.

ottica modulata anziché un livello luminoso statico, così da distinguere una fibra interrotta da un comando permanentemente disattivo.

6.4 Circuito D — Unità di gate autoalimentata

Dove sul lato flottante non è disponibile alcuna alimentazione ausiliaria — tipicamente negli stack serie in alta tensione — l'unità di gate preleva la propria energia dalla tensione anodo–catodo (Fig. **??**). Una rete limitatrice di corrente in alta tensione, in parallelo allo snubber, carica il condensatore di accumulo locale durante l'intervallo di blocco; un regolatore shunt limita la tensione di accumulo. La fibra trasporta solo il comando.




Figura 6: Circuito D — unità di gate autoalimentata. L'energia è prelevata dalla tensione di blocco anodo–catodo tramite R_h/D_h e immagazzinata in C_{st}, limitata dal regolatore shunt D_{sh}. Nessuna alimentazione ausiliaria attraversa la barriera di isolamento.

Note.

- L'avviamento va gestito esplicitamente: la prima accensione dopo l'energizzazione può avvenire solo quando C_{st} è carico. O il controllo attende un segnale di "pronto", oppure i primi cicli vanno accesi in una modalità che non richieda la piena energia di gate.
- R_h dissipa in permanenza nello stato di blocco e va dimensionata per la piena tensione di picco ripetitiva. Prelevare energia dalla corrente dello snubber anziché da un partitore resistivo è nettamente più efficiente.
- In uno stack serie la rete di prelievo fa parte del progetto della ripartizione statica e dinamica della tensione e va inclusa nel relativo calcolo.

7 Protezioni, Layout ed EMC

7.1 Protezioni a livello di componente

- R_{GK} **sul dispositivo.** Obbligatoria. Va montata sui morsetti del dispositivo, non sulla scheda del driver.
- **Protezione contro la tensione inversa.** Un diodo serie o un diodo antiparallelo limita l'escursione negativa di gate. Una V_{RGM} di pochi volt viene facilmente superata dalle oscillazioni in un cavo di gate lungo.
- **TVS bidirezionale** tra gate e catodo, sul dispositivo, per i transitori accoppiati nel loop di gate. La sua tensione di clamp deve stare tra la tensione di pilotaggio e V_{FGM}/V_{RGM}.
- **Resistenza serie di gate.** Oltre a fissare il livello di corrente, smorza la risonanza tra l'induttanza del loop di gate e la capacità di gate del dispositivo, impedendo ri-inneschi oscillatori.
- **Limitazione di corrente o fusibile allo stadio di uscita** lato driver, così che un cavo di gate in cortocircuito non distrugga l'unità di gate.

7.2 Layout del loop di gate

- Usare un **doppino intrecciato** per il collegamento gate–catodo; doppino schermato, con schermo collegato solo dal lato driver, se l'ambiente è severo. Entrambi i conduttori devono seguire lo stesso percorso per tutta la lunghezza — un errore comune è prelevare il ritorno di catodo da un morsetto di potenza.
- Mantenere minima l'**area del loop**. Il loop di gate è un'antenna ricevente per il $\mathrm{d}i/\mathrm{d}t$ del circuito principale.
- Mantenere la **lunghezza del cavo** entro il budget della Eq. (**??**). Sotto 1 m è preferibile; oltre qualche metro la rete di peaking va riprogettata o la tensione di pilotaggio aumentata.
- **Instradare il cavo di gate lontano dalle barre principali** e incrociarle ad angolo retto dove l'incrocio è inevitabile.
- In un ponte, mantenere il **ritardo di propagazione allineato** tra tutti i canali; un disallineamento si traduce direttamente in ripartizione disuniforme della tensione nelle connessioni serie e della corrente in quelle parallelo.

7.3 Considerazioni di modo comune

La capacità di barriera C_{io} e il $\mathrm{d}v/\mathrm{d}t$ di commutazione definiscono una corrente di modo comune che rientra attraverso la massa di controllo. Misure di progetto: schermo elettrostatico nel trasformatore di isolamento collegato alla massa di controllo; induttori di modo comune sui conduttori primari; fibra ottica dove il $\mathrm{d}v/\mathrm{d}t$ è severo. La verifica va fatta per misura diretta con un generatore di transitori di modo comune, non per calcolo.

8 Diagnostica e Retroazione

Nelle apparecchiature industriali ci si attende che l'unità di gate fornisca almeno:

- **Conferma dell'impulso** — un segnale di ritorno che indica che l'impulso di corrente di gate è effettivamente circolato, ottenuto da un piccolo trasformatore di corrente o da uno shunt nel loop di gate. Permette di distinguere un guasto del driver da un guasto del dispositivo.
- **Monitoraggio della tensione di anodo** — un partitore che indica se il dispositivo è in blocco o in conduzione. Serve per la verifica dell'accensione, per rilevare un dispositivo in corto prima dell'energizzazione e per la rilevazione di impulsi mancanti.
- **Blocco per sottotensione di alimentazione** — inibisce l'accensione quando l'alimentazione locale è sotto il livello necessario a rispettare la specifica di pilotaggio. Accendere con corrente di gate insufficiente è più dannoso che non accendere affatto, perché l'accensione avviene su un'area ridotta.
- **Sovratemperatura e watchdog** sull'unità di gate stessa.

Per gli stack in serie, i segnali di conferma impulso di tutti i livelli andrebbero combinati in un'unica indicazione di "stack integro", poiché un singolo impulso mancante impone l'intera tensione dello stack su un solo dispositivo.

9 Esempio Numerico

Si consideri un grande tiristore press-pack a controllo di fase, all'incirca 6.5 kV/2.6 kA, in un ponte esafase commutato dalla rete con carico induttivo. Valori di datasheet rappresentativi (da sostituire con quelli effettivi):

I_{GT} a 25 °C	250 mA	max
I_{GT} a −40 °C	600 mA	stimato, $\approx 2.5\times$
V_{GT}	3 V	max
V_{GD} / I_{GD} a $T_{vj,\max}$	0.25 V / 10 mA	
I_L	2 A	
V_{FGM} / I_{FGM} / V_{RGM}	10 V / 8 A / 5 V	
P_{GM} / $P_{G(AV)}$	100 W / 15 W	

Passo 1 — Ampiezza dell'impulso. Dalla Eq. (**??**) con $I_{GT}(T_{\min}) = 0.6\,\mathrm{A}$ e un fattore 5: $I_{G,\mathrm{peak}} = 3\,\mathrm{A}$, ampiamente sotto I_{FGM}. Potenza di gate di picco $\approx 5\,\mathrm{V} \times 3\,\mathrm{A} = 15\,\mathrm{W}$, ben sotto P_{GM}.

Passo 2 — Plateau. $I_{G,\mathrm{plat}} = 1.5 \times I_{GT}(25\,^\circ\mathrm{C}) \approx 0.9\,\mathrm{A}$. Con un intervallo di conduzione di 6.7 ms a 50 Hz, il duty su una finestra di 20 ms è 1/3, quindi $P_{G(AV)} \approx 3.5\,\mathrm{V}\times 0.9\,\mathrm{A}\times 1/3 \approx 1.1\,\mathrm{W}$, accettabile.

Passo 3 — Rete di peaking. Si assuma $V_{drive} = 15\,\mathrm{V}$ e $V_{GT} + V_D = 3.5\,\mathrm{V}$, quindi sono disponibili 11.5 V. Dalla Eq. (??):

$$R_s = \frac{11.5\,\mathrm{V}}{3\,\mathrm{A}} \approx 4\,\Omega, \qquad R_s + R_p = \frac{11.5\,\mathrm{V}}{0.9\,\mathrm{A} + 0.11\,\mathrm{A}} \approx 11.4\,\Omega \Rightarrow R_p \approx 7.5\,\Omega,$$

dove 0.11 A è la corrente deviata da $R_{GK} = 27\,\Omega$ a 3 V. Per una durata dell'impulso hard di 20 µs:

$$\tau_p = \frac{t_{hard}}{3} \approx 6.7\,\mu\mathrm{s}, \qquad C_p = \frac{\tau_p}{R_p \parallel R_s} = \frac{6.7\,\mu\mathrm{s}}{2.6\,\Omega} \approx 2.6\,\mu\mathrm{F} \;\rightarrow\; 2.2\,\mu\mathrm{F}.$$

Passo 4 — Induttanza del loop di gate. Richiedendo $\mathrm{d}i_G/\mathrm{d}t = 3\,\mathrm{A/\mu s}$ e usando la Eq. (??) con gli 11.5 V pieni disponibili a $t = 0^+$:

$$L_{loop} \leq \frac{11.5\,\mathrm{V}}{3\,\mathrm{A/\mu s}} \approx 3.8\,\mu\mathrm{H}.$$

A 1 µH/m per un doppino intrecciato, e riservando 1.5 µH alla dispersione del trasformatore e al layout, il cavo è limitato a circa 2 m. Tratte più lunghe richiedono una tensione di pilotaggio maggiore oppure un'unità di gate locale.

Passo 5 — Nucleo del trasformatore. Per un impulso trasmesso direttamente di 500 µs a 24 V con $N_1 = 20$ e $\Delta B = 0.3\,\mathrm{T}$, la Eq. (??) dà $A_e \geq 2000\,\mathrm{mm}^2$ — impraticabile. Spezzettando a 20 kHz con duty al 50 % il requisito scende a $A_e \geq 100\,\mathrm{mm}^2$, un normale nucleo di piccole dimensioni. Questo singolo calcolo è la ragione per cui il Circuito B è la scelta standard ogni volta che servono impulsi lunghi.

10 Checklist di Progetto

1. Limiti di datasheet raccolti: I_{GT}, V_{GT} a $T_{vj,\min}$; V_{GD}, I_{GD} a $T_{vj,\max}$; I_L, I_H; V_{FGM}, I_{FGM}, V_{RGM}; P_{GM}, $P_{G(AV)}$.
2. Retta di carico del driver tracciata sul diagramma di innesco e verificata a entrambi gli estremi di temperatura.
3. $I_{G,\mathrm{peak}}$ e $\mathrm{d}i_G/\mathrm{d}t$ coerenti con le condizioni in cui è specificato il valore di $\mathrm{d}i/\mathrm{d}t$.
4. Durata dell'impulso verificata nel caso peggiore: minima corrente di carico, massima induttanza di carico, minima tensione di alimentazione.
5. $P_{G(AV)}$ verificata alla massima frequenza di accensione e al massimo angolo di conduzione.
6. Condizione di interdizione verificata: $V_{GK} < V_{GD}$ a $T_{vj,\max}$, con R_{GK} montata.
7. V_{RGM} verificata comprese le oscillazioni, misurata sul dispositivo.
8. Isolamento: distanze superficiali e in aria, tenuta a impulso, scariche parziali, C_{io} e CMTI.
9. Capacità volt·secondo del trasformatore verificata alla massima larghezza d'impulso, massima tensione di alimentazione e massima temperatura; meccanismo di reset del nucleo presente.
10. Budget di induttanza del loop di gate verificato rispetto alla lunghezza del cavo.
11. Blocco per sottotensione, watchdog e interpretazione fail-safe della perdita del comando.
12. Ritardo e jitter tra canali misurati, non supposti.
13. Verifica eseguita sul dispositivo reale alla minima temperatura specificata, con l'alimentazione più debole prevista e con la corrente di gate misurata *ai morsetti del dispositivo*.

Note sulla Verifica

Due prassi di misura meritano di essere esplicitate:

- Misurare la corrente di gate con una sonda di corrente posta sul conduttore di gate *al dispositivo*, e la tensione di gate in modo differenziale *ai morsetti del dispositivo*. Ciò che fa l'uscita del driver è di interesse secondario; l'induttanza del loop e il cavo fanno parte del circuito.
- Provare agli estremi, non al nominale. Un driver di gate che funziona sul banco a 25 °C con un dispositivo nuovo e un collegamento corto dice pochissimo sul comportamento a −25 °C, con un dispositivo di caso peggiore e la lunghezza di cavo installata. La maggior parte dei problemi di mancata accensione in campo si riconduce a uno di questi tre margini.

Riferimenti bibliografici

[1] IEC 60747-6, *Semiconductor devices — Discrete devices — Part 6: Thyristors*, International Electrotechnical Commission.

[2] IEC 60664-1, *Insulation coordination for equipment within low-voltage supply systems — Part 1: Principles, requirements and tests.*

[3] A. Wintrich, U. Nicolai, W. Tursky, T. Reimann, *Application Manual Power Semiconductors*, 2nd ed., SEMIKRON International, 2015.

[4] N. Mohan, T. M. Undeland, W. P. Robbins, *Power Electronics: Converters, Applications and Design*, 3rd ed., Wiley, 2003.

[5] B. J. Baliga, *Fundamentals of Power Semiconductor Devices*, 2nd ed., Springer, 2019.

[6] A. Blicher, *Thyristor Physics*, Springer-Verlag, 1976.

[7] M. H. Rashid (Ed.), *Power Electronics Handbook*, 4th ed., Butterworth-Heinemann, 2018.