Il tiristore (SCR): principio di funzionamento e fisica del dispositivo

Davide Bagnara

Agosto 2026

Sommario

Questo documento descrive il funzionamento del tiristore (*Silicon Controlled Rectifier*, SCR) partendo dalla struttura fisica a quattro strati e dalla fisica dei semiconduttori che ne governa i vari stati: blocco diretto e inverso, innesco, conduzione e spegnimento. Il modello a due transistori viene usato come filo conduttore per collegare i fenomeni microscopici (iniezione di portatori, guadagni di corrente, moltiplicazione a valanga, carica immagazzinata) ai parametri macroscopici che compaiono nei *data sheet* (V_{BO}, I_H, I_L, $\mathrm{d}v/\mathrm{d}t$, $\mathrm{d}i/\mathrm{d}t$, Q_{rr}, t_q). Le figure sono disegnate in TikZ e sono di tipo qualitativo: gli ordini di grandezza numerici sono riferiti a tiristori di potenza in silicio per controllo di fase (*phase-control thyristor*) nella classe 1–8 kV.

Indice

1 Introduzione **3**

2 Struttura del dispositivo **3**
2.1 Strati, giunzioni e drogaggi . . . 3
2.2 Diagramma a bande all'equilibrio . . . 5
2.3 Realizzazione fisica . . . 5

3 Il modello a due transistori **5**
3.1 Equazione di anodo . . . 5
3.2 Dipendenza dei guadagni dalla corrente . . . 6

4 Stati di blocco **7**
4.1 Blocco diretto . . . 7
4.2 Blocco inverso . . . 8
4.3 Punch-through e dimensionamento della base n . . . 9
4.4 Terminazione di bordo . . . 9

5 Innesco **9**
5.1 Innesco da gate . . . 9
5.2 Latching current e holding current . . . 10
5.3 Innesco per $\mathrm{d}v/\mathrm{d}t$ e *cathode shorts* . . . 10
5.4 Altri meccanismi di innesco . . . 11

6 Dinamica di accensione **11**
6.1 Forme d'onda . . . 11
6.2 Propagazione del plasma e limite di $\mathrm{d}i/\mathrm{d}t$ . . . 12
6.3 Gate amplificatore . . . 13

7 Stato di conduzione **13**
7.1 Il plasma nella base n 13
7.2 Caduta di tensione diretta 14
7.3 Caratteristica statica completa 14

8 Spegnimento **15**
8.1 Reverse recovery 15
8.2 Tempo di turn-off t_q 16
8.3 Controllo del tempo di vita: phase-control vs fast thyristor 17

9 Parametri di data sheet e loro origine fisica **17**

10 Varianti della struttura base **17**

11 Conclusioni **19**

1 Introduzione

Il tiristore è il primo dispositivo a semiconduttore di potenza a *turn-on* controllato (1957, General Electric, sulla base della struttura p-n-p-n studiata da Moll *et al.* [8]) e resta ancora oggi il componente con la più alta capacità in tensione e corrente per singolo chip: dispositivi *press-pack* da 8,5 kV e oltre 5 kA, con correnti di picco di sovraccarico superiori a 100 kA. Le applicazioni tipiche sono i raddrizzatori controllati e i convertitori a commutazione di rete (HVDC-LCC, azionamenti DC, elettrolisi, forni), gli *static switch* e i *soft starter*, i *crowbar* e i circuiti a scarica impulsiva.

Dal punto di vista funzionale il tiristore è un interruttore a tre terminali (anodo A, catodo K, gate G) con tre stati:

1. **blocco inverso** ($V_{AK} < 0$): si comporta come un diodo polarizzato inversamente;
2. **blocco diretto** ($V_{AK} > 0$, non innescato): sostiene tensione con una piccola corrente di *leakage*;
3. **conduzione** (*on-state*): dopo un impulso di corrente sul gate conduce come un diodo, con caduta di 1–2,5 V, e il gate perde il controllo. Lo spegnimento avviene solo quando il circuito esterno porta la corrente sotto la *holding current*.

Questa asimmetria (accensione comandata, spegnimento affidato al circuito) è la conseguenza diretta della struttura interna: un anello a retroazione positiva fra due transistori bipolari che, una volta chiuso, si sostiene da solo. I capitoli seguenti sviluppano questa idea a partire dalla fisica dei semiconduttori.

2 Struttura del dispositivo

2.1 Strati, giunzioni e drogaggi

Il tiristore è una struttura a quattro strati $p^+\,n^-\,p\,n^+$ con tre giunzioni, indicate da anodo a catodo come J1, J2 e J3 (Fig. 1). I quattro strati hanno funzioni e caratteristiche molto diverse:

- **Emettitore di anodo** p^+ (P1): fortemente drogato ($N_A \approx 10^{18}$–$10^{19}\,/\mathrm{cm}^3$), spessore 30–60 µm, ottenuto per diffusione di alluminio o boro. Inietta lacune nella base n^- in conduzione.
- **Base n** n^- (N1): è la regione che sostiene la tensione in entrambe le polarità. Silicio a bassissimo drogaggio ($N_D \approx 5\times10^{12}$–$1\times10^{14}\,/\mathrm{cm}^3$), tipicamente ottenuto per trasmutazione neutronica (NTD) per garantire uniformità radiale. Lo spessore W_N va da circa 200 µm (1,6 kV) a oltre 1000 µm (8 kV), con una regola empirica di 80–120 µm/kV per dispositivi simmetrici senza *field stop*.
- **Base p** p (P2): drogaggio intermedio (N_A di picco 10^{16}–$10^{17}\,/\mathrm{cm}^3$, profilo gaussiano da diffusione), spessore 30–100 µm. È la base del transistor n-p-n, ospita il contatto di gate e fissa la sensibilità di innesco e la robustezza al $\mathrm{d}v/\mathrm{d}t$.
- **Emettitore di catodo** n^+ (N2): molto drogato ($N_D \approx 10^{20}\,/\mathrm{cm}^3$), sottile (10–20 µm), diffuso da fosforo. Non è uno strato continuo ma è interdigitato con la base p (*cathode shorts*, §5.3) e con la struttura di gate.

La Fig. 2 mostra il profilo di drogaggio netto $|N_D - N_A|$ lungo lo spessore per un dispositivo da 4,5 kV. Si noti la scala logaritmica: fra emettitore n^+ e base n^- ci sono sette ordini di grandezza. Questa enorme asimmetria è ciò che rende il tiristore un ottimo dispositivo di blocco (la regione di svuotamento si estende quasi interamente nella base n^-) e allo stesso tempo un ottimo dispositivo di conduzione (gli emettitori iniettano portatori con efficienza prossima a uno).




Figura 1: Sezione schematica (non in scala) di un tiristore: quattro strati, tre giunzioni, tre terminali. Il gate contatta la base p; l'emettitore di catodo n^+ è presente solo nella regione di catodo.




Figura 2: Profilo di drogaggio netto tipico di un tiristore da 4,5 kV (valori indicativi). Gli emettitori sono diffusi con profilo gaussiano/erfc; la base n^- è il substrato NTD uniforme.

2.2 Diagramma a bande all'equilibrio

All'equilibrio termodinamico (nessuna tensione applicata) il livello di Fermi E_F è costante lungo tutto il dispositivo e le bande si piegano in corrispondenza delle tre giunzioni (Fig. 3). Ogni giunzione presenta un potenziale di *built-in*

$$V_{bi} = \frac{kT}{q} \ln \frac{N_A N_D}{n_i^2}, \tag{1}$$

che vale circa 0,75 V per J1 (p^+/n^-), 0,65 V per J2 (n^-/p) e 0,9 V per J3 (p/n^+) a 300 K. Le barriere di J1 e J3 si oppongono all'iniezione degli emettitori; J2 è orientata in senso opposto. Il risultato è un profilo di bande "a doppia gobba": gli elettroni del catodo vedono una barriera per entrare nella base p, le lacune dell'anodo vedono una barriera per entrare nella base n. Tutto il funzionamento del tiristore consiste nel modulare queste barriere: abbassarle (conduzione) o alzarne una (J2 in blocco diretto, J1 in blocco inverso).




Figura 3: Diagramma a bande qualitativo del tiristore all'equilibrio: E_F costante, tre barriere di potenziale. In blocco diretto la barriera di J2 si alza di qV_{AK}; in conduzione tutte e tre le giunzioni sono polarizzate direttamente e le barriere si abbassano.

2.3 Realizzazione fisica

Nei dispositivi di grande area il chip è un intero *wafer* di silicio (diametro 50–150 mm) montato fra due dischi di molibdeno o tungsteno che compensano la dilatazione termica; il contenitore ceramico a pressione (*press-pack*, *hockey-puck*) garantisce il contatto elettrico e termico su entrambe le facce. Il gate è portato all'esterno da una molla o da un contatto centrale. La struttura di catodo non è un semplice strato n^+ continuo ma un disegno interdigitato di emettitori n^+, *shorts* e strutture di gate distribuite (§6.2) che determina in modo decisivo le prestazioni dinamiche.


3 Il modello a due transistori

La chiave interpretativa del tiristore è osservare che la struttura $p^+ n^- p\, n^+$ contiene due transistori bipolari che condividono le regioni centrali (Fig. 4): un p-n-p ($p^+ n^- p$: emettitore = anodo, base = N1, collettore = P2) e un n-p-n ($n^- p\, n^+$: emettitore = catodo, base = P2, collettore = N1). Il collettore di ciascuno è la base dell'altro: la giunzione J2 è il collettore comune.

3.1 Equazione di anodo

Con α_1 e α_2 i guadagni di corrente a base comune dei due transistori e I_{CO1}, I_{CO2} le correnti di saturazione inversa del collettore comune (entrambe corrente di leakage di J2), le correnti di collettore sono

$$I_{C1} = \alpha_1 I_A + I_{CO1}, \qquad I_{C2} = \alpha_2 I_K + I_{CO2}. \tag{2}$$



(a) struttura **(b)** separazione in due transistori **(c)** circuito equivalente

Figura 4: Modello a due transistori: la struttura p-n-p-n è scomposta in un p-n-p e un n-p-n con collettore comune (J2); ognuno alimenta la base dell'altro.

La corrente totale che attraversa J2 è la somma dei due collettori ed è uguale alla corrente di anodo, $I_A = I_{C1} + I_{C2}$, mentre al catodo $I_K = I_A + I_G$. Risolvendo:

$$\boxed{I_A = \frac{\alpha_2 I_G + I_{CO1} + I_{CO2}}{1 - (\alpha_1 + \alpha_2)}} \tag{3}$$

Questa equazione contiene tutta la fenomenologia del tiristore:

- finché $\alpha_1 + \alpha_2 \ll 1$, la corrente di anodo è la corrente di leakage di J2 leggermente amplificata: **blocco diretto**;
- se $\alpha_1 + \alpha_2 \to 1$ il denominatore si annulla e I_A è limitata solo dal circuito esterno: **conduzione**. Il gate, che compare solo al numeratore, non ha più alcun effetto;
- l'innesco richiede di far crescere $\alpha_1 + \alpha_2$ fino a uno; poiché i guadagni crescono con la corrente (§3.2), *qualunque* meccanismo che aumenti transitoriamente la corrente attraverso J2 (gate, $\mathrm{d}v/\mathrm{d}t$, valanga, temperatura, luce) può innescare il dispositivo.

Il modello va inteso come modello a piccoli segnali attorno a un punto di lavoro: in conduzione i due transistori sono in saturazione profonda, con entrambe le basi allagate da plasma, e i guadagni perdono il loro significato di parametri costanti. L'equazione (3) descrive però correttamente il confine fra blocco e conduzione.

3.2 Dipendenza dei guadagni dalla corrente

Il guadagno a base comune è il prodotto dell'efficienza di emettitore γ e del fattore di trasporto in base α_T:

$$\alpha = \gamma\,\alpha_T, \qquad \gamma = \frac{I_{E,\text{iniettata}}}{I_E}, \qquad \alpha_T = \frac{1}{\cosh(W_B/L_B)} \approx 1 - \frac{W_B^2}{2L_B^2}, \tag{4}$$

dove W_B è lo spessore della base neutra e $L_B = \sqrt{D\tau}$ la lunghezza di diffusione dei minoritari in base. I due transistori sono molto diversi:

- il p-n-p Q_1 ha la base n^- larghissima (W_N di centinaia di µm, confrontabile o maggiore di L_p), quindi α_1 è piccolo, dell'ordine di 0,2–0,5, e cresce con la tensione perché la regione di svuotamento di J2 riduce la base neutra effettiva (effetto Early);

- l'n-p-n Q_2 ha la base p sottile ($W_P \ll L_n$), quindi potenzialmente α_2 è vicino a uno. È però proprio α_2 che va tenuto basso a bassa corrente perché il dispositivo blocchi.

A basse densità di corrente γ è piccolo per entrambi, perché la corrente di ricombinazione nella regione di svuotamento dell'emettitore (termine Sah–Noyce–Shockley, proporzionale a $e^{qV/2kT}$) domina sulla corrente di diffusione utile (proporzionale a $e^{qV/kT}$). Al crescere della corrente il termine di diffusione prevale e $\gamma \to 1$. Inoltre in Q_2 i *cathode shorts* (§5.3) deviano a catodo la corrente di base finché la caduta laterale nella base p non raggiunge 0,6–0,7 V: sotto questa soglia J3 praticamente non inietta e $\alpha_2 \approx 0$. Il risultato complessivo è mostrato in Fig. 5: la somma $\alpha_1 + \alpha_2$ è molto minore di uno alla corrente di leakage e raggiunge uno a una corrente dell'ordine della *latching current*. Ad alta corrente i guadagni tornano a diminuire per gli effetti di alta iniezione (caduta di γ per *emitter push-out* e ricombinazione Auger), ma a quel punto il dispositivo è già in conduzione.




Figura 5: Andamento qualitativo dei guadagni a base comune in funzione della corrente. Il blocco diretto è possibile perché $\alpha_1 + \alpha_2 \ll 1$ alle correnti di leakage; l'innesco corrisponde al raggiungimento di $\alpha_1 + \alpha_2 = 1$.

4 Stati di blocco

4.1 Blocco diretto


Con $V_{AK} > 0$ e gate aperto, J1 e J3 sono polarizzate direttamente (con pochi decimi di volt) e J2 è polarizzata inversamente e sostiene praticamente tutta la tensione. Poiché la base p è drogata 1×10^3–1×10^4 volte più della base n^-, la regione di svuotamento di J2 si estende quasi interamente nella base n^- (Fig. 6a). Con l'approssimazione di svuotamento brusco (giunzione unilaterale):

$$W_D(V) = \sqrt{\frac{2\varepsilon_{Si} V}{q N_D}}, \qquad E_{max} = \sqrt{\frac{2 q N_D V}{\varepsilon_{Si}}} = \frac{2V}{W_D}. \tag{5}$$

Per $N_D = 1 \times 10^{13}\,/\mathrm{cm}^3$ e $V = 6{,}5\,\mathrm{kV}$ si ottiene $W_D \approx 920\,\mu\mathrm{m}$ e $E_{max} \approx 1{,}4 \times 10^5\,\mathrm{V/cm}$, vicino al campo critico di rottura del silicio a quel drogaggio ($E_c \approx 1{,}7 \times 10^5\,\mathrm{V/cm}$). La tensione di rottura a valanga della giunzione piana n^-/p vale, con la formula di Baliga [1],

$$BV_{pp} \approx 5{,}34 \times 10^{13}\, N_D^{-3/4}\ [\mathrm{V},\ N_D \text{ in } 1/\mathrm{cm}^3], \tag{6}$$

cioè circa 9,5 kV per $N_D = 1 \times 10^{13}\,/\mathrm{cm}^3$: il dispositivo da 6,5 kV lavora con un margine del 30 % circa, necessario per la terminazione di bordo (*bevel*) e per il meccanismo di *breakover* descritto sotto.



(a) blocco diretto: J2 sostiene la tensione

(b) blocco inverso: J1 sostiene la tensione

Figura 6: Regione di svuotamento (tratteggio) e profilo del campo elettrico nei due stati di blocco. In entrambi i casi il campo si sviluppa nella base n^-, che deve essere abbastanza spessa da evitare che lo svuotamento raggiunga la giunzione opposta (*punch-through*).

Corrente di leakage. La corrente in blocco diretto non è la sola corrente di generazione termica nella regione di svuotamento di J2,

$$J_{gen} = \frac{q\, n_i\, W_D}{2\tau_g}, \tag{7}$$

ma questa corrente amplificata dal fattore $1/(1-\alpha_1-\alpha_2)$ dell'eq. (3), perché le lacune generate in J2 entrano nella base p come corrente di base dell'n-p-n, e gli elettroni entrano nella base n come corrente di base del p-n-p. A parità di giunzione, un tiristore ha quindi leakage maggiore di un diodo con la stessa base n^-. La corrente di generazione raddoppia circa ogni 8 K ($n_i \propto T^{3/2} e^{-E_g/2kT}$), e contemporaneamente i guadagni crescono con la temperatura: per questo la tensione di blocco specificata (V_{DRM}) è garantita solo fino a $T_{j,max}$, tipicamente 125 °C, oltre la quale il dispositivo può auto-innescarsi (§5.4).

Breakover. Se la tensione diretta cresce, il campo in J2 raggiunge valori a cui si ha moltiplicazione a valanga con fattore $M(V)$, approssimabile empiricamente con $M = [1-(V/BV)^n]^{-1}$, $n \approx 4$–6. Le correnti dei due collettori sono moltiplicate per M e la condizione di perdita del blocco diventa

$$M(V)\,(\alpha_1+\alpha_2) = 1 \quad\Longrightarrow\quad V_{BO} = BV\,\left(1-\alpha_1-\alpha_2\right)^{1/n}. \tag{8}$$

La tensione di *breakover* V_{BO} è quindi sempre inferiore alla tensione di rottura di J2 isolata, e tanto più bassa quanto più alti sono i guadagni: è la versione a quattro strati della $BV_{CEO} < BV_{CBO}$ del transistor a base aperta. Nella pratica V_{DRM} è specificata con margine rispetto a V_{BO} e il funzionamento in *breakover* è ammesso solo in dispositivi progettati per questo (BOD, *break-over diode*, usati come protezione).

4.2 Blocco inverso

Con $V_{AK} < 0$ le giunzioni J1 e J3 sono polarizzate inversamente e J2 direttamente (Fig. 6b). J3 (p/n^+, con base p a $\sim 10^{17}/\mathrm{cm}^3$) ha una tensione di rottura di soli 10–20 V ed è in ogni caso cortocircuitata dai *cathode shorts*: è J1 (p^+/n^-) che sostiene la tensione inversa, e lo fa con la stessa base n^- usata in blocco diretto. Nel tiristore simmetrico convenzionale $V_{RRM} \approx V_{DRM}$, e questa capacità di blocco inverso è ciò che permette di usarlo direttamente nei ponti a commutazione di rete senza diodi in serie.

Lo svuotamento inverso si estende da J1 verso J2 e, nel modello a due transistori, corrisponde a un p-n-p a base aperta: anche in inverso il guadagno α_1 abbassa la tensione di rottura rispetto a quella della giunzione isolata, e il leakage inverso è di ordine simile a quello diretto.

4.3 Punch-through e dimensionamento della base n

In blocco diretto la regione di svuotamento non deve raggiungere J1 e in blocco inverso non deve raggiungere J2: in entrambi i casi l'emettitore/base raggiunto inietterebbe portatori direttamente nel campo, con perdita immediata del blocco (*punch-through*). Nei tiristori simmetrici (*non punch-through*, NPT) questo impone

$$W_N > W_D(V_{max}) + \text{margine} \approx \sqrt{\frac{2\varepsilon_{Si} V_{max}}{q N_D}} + (50\text{–}100\ \mu\text{m}), \tag{9}$$

da cui la base spessa e, in conduzione, la caduta diretta relativamente alta dei dispositivi ad alta tensione. Il tiristore asimmetrico (ASCR) introduce uno strato *buffer n* tra base n^- e emettitore di anodo (*field stop*): il campo può essere troncato e la base ridotta di circa il 40 %, con vantaggi su V_T, Q_{rr} e t_q, ma il blocco inverso si riduce a poche decine di volt. L'RCT (*reverse-conducting thyristor*) integra un diodo in antiparallelo sullo stesso chip.

4.4 Terminazione di bordo

Le formule precedenti valgono per la giunzione piana infinita. Al bordo del wafer il campo si concentra e ridurrebbe la tensione di rottura del 30–50 %: nei tiristori di potenza si usa per questo la smussatura (*bevel*) del bordo, positiva o negativa a seconda della giunzione, che riduce il campo superficiale sotto quello di volume. È uno degli aspetti tecnologici più delicati e la ragione per cui i dispositivi di grande area sono passivati e incapsulati in ambiente controllato.

5 Innesco

5.1 Innesco da gate

Il gate è un contatto ohmico sulla base p. Iniettando una corrente I_G (positiva entrante nel gate, con il gate positivo rispetto al catodo) si polarizza direttamente J3 nella zona adiacente al gate e l'emettitore n^+ inietta elettroni nella base p. In termini di transistori: I_G è corrente di base di Q_2. La sequenza è la seguente (Fig. 7):

1. gli elettroni iniettati da J3 attraversano la sottile base p per diffusione e vengono raccolti da J2 (polarizzata inversamente): corrente di collettore $\alpha_2(I_G + \dots)$;
2. questi elettroni entrano nella base n^- e ne abbassano il potenziale: la corrente di collettore di Q_2 è corrente di base per Q_1;
3. J1 si polarizza più direttamente e l'emettitore p^+ inietta lacune nella base n^-; quelle che attraversano la base larga arrivano a J2 e vengono raccolte nella base p: corrente di collettore $\alpha_1 I_A$;
4. le lacune raccolte in P2 sono ulteriore corrente di base per Q_2, che si somma a I_G: l'anello è chiuso.

Ogni giro dell'anello moltiplica la corrente per $\alpha_1\alpha_2/(1 - \dots)$; con guadagni crescenti con la corrente si arriva rapidamente a $\alpha_1 + \alpha_2 = 1$. A quel punto entrambe le basi si riempiono di portatori, J2 passa da polarizzazione inversa a diretta e la tensione ai capi del dispositivo crolla a 1–2 V. Dal punto di vista del gate, la corrente esterna può ora essere rimossa: la corrente di base di Q_2 è fornita interamente dal collettore di Q_1.

I *data sheet* specificano la corrente e la tensione di gate di innesco garantite (I_{GT}, V_{GT}: per un dispositivo di grande area 100–400 mA e 1,5–3 V a 25 °C) e i valori massimi sotto i quali l'innesco




Figura 7: Sequenza di innesco: la corrente di gate fa iniettare J3; gli elettroni raccolti da J2 pilotano l'emettitore di anodo, le cui lacune ritornano nella base p come corrente di base aggiuntiva. La retroazione è positiva.

è garantito *non* avvenire (I_{GD}, V_{GD}, importanti per l'immunità al rumore). I_{GT} diminuisce con la temperatura e aumenta a bassa temperatura (a $-40\,^{\circ}\mathrm{C}$ può raddoppiare). Nella pratica il gate viene pilotato con un impulso molto più forte del minimo (*hard gate drive*: alcuni ampere con fronte di salita di $1\,\mathrm{A/\mu s}$ o più, seguiti da una corrente di mantenimento, *back-porch*) per ridurre il tempo di ritardo, aumentare l'area inizialmente accesa e quindi la capacità di $\mathrm{d}i/\mathrm{d}t$ (§6.2).

5.2 Latching current e holding current

Perché l'innesco sia completo, la corrente di anodo deve superare, prima che l'impulso di gate finisca, la *latching current* I_L: il valore minimo di I_A a cui $\alpha_1 + \alpha_2 = 1$ senza il contributo del gate. Una volta acceso, il dispositivo resta in conduzione finché I_A non scende sotto la *holding current* I_H, con $I_H < I_L$ (tipicamente $I_L \approx 2$–$3\,I_H$). La differenza dipende dalla geometria: durante l'innesco conduce solo l'area vicina al gate, e la densità di corrente necessaria a sostenere la rigenerazione va raggiunta in quella piccola area; in conduzione stabilizzata l'intera area è attiva e la corrente totale necessaria per la stessa densità è minore. Entrambi i parametri diminuiscono con la temperatura (i guadagni aumentano) e aumentano con la densità di *cathode shorts*. Valori tipici per un dispositivo di grande area: $I_H \approx 100$–$400\,\mathrm{mA}$, $I_L \approx 0{,}3$–$1\,\mathrm{A}$.

5.3 Innesco per $\mathrm{d}v/\mathrm{d}t$ e *cathode shorts*

La giunzione J2 in blocco ha una capacità di svuotamento

$$C_{J2}(V) = \frac{\varepsilon_{Si} A}{W_D(V)} \propto V^{-1/2}, \tag{10}$$

molto grande in un dispositivo di grande area (nF a bassa tensione). Una rapida crescita della tensione diretta produce una corrente di spostamento

$$i_{J2} = C_{J2} \frac{\mathrm{d}v}{\mathrm{d}t} \tag{11}$$

che, esattamente come la corrente di gate, è corrente di base per entrambi i transistori: le lacune attraversano la base p verso il catodo, gli elettroni la base n verso l'anodo. Se i_{J2} è sufficiente a portare $\alpha_1 + \alpha_2$ a uno, il tiristore si innesca senza comando (*dv/dt turn-on*). Questo è indesiderato (accensione fuori fase, perdita del controllo, sollecitazione localizzata perché l'innesco è disomogeneo) e i *data sheet* specificano il valore critico $(\mathrm{d}v/\mathrm{d}t)_{cr}$, tipicamente 500–2000 V/µs, misurato con una rampa esponenziale fino a V_{DRM} a $T_{j,max}$.

Il rimedio strutturale sono i *cathode shorts* (Fig. 8): la metallizzazione di catodo contatta, oltre all'emettitore n^+, anche la base p attraverso una griglia di piccole aperture nell'emettitore. La corrente di lacune che attraversa la base p scorre lateralmente verso lo *short* più vicino attraverso

la resistenza distribuita R_p della base p. Finché la caduta $i\,R_p$ resta sotto la tensione di soglia di J3 ($\approx 0{,}6\,\mathrm{V}$), l'emettitore n^+ non inietta: $\alpha_2 \approx 0$ e il dispositivo non si innesca. Il gate reale funziona sullo stesso principio, ma inietta la corrente nel punto della base p più lontano dagli *shorts*. Gli *shorts* aumentano l'immunità al $\mathrm{d}v/\mathrm{d}t$ e alla temperatura, ma a prezzo di una maggiore corrente di gate, di I_H e I_L più alte e di una minore capacità di $\mathrm{d}i/\mathrm{d}t$ (perdita di area di emettitore). La densità e la geometria degli *shorts* sono un parametro di progetto centrale del dispositivo.




Figura 8: Struttura a *cathode shorts*: la corrente capacitiva di J2 viene deviata a catodo attraverso la base p senza polarizzare l'emettitore n^+, finché la caduta laterale non supera la soglia di J3.

A livello di circuito, il $\mathrm{d}v/\mathrm{d}t$ è limitato dallo *snubber* RC in parallelo al dispositivo, dimensionato anche per contenere la sovratensione al *reverse recovery* (§8.1); l'induttanza di rete o di commutazione contribuisce a limitare il $\mathrm{d}v/\mathrm{d}t$ alla riapplicazione della tensione.

5.4 Altri meccanismi di innesco

Tutto ciò che aumenta la corrente attraverso J2 può chiudere l'anello:

- **Tensione** (*breakover*): moltiplicazione a valanga in J2, eq. (8). L'innesco parte dal punto di campo massimo (spesso al bordo o in un difetto) e non dall'area di gate: è disomogeneo e potenzialmente distruttivo per $\mathrm{d}i/\mathrm{d}t$ elevati.
- **Temperatura**: il leakage cresce esponenzialmente con T_j e i guadagni con esso; oltre $T_{j,max}$ un tiristore in blocco a V_{DRM} può auto-innescarsi. Esiste anche un meccanismo di *thermal runaway*: le perdite di leakage a tensione elevata scaldano la giunzione, che aumenta il leakage.
- **Luce** (LTT, *light-triggered thyristor*): una fibra ottica illumina una piccola area della base p vicino al centro; le coppie fotogenerate forniscono la corrente di gate (pochi decine di mW di potenza ottica grazie a uno stadio di gate amplificatore integrato). Usato nelle valvole HVDC per l'isolamento galvanico e la semplicità del sistema di comando; spesso integra anche una protezione BOD contro le sovratensioni.
- **Radiazione ionizzante** e **rumore sul gate**: da cui i limiti V_{GD}, I_{GD} e la pratica di tenere il gate in leggera polarizzazione negativa o cortocircuitato a bassa impedenza durante il blocco.

6 Dinamica di accensione

6.1 Forme d'onda

L'accensione non è istantanea (Fig. 9). Si distinguono:

- il **tempo di ritardo** t_d (0,5–3 µs), fra l'inizio dell'impulso di gate e l'istante in cui la tensione di anodo scende al 90 %: è il tempo necessario perché gli elettroni iniettati da J3 attraversino la base p, le lacune iniettate da J1 attraversino la base n e la rigenerazione si stabilisca. Diminuisce fortemente con l'ampiezza e la pendenza della corrente di gate;
- il **tempo di salita** t_r (1–5 µs), in cui la tensione crolla dal 90 % al 10 % e la corrente cresce: è il tempo di riempimento della base n con il plasma nell'area inizialmente accesa. Il tempo di innesco totale è $t_{gt} = t_d + t_r$;
- il **tempo di spread** t_s (decine o centinaia di µs), in cui la tensione continua a diminuire lentamente verso il valore statico V_T man mano che l'area conduttrice si allarga a tutto il catodo.

Durante t_r e t_s tensione e corrente sono contemporaneamente elevate: le perdite di accensione E_{on} sono concentrate nell'area già accesa e, in circuiti con $\mathrm{d}i/\mathrm{d}t$ elevato (scarica di condensatori, *snubber* in scarica, cortocircuiti), sono la causa di guasto tipica.




Figura 9: Forme d'onda qualitative all'accensione con carico resistivo: ritardo t_d, salita t_r e fase di *spread* in cui la tensione converge lentamente a V_T. La zona ombreggiata indica dove si concentrano le perdite di accensione.

6.2 Propagazione del plasma e limite di $\mathrm{d}i/\mathrm{d}t$

L'innesco è un fenomeno locale: parte dall'area di emettitore adiacente al gate, dove la densità di corrente di gate è massima, e si propaga lateralmente per diffusione dei portatori nelle basi e per la caduta di tensione laterale che polarizza progressivamente le zone vicine (Fig. 10a). La velocità di propagazione (*plasma spreading velocity*) è dell'ordine di

$$v_s \approx 0{,}03\text{–}0{,}1\ \mathrm{mm/\mu s}, \tag{12}$$


crescente con la densità di corrente e con il tempo di vita dei portatori, decrescente con lo spessore della base n. Per un catodo di raggio 40 mm servono quindi centinaia di microsecondi per l'accensione completa.

La conseguenza è il limite di $\mathrm{d}i/\mathrm{d}t$: se il circuito impone una salita di corrente più rapida della crescita dell'area accesa, la densità di corrente nell'area iniziale (pochi mm^2) diventa enorme, con densità di potenza locale ($J \cdot E$ con tensione ancora elevata) sufficiente a fondere il silicio. I *data sheet* specificano $(\mathrm{d}i/\mathrm{d}t)_{cr}$, tipicamente 100–1000 A/µs, in condizioni definite di corrente di gate. Le contromisure sono di due tipi:

- **di circuito**: induttanza di limitazione in serie (spesso saturabile, per non penalizzare la conduzione), *snubber* con resistenza sufficiente a limitare la corrente di scarica del condensatore, *hard gate drive*;
- **di dispositivo**: aumentare la lunghezza del perimetro di gate, cioè la linea da cui parte la propagazione. Da qui i gate interdigitati (*involute*, *snowflake*) e il gate amplificatore.


6.3 Gate amplificatore

Nel gate amplificatore (Fig. 10b) il contatto esterno di gate innesca un piccolo tiristore pilota di area ridotta e alta sensibilità, il cui "catodo" non è collegato al terminale K ma a una metallizzazione flottante che si sovrappone alla base p in prossimità del catodo principale. La corrente di anodo del pilota (alcune decine di ampere, limitata dalla sua area e dalla resistenza della base) diventa corrente di gate per il tiristore principale lungo tutto il perimetro della metallizzazione flottante. Si ottiene così un innesco di grande area con una corrente esterna di poche centinaia di milliampere, con t_d ridotto e $(\mathrm{d}i/\mathrm{d}t)_{cr}$ molto più alto. Il pilota è protetto dalla sua stessa corrente perché, una volta acceso il principale, la tensione crolla e il pilota si spegne (la corrente si redistribuisce verso il catodo principale, che ha caduta minore).



area accesa al crescere del tempo
$r(t) \approx v_s\, t$

(a) vista dall'alto, gate centrale



i_{pil} esce dal metallo flottante ed entra nella base p:
è la corrente di gate del tiristore principale

(b) gate amplificatore (sezione)

Figura 10: Propagazione laterale del plasma dal gate e struttura a gate amplificatore: il tiristore pilota converte una piccola corrente esterna in una forte corrente di gate distribuita sul perimetro del catodo principale.

7 Stato di conduzione

7.1 Il plasma nella base n

In conduzione tutte e tre le giunzioni sono polarizzate direttamente. L'emettitore p^+ inietta lacune nella base n^- e l'emettitore n^+ inietta elettroni nella base p, che li trasmette (attraverso J2, ora diretta) alla base n^-. La base n^- si riempie di un plasma di elettroni e lacune di concentrazione $n \approx p$ molto superiore al drogaggio (10^{16}–10^{17} $1/\mathrm{cm}^3$ contro $N_D \approx 10^{13}/\mathrm{cm}^3$): è il regime di *alta iniezione* (*high-level injection*), lo stesso del diodo PIN. La neutralità di carica impone $n \approx p$ e il profilo è governato dall'equazione di diffusione ambipolare

$$D_a \frac{\mathrm{d}^2 p}{\mathrm{d}x^2} = \frac{p}{\tau_{HL}}, \qquad D_a = \frac{2 D_n D_p}{D_n + D_p}, \qquad L_a = \sqrt{D_a \tau_{HL}}, \tag{13}$$

la cui soluzione è una combinazione di cosh e sinh (profilo "a catenaria", Fig. 11): la concentrazione è massima alle due estremità, dove i due emettitori iniettano, e minima al centro. Il rapporto fra i due massimi dipende dal rapporto delle mobilità e dalle efficienze degli emettitori. Nel tiristore, a differenza del diodo, anche la base p è in alta iniezione (elettroni iniettati da J3 in concentrazione confrontabile con N_A), il che rende J2 trasparente ai portatori.




Figura 11: Profilo qualitativo dei portatori in conduzione: la base n^- è inondata da un plasma quasi neutro con profilo a catenaria; la base p è anch'essa in alta iniezione. La carica immagazzinata Q_s è quella che va rimossa allo spegnimento.

7.2 Caduta di tensione diretta

Percorrendo il dispositivo da anodo a catodo la tensione totale è

$$V_T = V_{J1} - V_{J2} + V_{J3} + V_N + V_P + V_{cont}, \tag{14}$$

dove V_{J2} compare con segno negativo perché J2 è orientata in senso opposto: le tre giunzioni sono tutte polarizzate direttamente, ma J2 sottrae anziché aggiungere. Il risultato netto delle tre giunzioni è dell'ordine di una sola caduta di giunzione (0,8–1,0 V), a cui si aggiunge la caduta ohmica V_N nella base n modulata dal plasma. Come nel diodo PIN, in alta iniezione la conduttività della base è $\sigma = q(\mu_n + \mu_p)p$ e la caduta V_N diventa indipendente dalla corrente:

$$V_N \approx \frac{W_N^2}{(\mu_n + \mu_p)\,\tau_{HL}} \quad (\text{per } W_N \lesssim 2L_a), \tag{15}$$

il che spiega perché la caratteristica di conduzione sia quasi una retta con pendenza modesta e perché il tempo di vita τ_{HL} sia il parametro che scambia V_T contro velocità di spegnimento (§8.3). Per basi molto spesse ($W_N \gg L_a$) il plasma non riesce a riempire il centro della base e V_N cresce esponenzialmente con W_N / L_a. I *data sheet* riportano la caratteristica diretta con il modello lineare

$$V_T(I_T) = V_{T0} + r_T\, I_T, \tag{16}$$

con $V_{T0} \approx$ 0,9–1,3 V e r_T di frazioni di mΩ per dispositivi da migliaia di ampere, usato per il calcolo delle perdite di conduzione $P = V_{T0} I_{TAV} + r_T I_{TRMS}^2$. A parità di area, V_T cresce con la classe di tensione perché cresce W_N: circa 1,2 V a 1,6 kV, 1,8–2,5 V a 6,5–8,5 kV alla corrente nominale.

In conduzione il gate non ha alcuna influenza: la corrente di base di Q_2 arriva interamente dal collettore di Q_1 e una corrente di gate negativa di entità ragionevole (in un SCR convenzionale) viene semplicemente deviata dalla base p senza interrompere la rigenerazione, perché la base p è allagata da portatori e ha resistenza laterale troppo bassa per polarizzare inversamente J3 su tutta l'area. Il GTO è il dispositivo in cui la geometria del catodo (*fingers* stretti, nessun *short*) è progettata proprio per rendere possibile questo spegnimento da gate.

7.3 Caratteristica statica completa

La Fig. 12 riassume i tre stati nel piano I–V. Il ramo di blocco diretto termina in V_{BO} (corrente di gate nulla) e, con corrente di gate crescente, V_{BO} si abbassa fino a scomparire: per $I_G \geq I_{GT}$

la caratteristica è quella di un diodo. Il tratto a resistenza negativa fra blocco e conduzione non è osservabile staticamente (è instabile) e corrisponde al transitorio di innesco. Sul ramo di conduzione, riducendo la corrente si scende fino a I_H, sotto la quale il dispositivo torna in blocco. In inverso la caratteristica è quella del diodo J1: leakage fino a V_{BR} e poi valanga.




Figura 12: Caratteristica statica I–V del tiristore. Il ramo a resistenza negativa (tratteggiato) è instabile; la corrente di gate abbassa la tensione di *breakover* fino a rendere il dispositivo equivalente a un diodo.

8 Spegnimento

8.1 Reverse recovery

Il tiristore convenzionale non può essere spento dal gate: lo spegnimento avviene quando il circuito esterno riduce la corrente sotto I_H, per commutazione naturale (inversione della tensione di rete nei convertitori a commutazione di rete) o forzata (circuito risonante o di commutazione ausiliaria). Il processo (Fig. 13) è quello del *reverse recovery* del diodo PIN, complicato dalla presenza della terza giunzione:

1. La corrente decresce con pendenza $-\mathrm{d}i/\mathrm{d}t$ imposta dal circuito (per esempio V/L_{comm}). Finché nella base n c'è plasma, il dispositivo resta a bassa impedenza e la corrente prosegue nel verso inverso: le lacune del plasma vengono estratte verso l'anodo, gli elettroni verso il catodo.

2. J3 è la prima a recuperare: la sua carica è piccola e, appena la zona adiacente si svuota, si polarizza inversamente e va in valanga a 10–20 V (oppure è bypassata dagli *shorts*): il suo contributo è trascurabile.

3. J1 recupera quando la concentrazione di plasma al suo bordo si annulla: da quel momento può sostenere tensione inversa, la regione di svuotamento si allarga nella base n estraendo la carica residua e la corrente inversa raggiunge il picco I_{RM} e poi decresce verso zero (fase t_b). Con l'induttanza di commutazione la rapida diminuzione della corrente inversa produce una sovratensione $L\,\mathrm{d}i/\mathrm{d}t$, contenuta dallo *snubber* RC.

4. Al termine del recupero ($t_{rr} = t_a + t_b$) la corrente è praticamente nulla e il dispositivo sostiene tensione inversa, ma *non è ancora in grado di bloccare tensione diretta*: J2 non ha recuperato e nella metà della base n vicina a J2 e nella base p rimane plasma che può solo ricombinarsi.

La carica di recupero $Q_{rr} = \int i_R \, \mathrm{d}t$ è una frazione della carica immagazzinata $Q_s \approx \tau_{HL} I_T$ (la parte restante ricombina durante t_a e dopo t_{rr}) e cresce con I_T, con T_j e con la lentezza del $\mathrm{d}i/\mathrm{d}t$. Per un dispositivo di grande area per controllo di fase Q_{rr} è dell'ordine di 1000–10 000 µC. Approssimando la forma d'onda inversa con un triangolo di *softness* $S = t_b/t_a$:

$$Q_{rr} \approx \tfrac{1}{2} I_{RM} \, t_{rr}, \qquad I_{RM} \approx \sqrt{\frac{2\,Q_{rr}\,(\mathrm{d}i/\mathrm{d}t)}{1+S}}, \qquad t_a = \frac{I_{RM}}{\mathrm{d}i/\mathrm{d}t}. \tag{17}$$

L'energia dissipata nel recupero è $E_{rr} \approx \int v_{AK}\, i \, \mathrm{d}t$ durante t_b, quando tensione inversa e corrente inversa coesistono; nei convertitori a commutazione di rete a 50 Hz è piccola rispetto alle perdite di conduzione, ma diventa significativa nei tiristori veloci a frequenza di commutazione più alta.




Figura 13: Forme d'onda qualitative allo spegnimento per commutazione naturale: *reverse recovery* (t_a, t_b, I_{RM}, Q_{rr}), tensione inversa, e tempo di *turn-off* t_q misurato dal passaggio per lo zero della corrente alla riapplicazione della tensione diretta.

8.2 Tempo di turn-off t_q

Il parametro dinamico caratteristico del tiristore è t_q: il tempo minimo che deve trascorrere dal passaggio per lo zero della corrente di anodo alla riapplicazione della tensione diretta perché il dispositivo *non* si riaccenda. Il meccanismo è il seguente: dopo il recupero di J1, nella base n vicina a J2 e nella base p rimane un plasma residuo che decade per ricombinazione con costante di tempo τ_{HL} (nessuna corrente lo estrae, perché J1 blocca). Se si riapplica tensione diretta, J2 deve svuotarsi: i portatori residui vengono spazzati via dal campo che si forma e costituiscono una corrente attraverso J2 che, ancora una volta, è corrente di base per entrambi i transistori. Si somma a essa la corrente capacitiva $C_{J2}\,\mathrm{d}v/\mathrm{d}t$. Se la carica residua è ancora sufficiente perché $\alpha_1 + \alpha_2$ raggiunga uno, il tiristore si riaccende senza comando di gate (*commutation failure*). In prima approssimazione la carica residua decade come $Q(t) = Q_0 e^{-t/\tau_{HL}}$ e

$$t_q \approx \tau_{HL} \ln \frac{Q_0}{Q_{crit}} \approx (3\text{–}6)\,\tau_{HL}, \tag{18}$$

con Q_{crit} la carica che, spazzata via da J2 alla riapplicazione, produce la corrente di innesco. Ne segue che t_q:

- cresce con T_j (aumentano τ_{HL} e i guadagni; il valore di *data sheet* è a $T_{j,max}$);
- cresce con la corrente I_T prima dello spegnimento e diminuisce con $\mathrm{d}i/\mathrm{d}t$ (più carica estratta nel recupero);
- cresce con il $\mathrm{d}v/\mathrm{d}t$ e con la tensione V_D riapplicati, e diminuisce se durante l'intervallo è applicata una tensione inversa maggiore (si mantiene J1 in blocco con svuotamento più profondo);
- cresce con lo spessore della base n, cioè con la classe di tensione.

Nei convertitori a commutazione di rete in funzionamento da inverter, t_q fissa l'angolo di estinzione minimo $\gamma_{min} = \omega\, t_q + \text{margine}$: con $t_q = 400\,\mu\text{s}$ a 50 Hz, $\omega t_q \approx 7{,}2^\circ$, a cui si aggiungono l'angolo di sovrapposizione e un margine per le variazioni di rete (da cui i tipici $\gamma \approx 15^\circ$–18° dei collegamenti HVDC-LCC). Nei circuiti a commutazione forzata t_q determina direttamente il dimensionamento del condensatore di commutazione e la frequenza massima.

8.3 Controllo del tempo di vita: phase-control vs fast thyristor

Tutti i parametri dinamici (Q_{rr}, I_{RM}, t_q) scalano con τ_{HL}, ma anche la caduta V_T e, in misura minore, il leakage e I_H dipendono da esso in senso opposto: ridurre τ_{HL} rende il dispositivo più veloce ma con perdite di conduzione più alte. La tecnologia sceglie il compromesso:

- i **tiristori per controllo di fase** (*phase-control*, PCT) hanno τ_{HL} lungo (decine o centinaia di µs), la minima V_T e t_q di 100–700 µs: sono ottimizzati per la conduzione a 50 Hz/60 Hz;
- i **tiristori veloci** (*fast*, *inverter-grade*) hanno τ_{HL} ridotto artificialmente a pochi µs con diffusione di oro o platino (centri di ricombinazione profondi) oppure con irraggiamento di elettroni o protoni (difetti puntuali, con controllo anche del profilo locale), ottenendo $t_q = 5$–$50\,\mu\text{s}$ a costo di V_T maggiore del 30–100 %. L'irraggiamento è preferito perché più riproducibile, con minore impatto sul leakage e con la possibilità di ricottura selettiva.

La stessa leva di progetto, combinata con la struttura asimmetrica e un catodo interdigitato senza *shorts*, porta al GTO e poi all'IGCT, in cui il tempo di vita è ottimizzato per uno spegnimento controllato da gate a guadagno unitario.

9 Parametri di data sheet e loro origine fisica

La Tab. 1 collega i principali parametri specificati dai costruttori (IEC 60747-6 [9]) ai fenomeni fisici descritti nei capitoli precedenti. Gli ordini di grandezza si riferiscono a un tiristore *press-pack* per controllo di fase nella classe 4,5–8,5 kV, 2–5 kA.

10 Varianti della struttura base

Le variazioni sulla struttura p-n-p-n nascono tutte dall'agire su uno dei meccanismi descritti:

ASCR / RCT (*asymmetric*, *reverse conducting*): *buffer n* davanti all'emettitore di anodo (*field stop*) per accorciare la base n; rinuncia al blocco inverso in cambio di V_T, Q_{rr} e t_q minori. Nell'RCT il diodo di libera circolazione è integrato sullo stesso wafer.

LTT (*light-triggered*): innesco ottico con gate amplificatore a più stadi, per le valvole HVDC.

BOD / protezione integrata tiristori con *breakover* controllato e riproducibile, usati come protezione da sovratensione (*crowbar*, protezione delle valvole).

Parametro	Simbolo	Ordine di grandezza	Origine fisica
Tensione ripetitiva di picco diretta/inversa	V_{DRM}, V_{RRM}	4,5–8,5 kV	rottura a valanga di J2/J1 nella base n^-, ridotta dai guadagni (eq. 8) e dalla terminazione di bordo; margine su V_{BO}
Corrente media in conduzione	I_{TAV}	2–5 kA	limite termico: V_{T0}, r_T, $R_{th,jc}$, $T_{j,max}$
Corrente di picco non ripetitiva (10 ms)	I_{TSM}	30–100 kA	fusione locale/limite termico adiabatico; I^2t per il coordinamento con i fusibili
Caduta diretta	V_{T0}, r_T	0,9–1,3 V, 0,1–0,5 mΩ	tre giunzioni + base n^- modulata dal plasma (eq. 14)
Corrente di leakage a V_{DRM}, $T_{j,max}$	I_{DRM}, I_{RRM}	100–500 mA	generazione nella regione di svuotamento, amplificata da $1/(1-\alpha_1-\alpha_2)$
$\mathrm{d}v/\mathrm{d}t$ critico	$(\mathrm{d}v/\mathrm{d}t)_{cr}$	500–2000 V/µs	corrente capacitiva di J2 vs soglia laterale nella base p; *cathode shorts*
$\mathrm{d}i/\mathrm{d}t$ critico	$(\mathrm{d}i/\mathrm{d}t)_{cr}$	100–1000 A/µs	velocità di propagazione del plasma; perimetro di gate, gate amplificatore
Corrente/tensione di gate di innesco	I_{GT}, V_{GT}	0,1–0,4 A, 1,5–3 V	soglia di J3 raggiunta dalla caduta laterale nella base p; *shorts*
Holding / latching current	I_H, I_L	0,1–1 A	$\alpha_1+\alpha_2=1$ su tutta l'area / sull'area iniziale
Tempo di ritardo, di accensione	t_d, t_{gt}	1–5 µs	tempi di transito in base e riempimento della base n
Carica di recupero	Q_{rr}	1–10 mC	carica immagazzinata $\tau_{HL} I_T$, dipende da $\mathrm{d}i/\mathrm{d}t$, T_j
Tempo di turn-off	t_q	100–700 µs	ricombinazione della carica residua in N1/P2 con τ_{HL}
Resistenza termica giunzione–case	$R_{th,jc}$	5–15 K/kW	dischi di Mo/W, contatto a pressione doppia faccia

Tabella 1: Principali parametri di *data sheet* di un tiristore di potenza per controllo di fase e fenomeni fisici da cui dipendono (valori indicativi).

GTO emettitore di catodo frammentato in migliaia di *fingers* stretti (100–300 µm) senza *shorts*, anodo con *shorts* (*anode shorts*) o *buffer*: la corrente di gate negativa riesce a spolarizzare J3 su tutta l'area e interrompere la rigenerazione. Guadagno di spegnimento 3–5, spegnimento lento e disomogeneo, necessità di *snubber* $\mathrm{d}v/\mathrm{d}t$.

IGCT GTO con *hard drive*: unità di gate a bassissima induttanza ($< 5\,\mathrm{nH}$) che devia allo spegnimento l'intera corrente di anodo nel gate in meno di 1 µs (guadagno unitario), trasformando il dispositivo in un p-n-p a base aperta prima che la tensione salga: spegnimento omogeneo senza *snubber*, con struttura a *buffer* e anodo trasparente.

Tiristori bidirezionali (TRIAC, BCT): due strutture p-n-p-n in antiparallelo sullo stesso chip, per correnti alternate a bassa (TRIAC) e alta (BCT) potenza.

11 Conclusioni

Il tiristore si spiega interamente con tre ingredienti della fisica dei semiconduttori: le giunzioni p-n con i loro regimi di iniezione e svuotamento, il guadagno di corrente del transistor bipolare e la sua dipendenza dalla corrente, e la dinamica della carica immagazzinata in una base larga in alta iniezione. La retroazione positiva fra i due transistori interni ($\alpha_1 + \alpha_2 \to 1$) produce la commutazione da blocco a conduzione; l'alta iniezione nella base n produce la bassa caduta a tensioni di blocco di migliaia di volt; la stessa carica immagazzinata, insieme all'assenza di un meccanismo di estrazione controllata, produce il *reverse recovery* e il tempo di *turn-off* che rendono il tiristore un dispositivo a commutazione naturale. Ogni parametro di *data sheet* (V_{BO}, $\mathrm{d}v/\mathrm{d}t$, $\mathrm{d}i/\mathrm{d}t$, I_H, Q_{rr}, t_q) è il riflesso macroscopico di uno di questi meccanismi, e ogni variante (ASCR, LTT, GTO, IGCT) è il risultato di una modifica mirata della struttura che li governa.

Bibliografia

[1] B. J. Baliga, *Fundamentals of Power Semiconductor Devices*, 2nd ed. Cham: Springer, 2019, cap. 8 (Thyristors).

[2] J. Lutz, H. Schlangenotto, U. Scheuermann, and R. De Doncker, *Semiconductor Power Devices: Physics, Characteristics, Reliability*, 2nd ed. Berlin: Springer, 2018, cap. 8.

[3] N. Mohan, T. M. Undeland, and W. P. Robbins, *Power Electronics: Converters, Applications, and Design*, 3rd ed. Hoboken, NJ: Wiley, 2003, cap. 23.

[4] S. M. Sze and K. K. Ng, *Physics of Semiconductor Devices*, 3rd ed. Hoboken, NJ: Wiley, 2007, cap. 11.

[5] A. Blicher, *Thyristor Physics*. New York: Springer, 1976.

[6] S. K. Ghandhi, *Semiconductor Power Devices*. New York: Wiley, 1977.

[7] F. E. Gentry, F. W. Gutzwiller, N. Holonyak, and E. E. Von Zastrow, *Semiconductor Controlled Rectifiers: Principles and Applications of p-n-p-n Devices*. Englewood Cliffs, NJ: Prentice-Hall, 1964.

[8] J. L. Moll, M. Tanenbaum, J. M. Goldey, and N. Holonyak, "P-N-P-N transistor switches," *Proc. IRE*, vol. 44, no. 9, pp. 1174–1182, Sep. 1956.

[9] IEC 60747-6, *Semiconductor devices – Discrete devices – Part 6: Thyristors*, International Electrotechnical Commission.