Modello Simscape `mos_dyn`

Dinamica di commutazione di un MOSFET di potenza

Luglio 2026 — rev. 1.0

1 Scopo e limiti

Il componente `mos_dyn` riproduce la forma d'onda dei transitori di accensione e spegnimento di un MOSFET di potenza (Si o SiC). È il corrispettivo di `igbt_dyn` e ha lo stesso ambito d'uso: double pulse test, verifica del picco di sovratensione, del ringing e del reverse recovery, dimensionamento di snubber e resistenze di gate.


Cosa il modello risolve:

- $\mathrm{d}v/\mathrm{d}t$ e $\mathrm{d}i/\mathrm{d}t$ reali, con plateau di Miller e la loro dipendenza da R_g, V_{drv}, I_d e V_{dc};
- conduzione del canale nei due quadranti, quindi rettificazione sincrona e comportamento in dead-time;
- reverse recovery del diodo di body con controllo di carica: I_{rr} e t_{rr} emergono dal $\mathrm{d}i/\mathrm{d}t$ del circuito, non sono imposti;
- retroazione dell'induttanza di source comune sul loop di gate;
- clamp di valanga opzionale.

Cosa il modello non risolve:

- perdite ed effetti termici: nessuna porta termica, nessun parametro dipendente da T_j. I parametri vanno estratti dalle curve alla temperatura di interesse (tipicamente 125 °C o 150 °C);
- degradazione della soglia, corto circuito, $\mathrm{d}v/\mathrm{d}t$ spurio da turn-on parassita (quest'ultimo in realtà emerge, se il circuito di gate esterno lo consente, perché C_{gd} è modellata);
- effetti bidimensionali del canale (JFET region, saturazione della velocità) se non attraverso il fit di K_p;
- per i dispositivi SiC, la caratteristica di trasferimento reale è meno "quadratica" di quella di un MOSFET Si [9, 10]: il fit va fatto vicino alla corrente nominale, non vicino alla soglia (sezione 7).

2 Topologia interna



Tre terminali esterni (G, D, S) e tre nodi interni (g_i, d_i, s_i). Le variabili di stato sono $v_{gs} = v_{g_i} - v_{s_i}$, $v_{gd} = v_{g_i} - v_{d_i}$, le correnti nei reofori i_{dd}, i_{ss} e la carica immagazzinata q_M del diodo di body. Anche la tensione drain-source interna $v_{ds} = v_{gs} - v_{gd}$ è dichiarata come variabile e legata ai potenziali di nodo, pur essendo linearmente dipendente dalle altre due: le tre capacità a delta danno tre equazioni differenziali, e Simscape richiede che il numero di equazioni contenenti `der()` coincida con il numero di variabili che vi compaiono. Scrivere invece $i_{ds} = C_{ds}(\dot{v}_{gs} - \dot{v}_{gd})$ con v_{ds} come *intermediate* produce l'errore *"Total size of differential equations does not match the total size of differential variables"* in fase di compilazione della rete. La dipendenza fra i tre stati viene risolta dal compilatore per riduzione d'indice.

Nota importante. C_{ds} è la capacità di deplezione della giunzione body-drain. Il blocco diodo contiene quindi solo la carica di diffusione (modello Lauritzen–Ma) e nessuna capacità di giunzione propria, altrimenti la carica capacitiva verrebbe contata due volte. Questa è la differenza strutturale principale rispetto al `diode_rr` usato in esterno con `igbt_dyn`, dove il diodo è un dispositivo separato e la sua C_j è sua.

3 Canale MOS

3.1 Formulazione simmetrica

Il canale di un MOSFET è fisicamente simmetrico: drain e source si scambiano quando v_{ds} cambia segno. La forma usata è la legge quadratica di Shichman–Hodges [2] riscritta in forma simmetrica

$$i_{ch} = \frac{K_p}{2}\Big[\langle v_{gs} - V_{th}\rangle^2 - \langle v_{gd} - V_{th}\rangle^2\Big]\,\big(1 + \lambda|v_{ds}|\big), \tag{1}$$

dove $\langle x\rangle$ è la parte positiva regolarizzata

$$\langle x\rangle = \tfrac{1}{2}\Big(x + \sqrt{x^2 + V_{sm}^2}\Big). \tag{2}$$

La (1) contiene i tre regimi senza istruzioni condizionali:

- *saturazione diretta* ($v_{gd} < V_{th}$, cioè $v_{ds} > v_{gs} - V_{th}$): il secondo termine si annulla e $i_{ch} = \frac{K_p}{2}(v_{gs} - V_{th})^2$;
- *triodo* ($v_{gd} > V_{th}$): sostituendo $v_{gd} = v_{gs} - v_{ds}$,

$$i_{ch} = \frac{K_p}{2}\left[(v_{gs} - V_{th})^2 - (v_{gs} - v_{ds} - V_{th})^2\right] = K_p\Big[(v_{gs} - V_{th})\, v_{ds} - \frac{v_{ds}^2}{2}\Big];$$

- *terzo quadrante* ($v_{ds} < 0$): $v_{gd} > v_{gs}$, il secondo termine domina e $i_{ch} < 0$. Con il gate acceso il canale porta la corrente inversa (rettificazione sincrona) e il diodo di body resta quasi spento; in dead-time il canale si chiude e la corrente passa nel diodo. È il meccanismo che determina quanta carica Q_{rr} viene effettivamente immagazzinata, e quindi quanto è grande il picco di recovery del turn-on successivo.

L'assenza di condizionali evita zero-crossing e mode chart: il solver vede una funzione C^∞.

3.2 Resistenza di conduzione

In triodo, per $v_{ds} \to 0$,

$$R_{ch} = \frac{1}{K_p\,(V_{gs,on} - V_{th})}, \qquad R_{ds(on)} = R_{ch} + R_d. \tag{3}$$

R_d rappresenta la resistenza di drift (e di package) ed è il parametro con cui si aggiusta $R_{ds(on)}$ a valore di datasheet una volta fissati V_{th} e K_p dalla caratteristica di trasferimento. Tenerli separati è importante: K_p governa la dinamica (plateau di Miller, $\mathrm{d}i/\mathrm{d}t$), R_d governa solo la statica.

3.3 Plateau di Miller e $\mathrm{d}v/\mathrm{d}t$

Durante la commutazione la corrente di drain è imposta dal carico induttivo, quindi il gate si ferma alla tensione di plateau

$$V_{pl} = V_{th} + \sqrt{\frac{2I_d}{K_p}}. \tag{4}$$

Tutta la corrente di gate si scarica su C_{gd} e la pendenza di tensione è

$$\frac{\mathrm{d}v_{ds}}{\mathrm{d}t} \simeq \frac{V_{drv} - V_{pl}}{\big(R_{g,ext} + R_g\big)\, C_{gd}(v_{ds})}. \tag{5}$$

Poiché C_{gd} varia di due o tre decadi lungo l'escursione di tensione, il $\mathrm{d}v/\mathrm{d}t$ non è costante: è lento vicino a zero volt e rapidissimo ad alta tensione (o viceversa allo spegnimento). Questo è il motivo per cui una C_{gd} costante non è utilizzabile per lo studio degli snubber, ed è la ragione della (7).

3.4 $\mathrm{d}i/\mathrm{d}t$ e induttanza di source comune

Nella fase di salita della corrente il canale è in saturazione; con $g_m = K_p(v_{gs} - V_{th}) = \sqrt{2K_pI_d}$ e maglia di gate $v_{drv} = R_{g,tot}\, i_g + v_{gs} + L_s\, \mathrm{d}i_d/\mathrm{d}t$ si ottiene

$$\frac{\mathrm{d}i_d}{\mathrm{d}t} \simeq \frac{g_m\,\big(V_{drv} - V_{pl}\big)}{R_{g,tot}\, C_{iss} + g_m L_s}. \tag{6}$$

Il termine $g_m L_s$ al denominatore è la retroazione negativa dell'induttanza di source comune: con g_m elevato (SiC) bastano pochi nH per dimezzare il $\mathrm{d}i/\mathrm{d}t$. Nel modello questo effetto non è imposto ma emerge, perché il loop di gate è riferito al nodo interno s_i mentre la corrente di potenza attraversa L_s. Se il dispositivo reale ha un Kelvin source, si imposti L_s al solo valore condiviso (tipicamente $1 \div 3$ nH) e si porti il resto nell'induttanza di loop esterna.

4 Capacità non lineari

$$C_{gd}(v_{gd}) = \frac{C_{gd0}}{\left(1 + \langle v_{gd}\rangle / V_{jg}\right)^{m_g}}, \tag{7}$$

$$C_{ds}(v_{ds}) = \frac{C_{ds0}}{\left(1 + \langle v_{ds}\rangle / V_{jd}\right)^{m_d}}, \qquad C_{gs} = \text{cost.} \tag{8}$$

La parte positiva $\langle\cdot\rangle$ agisce da clamp: per polarizzazione negativa la giunzione è in accumulazione e la capacità satura al valore di ossido C_{gd0}, invece di divergere come farebbe la legge di deplezione pura per $v \to -V_j$. È lo stesso accorgimento usato in `igbt_dyn`.

Le correnti di spostamento sono scritte in forma $C(v)\,\mathrm{d}v/\mathrm{d}t$:

$$i_{gs} = C_{gs}\dot{v}_{gs}, \qquad i_{gd} = C_{gd}(v_{gd})\,\dot{v}_{gd}, \qquad i_{ds} = C_{ds}(v_{ds})\left(\dot{v}_{gs} - \dot{v}_{gd}\right). \tag{9}$$

L'ultima espressione evita di dichiarare v_{ds} come stato: la sua derivata è ricostruita dagli altri due.

4.1 Carica ed energia di uscita

Con la legge di deplezione, ponendo $u = V/V_j$, si ottengono in forma chiusa

$$Q_{oss}(V) = \frac{C_0 V_j}{1-m}\Big[(1+u)^{1-m} - 1\Big], \tag{10}$$

$$E_{oss}(V) = C_0 V_j^2 \left\{ \frac{(1+u)^{2-m} - 1}{2-m} - \frac{(1+u)^{1-m} - 1}{1-m} \right\}, \qquad m \neq 1, 2. \tag{11}$$

Sono le due grandezze da confrontare con le curve $Q_{oss}(V_{ds})$ e $E_{oss}(V_{ds})$ del datasheet per validare il fit di C_{ds0}, V_{jd}, m_d. Per i SiC la quasi totalità della "carica di recovery" misurata è in realtà Q_{oss}, non carica di diffusione: se il fit di E_{oss} è corretto, l'energia di turn-on nel double pulse test viene giusta quasi indipendentemente dai parametri del diodo di body.

Due avvertenze sulle curve di datasheet. La C_{oss} misurata con impedenzimetro a piccolo segnale non coincide con quella vista in commutazione: nei superjunction si osserva un'isteresi di C_{oss} che rende E_{oss} di datasheet ottimistico [11, 13, 12]. Il modello qui usato è privo di isteresi (la carica è funzione univoca della tensione), quindi riproduce la traiettoria di tensione ma non la dissipazione associata; per lo studio di snubber e sovratensioni questo non è un limite, per il calcolo delle perdite in soft switching lo è.

5 Diodo di body

5.1 Modello a controllo di carica

Il diodo intrinseco usa il modello a due cariche di Lauritzen–Ma [4, 6], derivato dal concetto di carica concentrata di Linvill [1]; per una rassegna dei modelli di diodo di potenza si veda [7]: q_E è la carica al bordo della giunzione (istantanea, legata alla tensione) e q_M è la carica totale immagazzinata (stato dinamico).

$$q_E = I_s\,\tau\left(e^{v_j/(N V_T)} - 1\right), \tag{12}$$

$$i = \frac{q_E - q_M}{T_M} + G_{off}\,v_j, \tag{13}$$

$$\frac{\mathrm{d}q_M}{\mathrm{d}t} = \frac{q_E - q_M}{T_M} - \frac{q_M}{\tau}, \tag{14}$$

con $v_j = -v_{ds} - R_{sd}\, i$.

In conduzione stazionaria $\dot{q}_M = 0$ dà $q_M = q_E\,\tau/(\tau + T_M)$ e quindi la caratteristica statica

$$I_F = \frac{I_s\,\tau}{\tau + T_M}\left(e^{V_F/(NV_T)} - 1\right) + \ldots, \qquad V_{AK} = V_F + R_{sd} I_F. \tag{15}$$

Allo spegnimento la (14) impedisce a q_M di annullarsi istantaneamente: la corrente continua a scorrere in inverso finché la carica non è stata estratta, ed è questo che genera I_{rr} e la coda. Nulla è imposto a priori: la profondità del picco dipende dal $\mathrm{d}i/\mathrm{d}t$ che il circuito esterno (induttanza di loop, R_g del transistor che commuta) riesce a produrre.

5.2 Estrazione dei parametri di carica

Dai dati di datasheet Q_{rr} e I_{rr} misurati a $\mathrm{d}i/\mathrm{d}t = a$:

$$t_{tail} = \frac{Q_{rr}}{I_{rr}} - \frac{I_{rr}}{2a}, \qquad \tau = t_{tail} + \frac{I_{rr}}{a}, \qquad T_M = \frac{\tau\, t_{tail}\, a}{I_{rr}}. \tag{16}$$

Condizione di consistenza: il modello a due cariche ha solo due gradi di libertà, quindi non ogni terna (Q_{rr}, I_{rr}, a) è rappresentabile. Perché risulti $T_M < \tau$ (diodo con buon rapporto conduzione/immagazzinamento) occorre

$$I_{rr} > \sqrt{\tfrac{2}{3}\, a\, Q_{rr}}. \tag{17}$$

Se il datasheet dà una coppia che viola la condizione, il fit va rifatto su un punto $\mathrm{d}i/\mathrm{d}t$ diverso, oppure si accetta un errore su I_{rr} (tipicamente il modello sottostima il picco del $10 \div 20\%$, come già osservato sul modello di tiristore).

5.3 Regolarizzazione dell'esponenziale

L'esponenziale della (12) è sostituita da una versione linearizzata sopra V_{lin}, senza istruzioni condizionali:

$$x = \frac{v_j}{NV_T}, \quad x_l = \frac{V_{lin}}{NV_T}, \quad x_s = x_l - \tfrac{1}{2}\left[(x_l - x) + \sqrt{(x_l - x)^2 + \epsilon^2}\right], \quad e_x = e^{x_s}\big(1 + x - x_s\big). \tag{18}$$

x_s è un $\min(x, x_l)$ regolarizzato: sotto soglia $x_s \simeq x$ e $e_x \simeq e^x$; sopra soglia $x_s \simeq x_l$ e e_x prosegue linearmente con la stessa derivata. Si evita l'overflow senza introdurre eventi. V_{lin} va posto sopra il ginocchio del diodo: $\sim 0{,}8$ V per il Si, $\sim 3{,}5$ V per il SiC.

G_{off} è una conduttanza di dispersione (10^{-9} S) che migliora il condizionamento della matrice in blocking; non ha significato fisico.

6 Clamp di valanga

$$i_{av} = G_{av}\,\big\langle v_{ds} - BV \big\rangle \tag{19}$$

Sopra BV il dispositivo diventa una sorgente di corrente con pendenza G_{av}; sotto, la corrente è nulla a meno del residuo di regolarizzazione. Serve quando si vuole valutare l'energia di valanga in commutazione non clampata, o semplicemente per impedire che una simulazione diverga in caso di overshoot patologico. Il valore di default ($BV = 10^5$ V) lo disattiva: va impostato al $V_{(BR)DSS}$ di datasheet solo se lo si vuole attivo, altrimenti il picco di sovratensione reale verrebbe tosato senza avvisare.

7 Parametrizzazione

7.1 Procedura

1. V_{th}, K_p: due punti sulla caratteristica di trasferimento $I_d(V_{gs})$ a caldo, presi *attorno alla corrente nominale* (per il SiC il fit vicino alla soglia dà un K_p troppo piccolo e un plateau di Miller sbagliato). Verifica incrociata: il V_{pl} della (4) deve corrispondere al plateau della curva di gate charge del datasheet.

2. $R_d = R_{ds(on)} - 1/[K_p(V_{gs,on} - V_{th})]$. Se viene negativo, K_p è troppo basso: rifare il punto 1.

3. $C_{gs} = C_{iss} - C_{rss}$ letti ad alta tensione (dove C_{rss} è trascurabile, $C_{gs} \simeq C_{iss}$).

4. C_{gd0}, V_{jg}, m_g: fit di $C_{rss}(V_{ds})$ in scala log-log. C_{gd0} è il valore a $V_{ds} \to 0$.

5. C_{ds0}, V_{jd}, m_d: fit di $C_{oss} - C_{rss}$; verifica su E_{oss} e Q_{oss}.

6. I_s, N, R_{sd}: dalla curva $I_F(V_F)$ del diodo di body a caldo.

7. τ, T_M: dalle (16).

8. L_d, L_s, R_g: da datasheet del package (o $L_d \simeq 10$ nH, $L_s \simeq 5$ nH per un modulo, molto meno per un discreto con Kelvin).


7.2 Due set di riferimento

Parametro	Descrizione	SiC 1200 V	Si SJ 650 V	Unità
`Vth`	tensione di soglia	5,0	4,0	V
`Kp`	transconduttanza	30	15	$\mathrm{A/V^2}$
`lam`	modulazione di canale	0	0	1/V
`Rd`	resistenza di drift	2,0	20	mΩ
`Rg`	gate interno	1,0	2,0	Ω
`Ld`	induttanza di drain	10	5	nH
`Ls`	source comune	5	3	nH
`Cgs`	$C_{iss} - C_{rss}$	20	5,0	nF
`Cgd0`	Miller a 0 V	6,0	3,0	nF
`Vjg`	potenziale di giunzione	5,0	1,0	V
`mg`	coefficiente di grading	1,5	2,5	—
`Cds0`	$C_{oss} - C_{rss}$ a 0 V	40	8,0	nF
`Vjd`	potenziale di giunzione	8,0	1,0	V
`md`	coefficiente di grading	0,5	2,2	—
`Is`	corrente di saturazione	10^{-14}	10^{-12}	A
`N`	coefficiente di emissione	2,5	2,0	—
`Rsd`	serie del diodo	2,5	25	mΩ
`taud`	vita media τ	17	114	ns
`TM`	tempo di transito T_M	3,2	36	ns
`Vlin`	linearizzazione esponenziale	3,5	0,8	V
`BV`	valanga (disattivata)	10^5	10^5	V
`Vsm`	tensione di smoothing	50	50	mV

Il set SiC corrisponde a un modulo da $\sim$300 A, $R_{ds(on)} \simeq 4{,}2$ mΩ, con τ, T_M ricavati da $Q_{rr} = 2\,\mu$C e $I_{rr} = 120$ A a 5 kA/μs. Il set Si superjunction corrisponde a $Q_{rr} = 8\,\mu$C, $I_{rr} = 70$ A a 500 A/μs. Si noti la differenza dei coefficienti di grading: il collasso brusco di C_{oss} tipico del superjunction richiede $m_d > 2$, mentre il SiC ha un andamento molto più regolare.

8 Uso nel double pulse test

8.1 Schema



Per le regole pratiche di layout, di misura e di allineamento v–i nel double pulse test si vedano [14, 16].

Il DUT basso è `mos_dyn`; il ramo alto può essere un secondo `mos_dyn` con gate tenuto a $V_{gs,off}$ (così il recovery avviene sul diodo di body, che è il caso reale in un half-bridge) oppure un diodo esterno se si sta caratterizzando una configurazione con SBD antiparallelo.

8.2 Cosa impostare

Elemento	Nota
C_{dc}	grande ($\geq 100\,\mu$F) più un condensatore di snubber locale, se presente
L_{loop}	induttanza di maglia di commutazione, il parametro che governa l'overshoot (tipicamente $10 \div 40$ nH per un modulo con bus laminato)
R_{loop}	resistenza serie di maglia, $1 \div 10$ mΩ: senza di essa il ringing non si smorza mai ed è irrealistico
L_{carico}	induttanza d'aria, tale da avere $\mathrm{d}i/\mathrm{d}t$ contenuto durante i due impulsi
Gate driver	sorgente di tensione con $R_{g,on}$, $R_{g,off}$ separati (diodo di by-pass) e livelli reali: $+15/-4$ V per SiC, $+15/0$ o -5 V per Si

Il picco di sovratensione allo spegnimento è $V_{pk} \simeq V_{dc} + L_{loop}\,\mathrm{d}i/\mathrm{d}t$ con $\mathrm{d}i/\mathrm{d}t$ dato dalla (6): se il valore simulato non torna con la misura, il problema è quasi sempre L_{loop} o K_p, non il modello del diodo.

8.3 Grandezze da estrarre

I_{rr} e Q_{rr} effettivi (integrale della corrente inversa del ramo alto), $\mathrm{d}v/\mathrm{d}t$ e $\mathrm{d}i/\mathrm{d}t$ al $10 \div 90\%$, V_{pk} allo spegnimento, frequenza e smorzamento del ringing, energia dissipata $\int v\,i\,\mathrm{d}t$ sul dispositivo (che qui è un risultato, non un parametro: è un buon controllo incrociato contro l'E_{on}/E_{off} di datasheet).

9 Dimensionamento dello snubber

Il dimensionamento classico degli snubber RC e RCD è trattato in [3, 8]. Per uno snubber RC ai capi del dispositivo, partendo da un valore di capacità pari a qualche volta la C_{oss} equivalente alla tensione di lavoro:

$$C_s \simeq (3 \div 5)\,C_{oss,eq}, \qquad R_s = \sqrt{\frac{L_{loop}}{C_s}}, \qquad P_s = C_s V_{dc}^2 f_{sw}. \tag{20}$$

R_s così scelta smorza criticamente la maglia L_{loop}–C_s; la potenza dissipata P_s è indipendente da R_s ed è quasi sempre il vincolo progettuale reale. Con il modello si verifica l'efficacia direttamente: si confrontano V_{pk} e l'ampiezza del ringing con e senza snubber, e si controlla di quanto peggiorano $\mathrm{d}v/\mathrm{d}t$ ed E_{off}.

Alternativa da valutare con lo stesso modello: aumentare $R_{g,off}$ (costa energia di commutazione ma niente componenti), oppure ridurre L_{loop} (sempre la soluzione migliore, quando è possibile).

10 Differenze rispetto a `igbt_dyn`

	`igbt_dyn`	`mos_dyn`
Corrente di coda	presente (f_{tail}, τ_T)	assente
Conduzione inversa	nessuna	canale simmetrico
Diodo antiparallelo	esterno (`diode_rr`)	intrinseco (body)
Capacità di giunzione del diodo	nel `diode_rr`	è C_{ds}
Caduta in conduzione	$V_{ce,sat}$, offset	resistiva, $R_{ds(on)}$
Parassiti di package	esterni	R_d, L_d, L_s interni

Per un modello IGBT fisico completo, in cui la coda deriva dalla ricombinazione nella regione di drift invece che da un decadimento esponenziale imposto, si veda [5].

L'assenza della corrente di coda elimina anche l'equazione di stato q_T che aveva dato problemi di convergenza in `igbt_dyn`: il modello MOSFET ha uno stato dinamico in meno per dispositivo e in genere converge meglio.

11 Note numeriche

- Sintassi, sezioni `intermediates` e regole di dichiarazione delle variabili: [18].
- Solver: `daessc` con `ode23t`, oppure `ode15s`. Passo massimo dell'ordine di 1 ns per un DPT di qualche decina di μs; `RelTol` 10^{-5}, `AbsTol` automatico.
- Simscape: local solver disattivato, `Constraint residual tolerance` lasciata al default. Se compaiono errori di algebra lineare, la causa più comune è un nodo senza percorso a massa in continua: aggiungere una resistenza di leakage elevata ($10^6\,\Omega$) in parallelo al bus.
- V_{sm} regola tutte le regolarizzazioni. Aumentarlo ($100 \div 200$ mV) se il solver fatica; il prezzo è una piccola corrente residua sotto soglia e un ginocchio più morbido.
- L'induttanza L_s non va posta esattamente a zero: si usi almeno 0,1 nH per non degenerare il ramo in un vincolo algebrico.
- Inizializzazione: con il gate a $V_{gs,off}$ e il bus carico, il modello parte in blocking senza problemi; se si vuole partire con il dispositivo acceso, si dia una priorità alta a v_{gs}.

12 Riepilogo delle equazioni

$$
\begin{aligned}
v_{gs} &= v_{g_i} - v_{s_i}, \qquad v_{gd} = v_{g_i} - v_{d_i}, \qquad v_{ds} = v_{gs} - v_{gd} \\
v_G - v_{g_i} &= R_g i_g \\
v_D - v_{d_i} &= R_d i_{dd} + L_d \dot{i}_{dd} \\
v_{s_i} - v_S &= L_s \dot{i}_{ss} \\
i_{ch} &= \tfrac{K_p}{2}\left[\langle v_{gs} - V_{th}\rangle^2 - \langle v_{gd} - V_{th}\rangle^2\right](1 + \lambda |v_{ds}|) \\
i_{gs} &= C_{gs}\dot{v}_{gs}, \quad i_{gd} = C_{gd}(v_{gd})\dot{v}_{gd}, \quad i_{ds} = C_{ds}(v_{ds})(\dot{v}_{gs} - \dot{v}_{gd}) \\
q_E &= I_s \tau\,(e_x - 1), \quad i_{bd} = \frac{q_E - q_M}{T_M} + G_{off} v_j, \quad \dot{q}_M = \frac{q_E - q_M}{T_M} - \frac{q_M}{\tau} \\
i_{av} &= G_{av}\langle v_{ds} - BV\rangle
\end{aligned}
$$

References

[1] J. G. Linvill, "Lumped models of transistors and diodes," *Proc. IRE*, vol. 46, no. 6, pp. 1141–1152, Jun. 1958.

[2] H. Shichman and D. A. Hodges, "Modeling and simulation of insulated-gate field-effect transistor switching circuits," *IEEE J. Solid-State Circuits*, vol. SC-3, no. 3, pp. 285–289, Sep. 1968.

[3] W. McMurray, "Optimum snubbers for power semiconductors," *IEEE Trans. Ind. Appl.*, vol. IA-8, no. 5, pp. 593–600, Sep. 1972.

[4] P. O. Lauritzen and C. L. Ma, "A simple diode model with reverse recovery," *IEEE Trans. Power Electron.*, vol. 6, no. 2, pp. 188–191, Apr. 1991. DOI: 10.1109/63.76804.

[5] A. R. Hefner and D. M. Diebolt, "An experimentally verified IGBT model implemented in the Saber circuit simulator," *IEEE Trans. Power Electron.*, vol. 9, no. 5, pp. 532–542, Sep. 1994.

[6] C. L. Ma, P. O. Lauritzen, and J. Sigg, "Modeling of power diodes with the lumped-charge modeling technique," *IEEE Trans. Power Electron.*, vol. 12, no. 3, 1997.

[7] C. M. Tan and K. J. Tseng, "Using power diode models for circuit simulations — a comprehensive review," *IEEE Trans. Ind. Electron.*, vol. 46, no. 3, pp. 637–645, Jun. 1999.

[8] N. Mohan, T. M. Undeland, and W. P. Robbins, *Power Electronics: Converters, Applications and Design*, 3rd ed. Hoboken, NJ: Wiley, 2003, cap. 27 (snubber circuits).

[9] T. R. McNutt, A. R. Hefner, H. A. Mantooth, D. Berning, and S.-H. Ryu, "Silicon carbide power MOSFET model and parameter extraction sequence," *IEEE Trans. Power Electron.*, vol. 22, no. 2, pp. 353–363, Mar. 2007.

[10] M. Mudholkar, S. Ahmed, M. N. Ericson, S. S. Frank, C. L. Britton, and H. A. Mantooth, "Datasheet driven silicon carbide power MOSFET model," *IEEE Trans. Power Electron.*, vol. 29, no. 5, pp. 2220–2228, May 2014. DOI: 10.1109/TPEL.2013.2295774.

[11] J. B. Fedison, M. Fornage, M. J. Harrison, and D. R. Zimmanck, "C_{oss} related energy loss in power MOSFETs used in zero-voltage-switched applications," in *Proc. IEEE APEC*, 2014, pp. 150–156.

[12] J. Roig and F. Bauwens, "Origin of anomalous C_{oss} hysteresis in resonant converters with superjunction FETs," *IEEE Trans. Electron Devices*, vol. 62, no. 9, pp. 3092–3094, Sep. 2015.

[13] J. B. Fedison and M. J. Harrison, "C_{oss} hysteresis in advanced superjunction MOSFETs," in *Proc. IEEE APEC*, 2016, pp. 247–252.

[14] Z. Zhang, B. Guo, F. F. Wang, E. A. Jones, L. M. Tolbert, and B. J. Blalock, "Methodology for wide band-gap device dynamic characterization," *IEEE Trans. Power Electron.*, vol. 32, no. 12, pp. 9307–9318, Dec. 2017. DOI: 10.1109/TPEL.2017.2655491.

[15] B. J. Baliga, *Fundamentals of Power Semiconductor Devices*, 2nd ed. Cham: Springer, 2019.

[16] D. Levett, Z. Zheng, and T. Frank, "Double pulse testing: the how, what and why," *Bodo's Power Systems*, Apr. 2020.

[17] R. W. Erickson and D. Maksimović, *Fundamentals of Power Electronics*, 3rd ed. Cham: Springer, 2020.

[18] The MathWorks, Inc., *Simscape Language Guide*, Natick, MA, USA.