

计算机应用研究

Application Research of Computers ISSN 1001-3695,CN 51-1196/TP

《计算机应用研究》网络首发论文

题目: 基于神经网络的优化算法在 EDA 中应用研究进展

作者: 赵晨晖,贺珊,刘先明,郭东辉

DOI: 10.19734/j.issn.1001-3695.2024.05.0171

收稿日期: 2024-05-10 网络首发日期: 2024-10-10

引用格式: 赵晨晖,贺珊,刘先明,郭东辉. 基于神经网络的优化算法在 EDA 中应用研

究进展[J/OL]. 计算机应用研究.

https://doi.org/10.19734/j.issn.1001-3695.2024.05.0171





网络首发:在编辑部工作流程中,稿件从录用到出版要经历录用定稿、排版定稿、整期汇编定稿等阶段。录用定稿指内容已经确定,且通过同行评议、主编终审同意刊用的稿件。排版定稿指录用定稿按照期刊特定版式(包括网络呈现版式)排版后的稿件,可暂不确定出版年、卷、期和页码。整期汇编定稿指出版年、卷、期、页码均已确定的印刷或数字出版的整期汇编稿件。录用定稿网络首发稿件内容必须符合《出版管理条例》和《期刊出版管理规定》的有关规定;学术研究成果具有创新性、科学性和先进性,符合编辑部对刊文的录用要求,不存在学术不端行为及其他侵权行为;稿件内容应基本符合国家有关书刊编辑、出版的技术标准,正确使用和统一规范语言文字、符号、数字、外文字母、法定计量单位及地图标注等。为确保录用定稿网络首发的严肃性,录用定稿一经发布,不得修改论文题目、作者、机构名称和学术内容,只可基于编辑规范进行少量文字的修改。

出版确认: 纸质期刊编辑部通过与《中国学术期刊(光盘版)》电子杂志社有限公司签约,在《中国学术期刊(网络版)》出版传播平台上创办与纸质期刊内容一致的网络版,以单篇或整期出版形式,在印刷出版之前刊发论文的录用定稿、排版定稿、整期汇编定稿。因为《中国学术期刊(网络版)》是国家新闻出版广电总局批准的网络连续型出版物(ISSN 2096-4188,CN 11-6037/Z),所以签约期刊的网络版上网络首发论文视为正式出版。

网络首发时间: 2024-10-10 09:43:59 网络首发地址: https://link.cnki.net/urlid/51.1196.TP.20241008.1109.008

第42卷第1期

计算机应用研究 Application Research of Computers Vol. 42 No. 1

基于神经网络的优化算法在 EDA 中应用研究进展*

赵晨晖 1,2, 贺 珊 1,2, 刘先明 1,2, 郭东辉 1,2†

(1. 厦门大学 电子科学与技术学院,福建 厦门 361005; 2. 福建省集成电路设计工程技术研究中心,福建 厦门 361005)

摘 要: 为了应对芯片设计复杂度的提升, 电子设计自动化(Electronic Design Automation, EDA)工具和方法也在不断进步。然而, EDA 需要协调达到最佳的功率、性能和面积, 通常其不能保证最优的解决方案。EDA 工具在电路设计阶段包括逻辑综合、布局布线及验证等均属于多目标、多约束的非线性规划求解过程, 且为了更好解决求解中的不确定性和易于出现局域极值等难题, 基于神经网络的优化算法已被集成到 EDA 工具的设计流程中。首先对 EDA 中的优化问题、多目标优化计算及基于神经网络的优化算法进行了简要概述, 继而详细梳理了基于神经网络的优化算法在逻辑综合、布局布线及验证等不同设计阶段中的优化求解方法, 并阐述了当前该研究所面临的挑战与机遇, 希望为集成电路自动化设计及相关领域研究提供参考。

关键词: 电子设计自动化(EDA); 非线性规划; 多目标优化; 神经网络; 优化计算

中图分类号: TP183 doi: 10.19734/j.issn.1001-3695.2024.05.0171

Advances of optimization algorithm via neural networks computing for EDA

Zhao Chenhui^{1, 2}, He Shan^{1, 2}, Liu Xianming^{1, 2}, Guo Donghui^{1, 2†}

(1. School of Electronic Science & Engineering, Xiamen University, Xiamen Fujian 361005, China; 2. IC Design R&D Engineering Center of Fujian Province, Xiamen Fujian 361005, China)

Abstract: In response to the increasing complexity of chip design, Electronic Design Automation (EDA) tools and methods are also evolving. However, EDA needs to be coordinated to achieve optimal power, performance, and area, and it often does not guarantee an optimal solution. The application of EDA tools in the circuit design stage, including logic synthesis, layout and verification, belongs to the nonlinear programming solution process with multiple objectives and constraints. In order to better solve the uncertainties of the solution and the problems such as the easy to appear local extreme values, optimization algorithms based on neural networks have been integrated into the design process of EDA tools. This paper first gives a brief overview of the optimization problem, multi-objective optimization calculation and optimization algorithm based on neural network in EDA, and then sorts out the optimization solution methods of optimization algorithm based on neural network in different design stages such as logic synthesis, layout and verification, and expounds the challenges and opportunities faced by the current research institute. We hope to provide reference for integrated circuit automation design and related research.

Key words: electronic design automation (eda); nonlinear programming; multi-objective optimization; neural network; optimization calculation

0 引言

电子设计自动化(Electronic Design Automation, EDA)作为应用计算机和电子工程中最重要的领域之一,在融合前沿算法和技术的基础上不断发展^[1-3]。近年来,随着芯片产业的发展,集成电路的规模呈指数级递增,对电路设计各个流程的优化计算提出了挑战^[4]。因此,EDA工具需要更高效的处理复杂设计、时序分析、仿真验证、功耗优化等问题,以满足日益增长的电子设计需求。

鉴于 EDA 设计流程的许多阶段都与优化相关,优化的结果直接关系到电路设计的结果质量(Quality of Results, QoRs)评估^[5]。传统的 EDA 工具存在操作复杂、成本高、设

计限制多、设计周期长、灵活性差等缺点,难以满足不同的功率、性能和面积需求 $^{[6]}$ 。而现代硬件系统的复杂性和技术规模的爆炸式增长更加剧了这一问题。考虑到对硬件的高效开发和生产力提升的渴望,人们高度期望在 EDA 工具中注入更多的智能优化方法,以实现快速、准确、有效的优化,从而提高开发效率。由于 EDA 设计流程的各个阶段都属于多目标的非线性规划问题,在这些问题的求解过程中,要对多个目标共同求优,而各个目标之间存在冲突,且不一定存在对所有目标来说都是最好的解决办法 $^{[7]}$ 。因此,对于多目标优化问题,通常存在一组可行解,称为非支配解。传统的多目标优化方法,如加权和方法 $^{[8]}$ 、模糊逻辑法 $^{[9]}$ 、 ϵ -约束法 $^{[10]}$ 等难以求得复杂 EDA 优化问题的全局最优解。此外,

有些设计流程的优化问题还面临着许多不确定因素和易于陷入局域极值等难题,这使得问题的求解变得更加困难。因此,EDA 设计流程中的多目标非线性规划问题已成为科学家和研究人员的一个重要研究课题。

神经网络作为一种可以硬件实现的模型, 在处理优化问 题时具有稳定收敛、非线性映射、可并行计算及自学习性等 优点[11]。这使得神经网络在求解 EDA 设计流程中的多目标 非线性规划问题时,求解时间不会随着优化问题的维度增大 而明显增加, 其基本原理是把神经网络的平衡点与待优化问 题的最优解——对应,使得神经网络状态沿着给定的初始点 收敛到平衡状态,即原问题的解。其次,基于神经网络的优 化算法能显著提升 EDA 设计效率,面对复杂的芯片设计问 题, 凭借其强大的建模能力高效求解, 进而优化设计参数, 实现芯片性能的提升、功耗的降低以及可靠性的增强,还能 快速适应 EDA 领域不断涌现的新技术和新需求,为其提供 创新性解决方案。与其他智能优化算法相比[12~15],基于神经 网络的优化算法在求解高维度、多目标的复杂非线性规划问 题时,具有明显优势[16]。因此,基于神经网络的非线性规划 求解方法已经集成到 EDA 的各个设计流程中,特别是逻辑 综合、布局布线及验证等。

本文针对基于神经网络的优化算法在 EDA 优化问题中的最新研究进展进行了分析与总结,主要贡献如下:

- (1) 对 EDA 中的优化问题、多目标优化计算及基于神经 网络的优化算法进行了梳理与讨论。
- (2) 对当前国内外基于神经网络的 EDA 设计流程(逻辑综合、布局布线、验证等)中的优化计算进行了综述。
- (3) 总结了基于神经网络的优化算法在EDA工具中的优化应用所面临的一系列挑战及未来研究方向。

1 EDA 优化问题及优化算法概述

1.1 EDA 优化问题概述

EDA中的优化旨在以最小的成本、资源及时间,实现电子设计在性能、功耗、面积等方面的最优,它通过运用各种优化算法和技术,不断调整和改进设计,以满足特定的设计要求和约束条件。

EDA 工具通过计算机辅助技术实现芯片自动化和智能化设计,实现包括芯片的前端设计、中间设计和后端设计等多个阶段[17],如图 1 所示。前端设计主要涉及芯片的逻辑设计和功能验证,包括定义和设计芯片的系统架构、定义各个模块的功能和接口、进行寄存器传输级(Register Transfer Level,RTL)代码编写等,并通过功能验证确保设计的正确性和完整性;中间设计阶段涉及到逻辑综合和时序分析,在这个阶段,将前端设计的 RTL 代码转换为门级网表,并进行时序分析和优化,以确保芯片在时序上的正确性和性能要求;后端设计主要关注芯片的物理实现和物理验证,包括布图规划、布局、布线、时钟树综合、电源网络设计等,通过物理验证确保设计的物理正确性和可制造性[18]。

逻辑综合将高级综合(High-level synthesis, HDL)中的RTL 块映射到从给定技术库中选择的门的组合,同时针对不同的目标优化设计。通常这种优化涉及定时关闭、面积和功耗之间的权衡^[19]。

在物理设计中,首先将芯片的主要 RTL 块和端口分配到 布局的区域;其次,将 IP(Intellectual Property)及综合得到的 逻辑门电路放置到芯片的特定位置;最后,添加用于时钟信号和连接门的导线^[20]。其中布局布线的优化问题主要是找到

最佳的元件布局和布线方案,以满足诸如布线长度、时序约束、电磁兼容性等要求,这需要考虑元件的摆放位置、布线路径的选择以及避免信号干扰等因素^[21]。通过布局布线的优化来提高电路性能、减小面积以达到降低成本的目的。

验证是在功能、逻辑和物理设计之后检查设计的功能,特别是在制造之前,必须保证设计的正确性,其优化目的在于提高验证的效率、准确性和可靠性,包括减少仿真时间、提高覆盖率、增强错误检测能力、优化验证流程、提高模型精度以及有效利用资源等方面^[22]。通过不断改进和优化验证方法,可以降低成本、缩短设计周期,并确保设计的质量和可靠性。




图 1 芯片设计流程图

Fig. 1 Flow diagram of chip design

1.2 多目标优化计算概述

非线性规划为处理 EDA 中的逻辑综合、布局布线和验证等众多实际问题提供了重要的数学模型^[23]。当一个非线性规划问题面对多个需要优化的目标并期望每个目标都尽可能大(或小)的情况,就产生了一个多目标优化问题^[24]。传统的多目标优化求解方法局限性较大,现阶段的一些智能多目标优化计算方法逐渐发展成为该领域的研究重点。

非线性规划研究的是一个目标函数在若干不等式或等式 约束条件下的极值问题,并且目标函数及约束条件中至少有 一项是非线性函数^[25]。考虑一个非线性最小化问题:

min f (x)
s.t.
$$g_i(x) \le 0$$
, $i = 1, 2, ..., p$
 $h_i(x) = 0$, $j = 1, 2, ..., q$ (1)

其中, f(x) 为目标函数, $g_i(x)$ 为不等式约束函数, $h_j(x)$ 为等式约束函数, $x = (x_1, x_2, ..., x_d)^T$ 为 d 维决策变量, $x \in \mathbb{R}^d$ 。 当 x 满足所有约束条件时,则称 x 为非线性规划问题(1)的可行解,所有可行解的集合称为可行集,记为

$$\Phi = \{ x \in R^d \mid g_i(x) \le 0; h_i(x) = 0 \}$$
 (2)

如果存在一个 x^* 的开放邻域 $\Omega \subset \Phi$ 使得式(1)中的一个可行解 x^* 称为局部最优解,以至于 $f(x) \geq f(x^*)$, $\forall x \in \Omega$,如果这个不等式适用于任何 $x \in \Phi$,则 x^* 为非线性规划问题(1)的一个全局最优解,且满足 KKT 条件^[26]:

$$\begin{cases} \nabla f(x^*) + \sum_{i=1}^{p} \alpha_i \nabla g_i(x^*) + \sum_{j=1}^{q} \beta_j \nabla h_j(x^*) \\ \alpha_i \nabla g_i(x^*) = 0, i = 1, 2, ..., p \\ h_j(x^*) = 0, j = 1, 2, ..., q \\ \alpha_i \ge 0, i = 1, 2, ..., p \\ g_i(x^*) \le 0, i = 1, 2, ..., p \end{cases}$$
(3)

其中, $\nabla L(x) = \nabla f(x) + \sum_{i=1}^{p} \alpha_i \nabla g_i(x) + \sum_{j=1}^{q} \beta_j \nabla h_j(x)$ 为拉格朗日函数, α_i 和 β_j 分别为不等式约束函数和等式约束函数的约束权重。

由于实际 EDA 应用中的优化问题复杂度高、规模大,其求解方法往往归结为多目标、多约束的全局优化算法,即多目标优化计算^[27]。因此,人们也一直在寻求能够保证全局最优且收敛稳定的多目标优化求解方法。

多目标非线性规划问题是由多个目标函数及若干不等式和等式约束构成^[28],其数学描述如下所示。

$$\min F(x) = \{f_1(x), f_2(x), \dots, f_m(x)\}$$
s.t. $g_i(x) \le 0, i = 1, 2, \dots, p$

$$h_j(x) = 0, j = 1, 2, \dots, q$$
(4)

其中,F(x) 为多目标函数,d 维决策变量空间 \mathbf{R}^d (即可行域) 上的一点对应 m 维目标函数空间中的一点,其映射关系为 $F: \mathbf{R}^d \to \mathbf{R}^m$,一个 d=3、m=2 的决策变量空间与目标函数空 间映射关系如图 2 所示。




图 2 决策变量空间与目标函数空间映射关系示意图

Fig. 2 Mapping diagram between decision variable space and objective function space

由于多目标优化问题的各个子目标是相互冲突的,这种矛盾决定了没有单一的解决方案来实现所有的目标^[29]。如果一个解被称为非支配解或 Pareto 最优解(Pareto Optimal Solution, POS),则意味着它不被其他任何解所支配^[30]。多目标非线性规划问题的解会得到一个非劣解集,如果这个集合中的解是相互非制约的,则称为 Pareto 解集(Pareto Set, PS)^[31]。Pareto 解集中每个解对应的目标值向量组成的集合称为Pareto 阵面(Pareto Front, PF)^[32]。求解多目标优化问题的最优解实质上就是求解 Pareto 阵面。

多目标的非线性规划问题需要同时针对多个目标函数进行优化求解,且这些目标之间往往不是独立存在的,是相互牵制和关联的,即某个目标被优化的同时会导致其他目标的性能变差^[33]。因此,研究多目标的非线性规划问题的求解方法,特别是应用于 EDA 各个设计流程的多目标非线性规划一直以来都是学术研究和电子工程设计领域聚焦的重点。

与此同时,如何在环境不确定的情况下为优化作出明智的决策和针对大规模的复杂多目标优化问题时如何有效避免陷入局域极值也是多目标优化的计算难点[34]。如果能够有效解决环境不确定的因素,便可以提高算法的稳定性;如果能够较好地避免陷入局域极值解,则可以改善算法的优化性能。

在 EDA 设计流程中,优化基本都伴有不确定因素^[35]。因此,解决好实际求解中环境不确定的难题,会更好地实现全局求优。而考虑优化问题中的不确定性,需提高优化算法的稳定性。然而,这种增强的稳定性通常伴随着过程中的性能损失(例如代价函数的损失)。因此,需要在稳定性和性能之间权衡来进行多目标优化。

一个含不确定因素的多目标优化问题如下所示[36]:

$$\min\{f_1(x,u_1), f_2(x,u_2), \dots, f_m(x,u_m)\}\$$
s.t. $g_i(x,\gamma_i) \le 0, i = 1, 2, \dots, p$ (5)

其中, $f: \mathbb{R}^d \times \mathbb{R}^1 \to \mathbb{R}$ 和 $g_i: \mathbb{R}^d \times \mathbb{R}^k \to \mathbb{R}$ (i=1,2,...,p) 为连续

函数,不确定参数 $\mathbf{u}_i \in U_i$, $\gamma_i \in Y_i$,且 $U_i \in R^l$, $Y_i \in R^k$ 是凸紧集。Zamani 等[37]证明了在可行集紧性或凸性条件下,每一个鲁棒有效解都是一个可行解,并给出了类多目标优化问题的稳定性有效解的概念。Fakhar 等[38]针对约束函数中的数据不确定性,给出了一个鲁棒对偶理论和 Mond-Weir 型对偶,证明了广义凸性概念在鲁棒优化和组合优化中的可行性。

逻辑综合、布局布线及验证是 EDA 物理设计中的重要环节,这些环节中的多目标优化计算是提高电路性能和降低成本的关键^[39]。在逻辑综合中的多目标优化主要体现在: (1)面积和速度的权衡,较小的面积可以降低芯片的成本和功耗,但可能会限制电路的运行速度,而追求高速度可能需要更大的面积来实现复杂的逻辑结构,因此,需要在芯片设计的物理面积和电路运行的速度之间找到一个合适的平衡点。(2)功耗和性能的优化,在逻辑综合中,一般需要通过优化电路结构和选择合适的逻辑门来降低功耗,同时保持电路性能。(3)可测试性和可靠性的考虑,通过合理的设计,可以提高电路的可测试性,便于故障检测和修复。同时,选择可靠的逻辑门和电路结构可以提高电路的可靠性。

在布局布线中的多目标优化体现在: (1) 线长和拥塞的平衡,较短的线长可以提高信号传输速度,但可能会导致拥塞。因此,需要找到一个在线长和拥塞之间的平衡点。(2) 时序和信号完整性的保证,在布局布线中,需要保证信号的时序和完整性,同时避免信号延迟和失真。(3) 成本与资源利用率的考虑,在满足设计要求的前提下,需尽量降低布线成本,同时提高各种硬件资源的利用效率,避免资源浪费。

在验证中的多目标优化主要体现在: (1) 测试覆盖率和测试时间的平衡,在验证中,需要保证足够的测试覆盖率,以确保电路的正确性。但同时,也需要考虑测试时间,避免过长的测试时间导致成本增加。(2) 故障检测的准确性和效率的考虑,需要在确保验证结果高度准确、尽可能发现所有潜在问题的同时,提高验证的速度和效率,以缩短开发周期。(3) 验证效率和资源利用的优化,验证需要消耗大量的计算资源和时间,通过优化验证流程和算法,可以提高验证效率,减少资源浪费。

针对 EDA 中大规模的复杂多目标优化问题,现阶段的 大部分智能多目标优化算法(如遗传算法(Genetic Algorithm, GA)、粒子群优化算法(Particle Swarm Optimization, PSO)及模 拟退火算法(Simulated Annealing Algorithm, SAA)等)虽取得 了一定成果[40-44],但仍存在一些局限性,例如:计算复杂度 高,在处理大规模数据时,这些算法可能需要大量的计算资 源和时间,导致优化效率低下;收敛速度慢,对于复杂的多 目标优化问题,算法可能需要较长时间才能收敛到满意的解; 易陷入局部最优,在搜索过程中,算法可能会陷入局部最优 解,而无法找到全局最优解;对目标函数和约束条件的要求 较高,某些算法可能对目标函数和约束条件的性质有特定要 求,限制了其在实际问题中的应用。基于神经网络的优化算 法虽然也具有较高的复杂度(因为它们需要训练网络模型,训 练涉及大量的计算和参数调整),但它们可以利用神经网络的强 大表示能力来逼近复杂的目标函数,从而可以实现更快的收敛 速度。同时,基于神经网络的优化算法具有较好的适应性和自 学习能力, 能够根据待优化问题的特点自动调整优化策略, 增 加找到全局最优解的可能,并通过学习和训练来适应含有不确 定因素的目标函数或有一定模糊性的约束条件,且经过训练的 神经网络具有一定的泛化能力,可扩展性较好[45~47]。

1.3 基于神经网络的优化算法概述

神经网络作为一种智能优化算法从信息处理的角度对人

脑神经网络的结构和运行原理进行抽象模拟,按照不同的连接方式组成不同的网络结构,是一种具有大量连接的并行分布式处理系统,其同时处理多目标、多约束问题的能力使得求解复杂的多目标非线性规划问题成为可能^[48]。

Hopfiled 在 1982 年提出了反馈神经网络^[49],并指出其具有优化计算功能后^[50],于 1985 年首次应用于电路设计中作为优化计算工具^[51]。相比于其他智能优化算法,神经网络并行计算可以更有效地进行优化求解,这使得神经网络在处理不确定性和变化的环境时具有较大优势^[52];同时,神经网络的收敛稳定性、容错性及自适应学习能力还可以避免局域极值的问题,通过调整网络结构和参数来搜索全局最优解^[53]。

Qin 等^[54]提出了一种求解非线性凸规划的双层反馈神经 网络,如图 3 所示,其动力学方程如下:

$$\begin{cases} \dot{x}(t) \in -(I-P) \left[\partial f \left(x(t) \right) + \partial g \left(x(t) \right)^{\mathsf{T}} \overline{\mu}(t) \right] - \\ A^{\mathsf{T}} h \left(A x(t) - b \right) \\ 2\dot{\mu}(t) = -\mu(t) + \left(\mu(t) + g \left(x(t) \right) \right)^{+} \end{cases}$$

$$(6)$$

其中, I 为单位矩阵, $P = A^T (AA^T)^{-1}A$, A 是一个具有满行秩 的 系 数 矩 阵 , $\bar{\mu} = (\mu + g(x))^+$, $h = (h(x_1), h(x_2), ..., h(x_z))^T$ 。




图 3 用于求解优化问题的反馈神经网络[54]

Fig. 3 Feedback neural networks for solving optimization problems [54] 假设 (x^*, μ^*) 是反馈神经网络(6)的一个平衡点,则 x^* 是非线性规划问题(1)的最优解。反之,如果 x^* 是非线性规划问题(1)的最优解,则存在 $\mu^*>0$,使得 (x^*, μ^*) 是神经网络(6)的一个平衡点。

$$\frac{\mathrm{d}}{\mathrm{d}t} V(x(t), \, \mu(t)) \le -\|\dot{x}(t)\|^2 - 2\|\dot{\mu}(t)\|^2 \tag{7}$$

由上式可知,反馈神经网络(6)的的平衡点 (x^*, μ^*) 在 Lyapunov 意义上是稳定的,并且由于 (x^*, μ^*) 的任意性,反馈神经网络(6)的每个平衡点在 Lyapunov 意义上都是稳定的。因此,对于任意初始点 $(x_0, \mu_0)^T \in R^n \times R^o$,反馈神经网络(6)的状态 $(x(t), \mu(t))^T$ 均收敛于一个平衡点。同时,从不同的初始点开始,反馈神经网络(6)的状态可能收敛于不同的平衡点,且都是问题(1)的最优解。

现阶段,基于神经网络的优化求解大都是通过计算使系统的所有轨迹收敛到与期望解相对应的平衡点,即最低能态对应于最优解[55]。但由于优化是一个下降计算过程,不可避免会出现局域极值解的问题[56]。因此,一些科学家将神经网络与其他智能优化算法结合,共同求解非线性规划问题[57-67]。Zhang 等[57]提出了一种变参数递归神经网络(SE-VPRNN)算法,其架构如图 4 所示,其设计关键在于利用变参数递归神经网络精确地搜索到局部最优解。在每个网络收敛到局部最优解之后,通过粒子群优化框架交换信息,更新速度和位置。神经网络从更新后的位置重新搜索局部最优解,直到所有神

经网络都搜索到相同的局部最优解。为了提高全局搜索能力, 采用小波变换增加了粒子的多样性。




图 4 用于求解非线性规划问题的 SE-VPRNN 结构[57]

Fig. 4 SE-VPRNN structure for solving nonlinear programming problems^[57]

同时, 也有一些科学家希望通过更能体现生物真实性和 并行处理优势的脉冲神经网络(Spiking Neural Network, SNN) 进一步推广基于神经网络的优化算法在非线性优化计算中的 应用[68-75]。脉冲神经网络动力学系统在多目标优化计算中, 通过自适应学习来改变脉冲神经网络的突触状态, 获得不同 目标优化函数,且其对神经元的故障或错误具有一定的容错 能力,这在处理多目标问题时可以提高系统的鲁棒性。Ackley 等[68]在 1984 年提出的"玻尔兹曼机"是一种基于随机过程 的神经网络模型,也被认为是 SNN 的一种早期形式。随后, Palm 等^[69]在 1988 年提出了 "Spike Train" 的概念, 并指出脉 冲依赖于时间的相关性。Federici[70]提出脉冲神经网络在部分 神经元或权值连接出现错误或失效时仍能保持一定计算的能 力,这是因为脉冲神经网络中的信息处理是分布式的,多个 神经元共同参与决策和计算, 而不是依赖于单个神经元的准 确性。Zhao 等[71]引入了量子隧穿随机共振效应来分析脉冲神 经网络的模拟量子退火算法及优化计算收敛性,说明了在量 子隧道场中弹性运动可实现搜索最优解的计算机制,利用常 微分方程定性理论对动态系统模型进行求解和分析,证明了 算法早期的局部收敛性和后期的全局收敛性,并对其运行机 理给出了合理的理论解释。Malaka等[75]提出了一个完全循环 的 SNN 模拟生物神经元的响应行为来解决优化问题,该网 络可以计算给定问题的一系列不同的解,并收敛成这些解的 周期序列,同时可以利用其动力学避免局域最小值。因其同 时计算多个不同的解决方案,这些解决方案可以相互影响, 并从中选择最佳解决方案。该项研究有助于在工程学的角度 来理解脉冲神经元的工作机理,并进一步利用 SNN 来求解 多目标的复杂优化问题。

表 1 列出了基于神经网络的优化算法在非线性规划问题 求解的文献。

2 基于神经网络的 EDA 优化计算方法

EDA 工具和设计方法的进步,以及对设计流程进行不同层次的优化,提高了硬件设计的生产效率。近年来,基于神经网络的优化算法用于 EDA 成为了热门话题^[76]。通过大量的研究和应用,科学家们也提出了各种改进 EDA 的神经网络优化算法,这些方法几乎涵盖了芯片设计流程中的所有阶段,包括逻辑综合、布局布线、验证等^[77-94]。表 2 中总结了近年来在逻辑综合、布局布线及验证方面的基于神经网络优化算法研究。与其他智能优化算法相比,这些基于神经网络

的优化算法显示出了更高的效率和准确性。

表 1 用于非线性规划问题求解的神经网络优化算法

Tab. 1 Neural network optimization algorithm for solving nonlinear programming problems

programming processing			
求解问题	神经网络优化算法	参考文献	
非线性规划	RNN	[53][56]	
非光滑凸优化问题	RNN	[54]	
约束全局优化	RNN	[55]	
非凸非线性规划问题	SE-VPRNN	[57]	
非线性模型预测控制	DNN	[58]	
非线性预测	RBF	[59]	
等式约束的二次规划	模糊神经网络	[60]	
线性约束的非光滑、非凸和非 lipschitz 优化	投影神经网络	[61]	
非线性状态估计	前馈神经网络	[62]	
约束优化	BP 神经网络	[63]	
高维多目标问题	DNN	[64]	
复杂非线性系统的多目标优化	PINN	[65]	
动态多目标优化	GTBP	[66]	
多目标优化	联合稀疏神经网络	[67]	
局部优化与全局优化	SNN	[71]	
多目标优化	ESNN	[72]	
多目标参数优化	SNN	[73]	
多目标超参数优化	SNN	[74]	
优化问题求解	SNN	[75]	

表 2 逻辑综合、布局布线及验证的神经网络优化算法

Tab. 2 Neural network optimization algorithms for logic synthesis,

layout and validation			
项目	任务	神经网络优化算法	参考文献
逻辑综合	决定针对不同电路应使用哪个优 化器	DNN	[77]
	使用 GINE 学习电路表示	GINE	[78]
	构建学习确定性马尔可夫决策过 程的系统	DNN、RL	[79]
	预测延迟及面积	GNN, LSTM	[80]
	预测拥塞、密度和无线长度的奖 励标签	Edge-GNN、RL	[83]
布局布线	提供预放置网和路径长度估计	GAT	[84]
	优化放置参数	GNN、RL、LSTM	[85]
	预测路由拥塞值	GAT	[86]
	预测全局路由拥塞	FCN	[87]
	大规模路由拥塞问题转换为图像 到图像问题	条件 GAN	[88]
	产生更准确的拥塞预测、调整放 置策略	ANN	[89]
	检测 DRC 热点和 DRV 计数	CNN, FCN	[93]
验证	预测给定设计的详细路由级 DRV映射	CNN	[94]

2.1 逻辑综合


在逻辑综合过程中,描述硬件设计的 RTL 块被映射到来自技术库的逻辑单元。这种映射必须满足时间约束,才能在考虑面积和功率的情况下以所需的时钟速率工作。

逻辑综合是一个约束条件复杂的优化问题,需要精确的解。使用非线性规划求解方法直接生成逻辑综合解是困难的,有一些研究使用神经网络算法来调度现有的传统优化策略来


实现求解。Neto 等^[77]依靠一个深度神经网络(Deep Neural Network, DNN)来动态决定应该将哪个优化器应用于电路的不同部分,该框架利用与反相图(And-Inverter Graph, AIG)和多数反相器图(Majority-Inverter Graph, MIG)两种优化器,并对电路有向无环图(Directed Acyclic Graph, DAG)进行 k-way 划分。

逻辑综合涉及到各种逻辑优化算法在电路中的迭代应用。然而,如何使用这些算法通常是由启发式决定的,它并不总是在所有电路上产生很好的优化效果。为了获得良好的优化结果,工程师需要根据他们的知识来调整由这些逻辑优化算法组成的序列。Yang 等^[78]提出用强化学习(Reinforcement Learning, RL)近端策略优化(Proximal Policy Optimization, PPO)来训练智能体来整优化序列,具体来说,使用具有边缘特征聚合能力的图同构网络(Graph Isomorphic Network with Edge feature aggregation capability, GINE)学习电路表示,并使用电路表示作为强化学习代理的状态表示。此外,为了使智能体能够从历史操作中学习,将长短期记忆(Long Short-Term Memory, LSTM)进一步嵌入到了强化学习中。

Soeken 等^[79]将逻辑综合优化转换为确定性马尔可夫决策过程(Markov Decision Process, MDP)。然后,利用深度强化学习的最新进展来构建学习这一过程的系统,并在小样本上训练后推广到大函数。此外,该系统的通用性可用于实现逻辑综合中的不同优化目标。Wu 等^[80]针对逻辑综合优化,利用混合 GNN 提供高精度的 QoRs 估计,具有很强的泛化能力,所提 GNN 框架如图 5 所示,其关键思想是同时利用硬件设计和逻辑综合的时空信息来预测不同设计上各种综合的性能(即延迟/面积)。



(a) 从 RTL 设计到有向图



- (b) 带超节点的 GNN
- (c) 基于 LSTM 的混合 GNN

图 5 用于逻辑综合优化的 GNN 架构[80]

Fig. 5 GNN architecture for logic synthesis optimization[80] 2.2 布局布线

在芯片布局布线中,网表的元件被放置在二维单元格上,然后通过全局布线和详细布线以达到最佳的功率、性能和面积,同时遵守设计规则^[81]。这个过程可以表示为多目标的优化过程,随着越来越复杂的设计目标和约束,研究人员希望依托更大的计算量和更多的计算资源来寻找满足所有约束的合法解决方案,基于神经网络优化算法的引入为上述问题的求解指明了方向^[82]。

Google 公司在 2021 年使用深度强化学习框架对张量处理器(Tensor Processing Unit, TPU)进行布局规划,将一个图神经网络(Graph Neural Networks, GNN)纳入强化学习框架,对过程的不同状态进行编码,预测拥塞、密度和无线长度的奖励标签,并推广到看不见的网络列表,所提出的架构被称为基于边缘的图神经网络(Edge-GNN)^[83],计算整个网表的节点和边缘嵌入。这种强化学习代理可以提供与人类设计师相当

或更好的结果,且优化时间只需要几个小时甚至几十分钟, 而不是几个月。

在布局放置工作中,设计门被映射到芯片布局的确切位置。版图越大,这个过程就越复杂。在放置过程中的错误决策可能会增加芯片面积,也会使芯片性能恶化,甚至在无线带宽高于可用路由资源的情况下,使其不适合制造。因此,布局的放置工作被视为一个约束优化问题。基于神经网络的优化算法已被探索用以简化这些步骤^[84-86]。Xie 等^[84]使用了一种称为 Net² 的图注意网络(Graph Attention Network, GAT)来提供预放置网和路径长度估计。为此,他们将网表转换为有向图,其中网代表节点,边连接两个方向的网。单元格的数量、扇入、扇出大小和面积用作特征节点。使用聚类和分区结果定义边缘特征。节点的真值标签是放置后得到的作为包围半周线长的净长度。在推理过程中,Net² 预测每个节点的网络长度,优于现有的解决方案。

Agnesina 等[85]提出了一种深度强化学习框架来优化 EDA 工具的放置参数,如图 6 所示。首先,建立了一个自主代理,它可以在没有人为干预和领域知识的情况下学习优化参数,完全由 RL 从自我搜索中训练。然后,为了推广到看不见的网络列表,使用了来自图拓扑理论的手工特征和使用无监督 GNN 生成的图嵌入的混合网络,克服数据的稀疏性和放置运行的延迟。其优化问题描述为:给定一个网表的超图表示 G=(V,E),其中,顶点 $V=\{v_1,v_2,...,v_a\}$ 表示单元格,超边 $E=\{e_1,e_2,...,e_b\}$ 表示网,一个可分析的放置目标最小化问题表示为

$$\min_{\mathbf{x}, \mathbf{y}} = \{ \sum_{\mathbf{x}} HPWL(\mathbf{e}; \mathbf{x}, \mathbf{y}) + \lambda D(\mathbf{x}, \mathbf{y}) \}$$
 (8)

其中, $HPWL(e; x,y) = \max_{v_i,v_j \in e} |x_i - x_j| + \max_{v_i,v_j \in e} |y_i - y_j|$ 为半周线长(Half-Perimeter Wire Length, HPWL),(x,y)为二维单元格位置,密度函数 D 通过拉格朗日乘子 λ 的逐渐增加来确保单元之间没有重叠。




图 6 用于优化 EDA 放置的深度神经网络^[85]

Fig. 6 Deep neural networks for optimizing EDA placement^[85]

为了确认放置后 HPWL 转换为最终布线导线长度的改进,对放置的设计进行了布局和布线,结果如图 7 所示。在实现了路由、没有出现拥塞问题及 DRC 违规的同时,该模型获得了优越的导线长度,且所用计算时长缩短至 20 分钟。

Kirby 等^[86]提出了一种基于图的深度学习方法,用于在 放置之前从门级网络列表中快速预测逻辑诱导的路由拥塞热 点。该方法可以为设计人员和 EDA 工具提供早期反馈,指出可能难以路由的逻辑。重点是预测由于局部逻辑结构引起的拥塞,实现了预测较低金属层拥塞的准确性,且预测仅用 19 秒即可完成,实现结果如图 8 所示。可以看到,在最终的详细路由设计中,网络正确地识别了多处拥挤区域,在分区B(所有分区中性能最好的)中,几乎所有高拥塞的区域都被正确检测到。




图 7 OpenPiton 和 Netcard 的 28 纳米全芯片 GDSII 布局结果^[85] Fig. 7 28-nm full-chip GDSII layouts of openpiton and Netcard^[85]




图 8 左:详细路由拥塞结果,右:GAT 拥塞预测结果^[86] Fig. 8 Left: Detail routed congestion, Right: GAT congestion prediction^[86]

在布线阶段中,放置的组件、门和时钟信号在遵循 DRC 的情况下布线。这些设计规则决定了路由的复杂性,即 NP 困难问题或 NP 完全问题。因此,路由工具大多基于启发式,目标是找到最优解决方案。布线阶段必须考虑布线设计规则的基本要求。基于神经网络的优化方法可以通过提供更早的估计来提高布线过程,从而可以相应地调整放置,避免面积扩大和导线长度增加。Chen 等[87]提出了一个由全卷积网络(Fully Convolutional Network, FCN)构成的预测器,用于放置结果的全局路由(Global Routing, GR)拥塞预测,还可以根据预测结果合理调整 GR 开销参数,从而生成更好的详细路由解决方案,所提预测模型如图 9 所示。




图 9 用于 GR 拥塞预测的 FCN[87]

Fig. 9 FCN for GR congestion prediction^[87]

2.3 验证

在 EDA 设计流程的每个阶段进行验证,以确保所设计的芯片具有正确的功能^[90]。由于芯片的面积要求和高复杂性,验证是一个繁杂且昂贵的过程^[91]。随着 EDA 应用程序的多样性和设计的复杂性,传统的规范验证不再满足各种需求^[92]。

RouteNet 是第一个使用卷积神经网络(Convolutional Neural Network, CNN)进行设计规则检查(Design Rule Checking, DRC)热点检测的工具^[93],定义了一个FCN,其输入特征包括矩形均匀线密度的输出,用于预路由拥塞估计。同时,还采用了一个 18 层的 ResNet 来预测设计规则违反(Design Rule Violation, DRV)计数。DRV 预测与早期设计信息可以帮助减少设计过程的迭代,并可以加快物理设计的结束。众所周知,利用全局路由阶段获得的信息准确地预测详细的路由级 DRV 可以大大加快设计关闭的速度。然而,如果没有足够的预测精度,结果可能导致次优设计甚至更长的设计时间。因此,Hung等^[94]提出了两个机器学习框架来预测给定设计的详细路由级 DRV 映射。第一个框架基于全局路由阶段获得的拥塞报告,第二个框架同时考虑全局路由的位置信息和拥塞报告。所提出的框架利用 CNN 作为核心技术来训练这些预测模型,如图 10 所示。




图 10 用于 DRV 预测的 CNN 模型拟合框架[94]

Fig. 10 CNN model-fitting framework for DRV prediction^[94]

在数据准备阶段,首先使用商用自动布局与布线(Auto Placement & Route, APR)工具对收集到的设计进行 APR,直到详细路由完成,然后存储全局路由的拥塞报告和详细路由的 DRV 报告。在模型构建和验证阶段,将准备好的数据集随机分为训练数据集和验证数据集,分别用于模型学习和绩效评估。在使用训练集训练模型之前,首先使用所提出的欠采样技术对训练数据集进行过滤,然后应用过滤后的训练样本来训练所提 CNN 模型。所提出的欠采样技术可以帮助提高CNN 模型的准确性,同时减少模型训练的运行时间。最后,将验证数据集应用于模型进行性能评估,并迭代调整优化配置,直到模型性能达到可接受的水平,然后将优化后的模型用于预测 DRV 的推理阶段。图 11 从左到右分别展示了全局路由的拥塞图、详细路由的实际 DRV 图和预测的 DRV 图。对于每种设计,预测 DRV 图可以比拥塞图更接近实际 DRV 图。

3 神经网络优化算法在 EDA 优化应用中的挑战与机遇

基于神经网络优化算法的 EDA 应用主要目标是优化

EDA 工具以更好实现集成电路设计的自动化^[95]。当下,基于神经网络优化算法的 EDA 工具优化研究仍处于发展阶段,其未来的发展方向亦存在较大的进步空间。因此,针对基于神经网络优化算法的 EDA 工具优化所面临的挑战及机遇进行阐述。




图 11 全局路由的拥塞图、详细路由的实际 DRV 图和预测的 DRV 图⁹⁴ Fig. 11 Comparison among congestion map of global routing, actual DRV map of detailed routing, and our predicted DRV map^[94]

一、计算资源限制与模型复杂性

神经网络模型通常具有大量的参数和复杂的结构,这使得在 EDA 工具中应用基于神经网络的优化算法时面临计算资源的限制。EDA 设计往往涉及大规模的电路和系统,需要高效的算法和硬件来支持神经网络的训练和推理,且模型的复杂性也增加了优化的难度。因此,可以考虑采用一些技术方法减少神经网络模型的参数数量和计算量,并考虑利用分布式系统将计算任务分布到多个节点上,以提高优化计算效率。同时,通过将复杂的神经网络模型分解为多个层次或模块,逐步进行优化和处理,可以更好地处理大规模的 EDA 优化问题。

二、模型的可解释性与可靠性

由于神经网络的黑盒特性,解释其决策过程和结果变得困难,且在 EDA 设计流程中,设计师需要理解和信任模型的输出。另外,基于神经网络的优化算法可能受到噪声、数据不确定及模型误差的影响,涉及模型在 EDA 优化计算中的可靠性问题。因此,可以考虑使用可视化技术,来展示模型的决策过程,并采用一些模型解释方法,来解释模型的输出。同时,可以对神经网络模型进行监控,及时发现模型的性能下降或异常情况,并进行更新和调整。另外,结合多个神经网络模型或其他优化算法,进行模型融合,以提高结果的可靠性。

三、与现有 EDA 工具和流程的集成

将基于神经网络的优化算法集成到现有的 EDA 工具和设计流程中可能面临技术和兼容性的挑战。因此,将基于神经网络的优化算法集成到 EDA 工具和流程中时,需提供清晰易懂的可视化界面和结果展示,以便用户能够理解和评估优化结果。同时,针对特定的 EDA 工具和设计流程,对基于神经网络的优化算法进行定制化修改和调整,以增强其兼容性。另外,通过创建合适的中间接口或转换层,使得神经网络模型能够更好地与现有系统进行交互和数据传输,并不断进行测试,发现问题及时改进算法和集成方式,通过多次迭代逐步优化。

虽然基于神经网络的优化算法在 EDA 领域的应用仍面

临诸多挑战,但也带来了一些机遇,特别是脉冲神经网络作 为一种新兴的神经网络: (1) 其模型具有时间和空间的特性, 能够在硬件上实现高效计算,这对于 EDA 应用中的实时计 算和低能耗设计非常有益;且其良好的适应性和泛化能力, 能够处理复杂的电子设计问题,这使得 SNN 在 EDA 各个设 计流程优化中具有较大潜力。(2) SNN 基于生物神经元的工 作模式,更贴近自然神经系统,这为理解其行为和决策提供 了直观基础; 另外, 由于 SNN 神经元之间相对独立的信息处 理方式,部分神经元或连接的故障可能对整体功能影响相对 较小,表现出一定的容错能力,且因其独特的信息处理机制, 能够更好地适应不同的输入模式和环境变化,保持相对稳定 的性能表现。(3) SNN 基于脉冲的信息传递模式,与某些 EDA 工具中对特定信号或数据处理的方式有天然的兼容性,能更 好地融入现有的设计流程;同时,由于 SNN 具有一定的自我 学习和适应能力,在与 EDA 工具集成后,能够根据实际运行 情况和需求进行自我调整,提高与整体设计流程的兼容性。

4 结束语

本文研究了基于神经网络的优化算法在 EDA 设计流程优化中的应用。概述了 EDA 中的优化问题、多目标优化计算及基于神经网络的优化算法。重点将基于神经网络的优化算法在 EDA 的逻辑综合、布局布线及验证阶段的优化应用做了详细介绍,并概述了当前基于神经网络的优化算法在 EDA 设计流程的优化中所面临的一些问题及可以解决办法,并指出 SNN 作为新一代神经网络优化模型在 EDA 应用中具有较大潜力。

基于神经网络优化算法的 EDA 工具优化作为集成电路 设计的一个重要研究方向,为下一代 EDA 注入了更多智能, 也为 EDA 各个设计流程中的优化应用带来了新的思路和方 法。但同时,基于神经网络的优化算法在 EDA 工具的应用中 仍存在一些待精进问题值得进一步探究。因此,需集成电路 设计领域的科学家和研究人员共同努力,实现 EDA 工具的 优化和适配。此外,无论是电路性能的优化,要在功耗、延 迟、面积等多个目标中找到巧妙的平衡, 还是布线优化时对 布线长度、信号完整性与布线拥挤度等目标的协同考虑; 无 论是器件参数选择中对不同参数影响下多个性能要求的权衡, 还是系统级设计里成本、功能、可靠性等目标的综合兼顾, 亦或是在时序优化方面对时钟频率、建立时间、保持时间等 目标的细致调和。这些都充分展示了 EDA 中多目标优化计 算的复杂性与重要性,它促使着工程师们不断探索和寻求最 佳的设计方案,以满足各种相互制约的目标需求,推动电子 设计领域不断向前发展。

参考文献:

- [1] Sanchez D, Servadei L, Kiprit G N, et al. A comprehensive survey on electronic design automation and graph neural networks: theory and applications [J]. ACM Transactions on Design Automation of Electronic Systems, 2023, 28 (2): 1-15.
- [2] Lopera D S, Servadei L, Kiprit G N, et al. A survey of graph neural networks for electronic design automation [C]// 3rd Workshop on Machine Learning for CAD. IEEE/ACM, 2021: 1-6.
- [3] Koblah D, Acharya R, Capecci D, et al. A survey and perspective on artificial intelligence for security-aware electronic design automation [J]. ACM Transactions on Design Automation of Electronic Systems. 2023, 28 (2): 1-57.

- [4] Wang Z H, Li L, Leon R C C, et al. Improving semiconductor device modeling for electronic design automation by machine learning techniques [J]. IEEE Transactions on Electron Devices, 2023, 71 (1): 263-271.
- [5] 黄伟慷, 刘鲁源. 新技术革命对 EDA 的推动与挑战 [J]. 计算机应用研究, 1998, 15 (3): 1-3. (Huang Weikang, Liu Luyuan. The promotion and challenge of new technological revolution to EDA [J]. Application Research of Computers, 1998, 15 (3): 1-3.
- [6] Dewan M I, Kim D H. Design automation algorithms for the np-separate vlsi design methodology [J]. ACM Transactions on Design Automation of Electronic Systems. 2022, 27 (5): 1-20.
- [7] Pirouz B, Gaudioso M. New mixed integer fractional programming problem and some multi-objective models for sparse optimization [J]. Soft Computing, 2023, 27: 15893-15904.
- [8] Marler R T, Arora J S. The weighted sum method for multi-objective optimization: new insights [J]. Structural and Multidisciplinary Optimization, 2010, 41 (6): 853-862.
- [9] Gao Y, Zhang G, Lu J. A fuzzy multi-objective bilevel decision support system [J]. International Journal of Information Technology &Decision Making, 2009, 8 (1): 93-108.
- [10] Mavrotas G. Effective implementation of the ε-constraint method in multi-objective mathematical programming problems [J]. Applied Mathematics and Computation, 2009, 213 (2): 455-465.
- [11] Afacan E, Lourenco N, Martins R, *et al.* Review: Machine learning techniques in analog/RF integrated circuit design, synthesis, layout, and test [J]. Integration: The VLSI journal, 2021, 77: 113-130.
- [12] Panagant N, Pholdee N, Bureerat S, et al. A comparative study of recent multi-objective metaheuristics for solving constrained truss optimisation problems [J]. Archives of Computational Methods in Engineering, 2021, 28 (2): 4031-4047.
- [13] 马永杰, 陈敏, 龚影, 等. 动态多目标优化进化算法研究进展 [J]. 自动化学报, 2020, 46 (11): 2302-2318. (Ma Yongjie, Chen Min, Gong Ying, et al. Research Progress of Dynamic Multi-objective Optimization Evolutionary Algorithm [J]. Acta Automatica Sinica, 2020, 46 (11): 2302-2318.)
- [14] Mohapatra P, Nayak A, Kumar S K, et al. Multi-objective process planning and scheduling using controlled elitist non-dominated sorting genetic algorithm [J]. International Journal of Production Research, 2015, 53 (6): 1712-1735.
- [15] Zhang X, Zheng X, Cheng R, et al. A competitive mechanism based multi-objective particle swarm optimizer with fast convergence [J]. Information Sciences, 2017, 427: 63-76.
- [16] Kundu T, Garg H. INNA: An improved neural network algorithm for solving reliability optimization problems [J]. Neural Computing and Applications, 2022, 34: 20865-20898.
- [17] Huang G, Hu J, He Y, *et al.* Machine Learning for Electronic Design Automation: A Survey [J]. ACM Transactions on Design Automation of Electronic Systems. 2021, 26 (5): 1-46.
- [18] Curiac C D, Doboli A. Combining informetrics and trend analysis to understand past and current directions in electronic design automation [J]. Scientometrics, 2022, 127: 5661-5689.
- [19] Testa E, Amaru L, Soeken M, et al. Extending boolean methods for scalable logic synthesis [J]. IEEE Access, 2020, 8: 226828-226844.
- [20] Hosny A, Reda S. Characterizing and optimizing EDA flows for the cloud [J]. IEEE Transactions on Computer-Aided Design of Integrated

- Circuits and Systems, 2021, 41 (9): 3040-3051.
- [21] Zennir M N, Benmohammed M, Martinez D. Robust path planning by propagating rhythmic spiking activity in a hippocampal network model [J]. Biologically Inspired Cognitive Architectures, 2017, 20: 47-58.
- [22] Baek K, Park H, Kim S, et al. Pin accessibility and routing congestion aware DRC hotspot prediction using graph neural network and U-Net [C]// 41st International Conference on Computer Aided-Design. IEEE/ACM, 2023: 1-9.
- [23] Du W, Li A, Li Q H, et al. Privacy-preserving and secure cloud computing: a case of large-scale nonlinear programming [J]. IEEE Transactions on Cloud Computing, 2023, 11 (1): 484-498.
- [24] Dey S, Nandi S, Trivedi G. PGOpt: Multi-objective design space exploration framework for large-scale on-chip power grid design in VLSI SoC using evolutionary computing technique-sciencedirect [J]. Microprocessors and Microsystems, 2021, 81: 1-34.
- [25] Saber H M, Ravindran A. Nonlinear goal programming theory and practice: A survey [J]. Computers & Operations Research, 1993, 20 (3): 275-291.
- [26] Zhang J, Liu S, Li L, et al. The KKT optimality conditions in a class of generalized convex optimization problems with an interval-valued objective function [J]. Optimization Letters, 2014, 8 (2): 607-631.
- [27] Wu N, Xie Y, Hao C. AI-assisted synthesis in next generation eda: promises, challenges, and prospects [C]// IEEE 40th International Conference on Computer Design. IEEE, 2022: 207-214.
- [28] Zhao C H, Guo D H. Particle swarm optimization algorithm with selforganizing mapping for Nash equilibrium strategy in application of multiobjective optimization [J]. IEEE Transactions on Neural Networks and Learning Systems, 2021, 32 (11): 5179-5193.
- [29] 丘雪瑶, 辜方清. 基于自变量简约的大规模稀疏多目标优化 [J]. 计算机应用研究. 2024, 41 (6): 1-8. (Qiu Xueyao, Gu Fangqing. Evolutionary algorithm using dimensionality reduction for sparse multi-objective optimization [J]. Application Research of Computers, 2024, 41 (6): 1-8.)
- [30] Cui Y, Geng Z, Zhu Q, et al. Review: Multi-objective optimization methods and application in energy saving [J]. Energy, 2017, 125: 681-704.
- [31] Clempner J B, Poznyak A S. Constructing the Pareto front for multiobjective Markov chains handling a strong Pareto policy approach [J]. Computational & Applied Mathematics, 2018, 37: 567-591.
- [32] Elsisy M, Sayed M, Abo-Elnaga Y. A novel algorithm for generating Pareto frontier of bi-level multi-objective rough nonlinear programming problem [J]. Ain Shams Engineering Journal, 2021, 12: 2125-2133.
- [33] Koroec P, Eftimov T. Multi-objective optimization benchmarking using DSCTool [J]. Mathematics, 2020, 8 (5): 1-14.
- [34] Tian Y, Si L, Zhang X, et al. Evolutionary large-scale multi-objective optimization: A survey [J]. ACM Computing Surveys, 2021, 54 (8): 1-34.
- [35] Nohadani O, Sharma K. Optimization under Decision-Dependent Uncertainty [J]. SIAM Journal on Optimization, 2018, 28 (2): 1773-1795.
- [36] Vallerio M, Hufkens J, Impe J V, et al. An interactive decision-support system for multi-objective optimization of nonlinear dynamic processes with uncertainty [J]. Expert Systems with Application, 2015, 42: 7710– 7731.
- [37] Zamani M, Soleimani-damaneh M, Kabgani A. Robustness in nonsmooth nonlinear multi-objective programming [J]. European Journal of Operational Research, 2015, 247 (2): 370-378.

- [38] Fakhar M, Mahyarinia M R, Zafarani J. On nonsmooth robust multiobjective optimization under generalized convexity with applications to portfolio optimization [J]. European Journal of Operational Research, 2015, 265 (1): 39-48.
- [39] 田春生, 陈雷, 王源, 等. 基于图神经网络的电子设计自动化技术研究进展 [J]. 电子与信息学报, 2023, 45 (9): 3069-3082. (Tian Chunsheng, Chen Lei, Wang Yuan, et al. A survey for electronic design automation based on graph neural network [J]. Journal of Electronics & Information Technology, 2023, 45 (9): 3069-3082.)
- [40] Guo W A, Chen M, Wang L, et al. Hyper multi-objective evolutionary algorithm for multi-objective optimization problems [J]. Soft Computing, 2017, 21 (20): 5883-5891.
- [41] Zhang K, Chen M S, Xu X, et al. Multi-objective evolution strategy for multimodal multi-objective optimization [J]. Applied Soft Computing, 2021, 101: 1-12.
- [42] Niu X, Liu K, Zhang Y, et al. Multi-objective optimization of multistage synchronous induction coilgun based on NSGA-II [J]. IEEE Transactions on Plasma Science, 2017, 45 (7): 1622-1628.
- [43] Yu H, Wang Y J, Xiao S L. Multi-objective particle swarm optimization based on cooperative hybrid strategy [J]. Applied Intelligence, 2020, 50 (1): 256-269.
- [44] Liu R C, Li J X, Song X L, *et al.* Simulated annealing-based immunodominance algorithm for multi-objective optimization problems [J]. Knowledge and Information Systems, 2018, 55 (1): 215-251.
- [45] Lachhwani K. Application of neural network models for mathematical programming problems: A state of art review [J]. Archives of Computational Methods in Engineering, 2020, 27: 171-182.
- [46] Liu Z L, Zhao P, Cao J, *et al.* A constrained multi-objective evolutionary algorithm with Pareto estimation via neural network [J]. Expert Systems with Applications, 2024, 237: 1-18.
- [47] Cai Y C, Jelovica J. Neural network-enabled discovery of mapping between variables and constraints for autonomous repair-based constraint handling in multi-objective structural optimization [J]. Knowledge-Based Systems, 2023, 280: 18-30.
- [48] Liu X M, Wu S H, Xiao W R, et al. Performance improvement for the CMOS rail-to-rail amplifier via APSO-based design and SNN's training [J]. Microelectronics Journal, 2024, 146: 1-10.
- [49] Hopfield J J. Neural networks and physical systems with emergent collective computational abilities [J]. Proceedings of the National Academy of Sciences of the United States of America, 1982, 79 (8): 2554-2558.
- [50] Hopfield J J. Neurons with graded response have collective computational properties like those of two-state neurons [J]. Proceedings of the National Academy of Sciences of the United States of America, 1984, 81: 3088-3092.
- [51] Hopfield J J, Tank D W. Neural computation of decisions in optimization problems [J]. Biological Cybernetics, 1985, 52 (3): 141-152.
- [52] 邓亚彬, 王志伟, 赵晨晖, 等. 类脑神经网络与神经形态器件及其电路综述 [J]. 计算机应用研究, 2021, 38 (8): 1-13. (Deng Yabin, Wang Zhiwei, Zhao Chenhui, et al. Brain-like computing and neural morphologic devices with circuits [J]. Application Research of Computers, 2021, 38 (8): 1-13.)
- [53] Wu Z, Rincon D, Christofides P D. Process structure-based recurrent neural network modeling for model predictive control of nonlinear processes [J]. Journal of Process Control, 2020, 89: 74-84.

- [54] Qin S, Xue X. A two-layer recurrent neural network for nonsmooth convex optimization problems [J]. IEEE Transactions on Neural Networks and Learning Systems, 2015, 26 (6): 1149-1160.
- [55] Yan Z, Fan J C, Wang J. A collective neurodynamic approach to constrained global optimization [J]. IEEE Transactions on Neural Networks and Learning Systems, 2017, 28 (5): 1206-1215.
- [56] Wang J S, Wang J. Two-timescale multilayer recurrent neural networks for nonlinear programming [J]. IEEE Transactions on Neural Networks and Learning Systems, 2020, 33 (1): 1-11.
- [57] Zhang Z J, Ren X H, Xie J L, et al. A novel swarm exploring varying parameter recurrent neural network for solving non-convex nonlinear programming [J]. IEEE Transactions on Neural Networks and Learning Systems, 2023: 1-11.
- [58] Li Y, Hua K, Cao Y. Using stochastic programming to train neural network approximation of nonlinear MPC laws [J]. Automatica, 2022, 146: 1-11.
- [59] Gao X. A nonlinear prediction model for Chinese speech signal based on RBF neural network [J]. Multimedia Tools and Applications, 2022, 81 (4): 5033-5049.
- [60] Dai J H, Luo L, Xiao L, et al. Modified noise-immune fuzzy neural network for solving the quadratic programming with equality constraint problem [J]. IEEE Transactions on Neural Networks and Learning Systems, 2023: 1-9.
- [61] Li W, Bian W, Xue X. Projected neural network for a class of non-lipschitz optimization problems with linear constraints [J]. IEEE Transactions on Neural Networks and Learning Systems, 2020, 31 (9): 3361-3373.
- [62] Alessandri A, Cervellera C, Sanguineti M. Design of asymptotic estimators: an approach based on neural networks and nonlinear programming [J]. IEEE Transactions on Neural Networks, 2007 (1): 86-96.
- [63] Zhang, L, Wang F L, Sun T, et al. A constrained optimization method based on BP neural network [J]. Neural Computing & Applications, 2018, 29 (2): 413-421.
- [64] López-Ruiz S, Hernández-Castellanos C, Rodríguez-Vázquez K. Multiobjective optimization of neural network with stochastic directed search [J]. Expert Systems with Applications, 2024, 237: 1-26.
- [65] Vemuri S K, Denzler, J. Gradient statistics-based multi-objective optimization in physics-informed neural networks [J]. Sensors, 2023, 23 (21): 1-16.
- [66] Hou X, Ge F Z, Chen D B, et al. Temporal distribution-based prediction strategy for dynamic multi-objective optimization assisted by GRU neural network [J]. Information Sciences, 2023, 649: 1-21.
- [67] Chen J Z, Xu Y N, Sun W Z, et al. Joint sparse neural network compression via multi-application multi-objective optimization [J]. Applied Intelligence, 2021, 51 (11): 7837-7854.
- [68] Ackley D H, Hinton G E, Sejnowski T J. A learning algorithm for boltzmann machines [J]. Cognitive Science, 1985, 9 (1): 147-169.
- [69] Palm G, Aertsen A M H J, Gerstein G L. On the significance of correlations among neuronal spike trains [J]. Biological Cybernetics, 1988, 59: 1-11.
- [70] Federici D. A regenerating spiking neural network [J]. Neural networks, 2005, 18 (5-6): 746-754.
- [71] Zhao C H, Huang Z N, Guo D H. Spiking neural network dynamic system modeling for computation of quantum annealing and its convergence

- analysis [J]. Quantum Information Processing, 2021, 20 (2): 1-16.
- [72] Saleh A Y, Shamsuddin S M, Hamed H N A. Multi-objective differential evolution of evolving spiking neural networks for classification problems [C]// 11th IFIP WG 12. 5 International Conference on Artificial Intelligence Applications and Innovations. 2015, 458: 351-368.
- [73] Fitzgerald J, Wong-Lin K F. Multi-objective optimisation of cortical spiking neural networks with genetic algorithms [C]// 32nd Irish Signals and Systems Conference. IEEE, 2021: 1-7.
- [74] Parsa M, Kulkarni S R, Coletti M, et al. Multi-objective hyperparameter optimization for spiking neural network neuroevolution [C]// IEEE Congress on Evolutionary Computation. IEEE, 2021: 1225-1232.
- [75] Malaka R, Buck S. Solving nonlinear optimization problems using networks of spiking neurons [C]// IEEE International Joint Conference on Neural Networks. IEEE, 2000: 486-491.
- [76] Cao L A, Bale S J, Trefzer M A. Multi-objective digital circuit block optimisation based on cell mapping in an industrial electronic design automation flow [J]. IET Computers and Digital Techniques. 2023, 17 (3-4): 180-194.
- [77] Neto W L, Austin M, Temple S, et al. LSOracle: a logic synthesis framework driven by artificial intelligence: Invited Paper [C]// IEEE/ACM International Conference on Computer-Aided Design. ACM, 2019: 1-6.
- [78] Yang C H, Xia Y S, Chu ZF, et al. Logic synthesis optimization sequence tuning using rl-based lstm and graph isomorphism network [J]. IEEE Transactions on Circuits and Systems II-Express Briefs, 2022, 69 (8): 3600-3604.
- [79] Haaswijk W, Collins E, Seguin B, *et al.* Deep learning for logic optimization algorithms [C]// IEEE International Symposium on Circuits and Systems. IEEE, 2018: 1-4.
- [80] Wu N, Lee J, Xie Y, et al. LOSTIN: Logic optimization via spatio-temporal information with hybrid graph models [C]// 33rd International Conference on Application-specific Systems, Architectures and Processors. IEEE, 2022: 11-18.
- [81] Li H, Chen G, Jiang B, et al. Dr. CU 2. 0: A scalable detailed routing framework with correct-by-construction design rule satisfaction [C]// IEEE/ACM International Conference on Computer-Aided Design. IEEE, 2019: 1-7.
- [82] Li H C, Patnaik S, Ashraf M, et al. Deep learning analysis for split-manufactured layouts with routing perturbation [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2021, 40 (10): 1995-2008.
- [83] Mirhoseini A, Goldie A, Yazgan M, et al. A graph placement methodology for fast chip design [J]. Nature. 2021, 594 (7862): 207-229.
- [84] Xie Z, Liang R, Xu X, et al. Net2: A graph attention network method customized for pre-placement net length estimation [C]// 26th Asia and South Pacific Design Automation Conference. 2021: 671-677.
- [85] Agnesina A, Chang K, Lim S K. Parameter optimization of VLSI placement through deep reinforcement learning [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2023, 42 (4): 1295-1308.
- [86] Kirby R, Godil S, Roy R, et al. CongestionNet: Routing congestion prediction using deep graph neural networks [C]// 27th International Conference on Very Large Scale Integration. IEEE, 2019: 217-222.
- [87] Chen J, Kuang J, Zhao G, et al. PROS: a plug-in for routability optimization applied in the state-of-the-art commercial EDA tool using

- deep learning [C]// IEEE/ACM International Conference On Computer Aided Design. 2020: 1-8.
- [88] Alawieh M B, Li W, Lin Y, et al. High-definition routing congestion prediction for large-scale FPGAs [C]// 25th Asia and South Pacific Design Automation Conference. IEEE, 2020: 1-6.
- [89] Pu J, GohWL, Nambiar V P, et al. A low power and low area router with congestion-aware routing algorithm for spiking neural network hardware implementations [J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2020, 68 (1): 471-475.
- [90] Abdelkarim M, Eladawi R. TCP-Net plus plus: Test case prioritization using end-to-end deep neural networks-deployment analysis and enhancements [C]// IEEE International Conference On Artificial Intelligence Testing. 2023: 99-106.
- [91] Tuzov I, De Andres D, Ruiz J C. DAVOS: EDA toolkit for dependability assessment, verification, optimisation and selection of hardware models [C]// IEEE/IFIP International Conference on Dependable Systems &

- Networks. IEEE Computer Society. 2018: 322-329.
- [92] Raman M, Abdallah N, Dunoyer J. An artificial intelligence approach to eda software testing: application to net delay algorithms in FPGAs [C]// 20th International Symposium on Quality Electronic Design. 2019: 311-316
- [93] Xie Z, Huang Y H, Fang G Q, et al. RouteNet: Routability prediction for mixed-size designs using convolutional neural network [C]// 37th IEEE/ACM International Conference on Computer-Aided Design. 2018: 1-8
- [94] Hung W T, Chen Y G, Lin, J G, et al. DRC violation prediction after global route through convolutional neural network [J]. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 2023, 31 (9): 1425-1438.
- [95] Xu Q, Liu A. EDA based deep neural network parameter optimization [C]// 3rd International Conference on Computer Science and Application Engineering. 2019: 1-5.