


# INF01118 – Técnicas Digitais para Computação : AP09

Professor Fernando R. Nascimento - 2009/1

**Objetivos:** Projeto de um conversor de binário (7 bits) para 2 dígitos em decimal, em VHDL

**Atividades:**

- a) Projetar integralmente e testar exaustivamente um bloco conversor que recebe um binário puro (inteiros sem sinal) de sete bits e os converte para dois dígitos em decimal. A saída varia portanto de **00** até **127**, sendo o dígito das centenas representado por apenas um bit. Observe-se que o bit menos significativo (LSB) é a própria saída LSB do decimal das unidades. Portanto o bloco a ser projetado recebe apenas seis bits (I1 até I6) e deve fornecer sete saídas (X2 até Y4) o decimal das dezenas e parcialmente o BCD das unidades (fora o LSB que é o próprio I0). Observe que X4X3X2X1 é o BCD das unidades e Y4Y3Y2Y1 é o BCD das dezenas.



Primeiramente criar a **tabela verdade**, com seis entradas e as saídas em decimal (bit das centenas, quatro bits das dezenas e os três bits das unidades). A tabela deve considerar o I0 sempre como “0”, e mostrar o equivalente em decimal. A partir daí usar o software **Karna** para obter as equações lógicas das sete saídas, mais o bit das centenas. Usar o software de síntese lógica Karna para obter as oito equações de saída. A figura mostra o bloco do conversor.

- b) A partir das equações lógicas obtidas no **Karna**, escrever o código completo em **VHDL**, fazendo as substituições necessárias através de um editor de texto. O arquivo deve ser compilado no modo funcional. Criar um bloco do conversor parcial. Então aí **incluir os sinais I0 e X1 e mais o bit das centenas**, com o bloco criado e produzir enfim o **bloco do conversor completo**.
- c) Simular (modo funcional) exaustivamente o bloco do conversor completo, agrupando as entradas e as saídas BCDs separadas, em decimal. Caso ocorra erro, separar as saídas BCDs em bits, para localizar o erro. Usar “grid size” de 5 ns.
- d) **Testar o conversor usando um kit da Altera, durante a aula.** Usar os blocos conversores Hexa-Sete segmentos da aula passada para visualizar os números nos dois displays de sete segmentos. Como entrada usar os dip switches, sete das oito chaves. Apresentar o conversor ao professor antes do término da aula. Quantificar o tamanho do projeto feito em termos de portas lógicas (NOT, NAND2, NAND3, NOR2, NOR3, etc.).
- e) **Enviar ao professor, ainda hoje, email com assunto: AP09, turma X, nome\_alunos.** Arquivar e comprimir com formato **Zip** os dados coletados (códigos e/ou tabelas) e cópias das telas da aula.

**Roteiro do Relatório:**

1. Na capa, nas linhas iniciais; código do laboratório (**AP09**), data, nome(s), matrícula(s) e turma.
2. Introdução: parágrafo explicativo sobre o assunto do laboratório e do relatório.
3. Apresentação detalhada de **todo o projeto (tabela verdade, equações lógicas do Karna, código completo em VHDL, blocos gerados e a simulação exaustiva.**
4. Conclusões: **interesse no laboratório, dificuldades e sugestões.**