Universidade Federal do Rio Grande do Sul Instituto de Informática

Organização de Computadores

Aula 23

Arquiteturas VLIW

INF01113 - Organização de Computadores

Arquiteturas VLIW

- 1. Introdução
- 2. Escalonamento
- 3. Escalonamento acíclico
- 4. Escalonamento cíclico 5. Exemplo
- 6. Processador Itanium
- 7. Processador Crusoe

INF01113 - Organização de Computadores

1. Introdução

- · VLIW é Very Long Instruction Word
- máquinas que exploram paralelismo no nível das instruções
- várias operações são executadas em paralelo em diferentes unidades funcionais, tais como em máquinas superescalares
- a diferença está no controle do despacho e da terminação das operações
- superescalares: as dependências são resolvidas em tempo de execução por um hardware dedicado
- VLIW: as dependências são resolvidas em tempo de compilação pelo compilador


INF01113 - Organização de Computado

Introdução

- em uma máquina VLIW, várias operações (instruções em uma máquina normal) são codificadas em uma mesma instrução
- a palavra de instrução é bastante longa, podendo conter várias operações (que operam sobre vários operandos) independentes
- a posição de cada operação dentro da palavra VLIW determina a unidade funcional que será usada
- o hardware de despacho é simples


INF01113 - Organização de Computadores

Organização VLIW



Programas e fluxos


- a compilação de um programa é (normalmente) feita em três fases
 - parsing da linguagem de entrada para uma descrição (estrutura) intermediária
 - otimização da estrutura intermediária
- geração do código para a arquitetura-alvo
- a estrutura de dados intermediária representa:
 - fluxo de controle as diferentes seqüências de execução das instruções que formam o programa
- fluxo de dados as dependências de dados que existem entre as várias
- blocos básicos: grupos de instruções que são SEMPRE executadas em seqüência



2. Escalonamento

- o escalonamento das operações consiste em determinar as operações que serão executadas em paralelo
- em uma máquina VLIW o compilador é responsável por esta tarefa
- operações que são executadas em paralelo são atribuídas à mesma palavra de instrução
- em um mesmo bloco básico (seqüencial) estas instruções podem ser escalonadas com base no fluxo de dados
 - escalonamento ASAP (as soon as possible)
- a transição da fronteira entre blocos exige técnicas mais elaboradas
 - escalonamento acíclico: programas com desvios, sem ciclos
 - escalonamento cíclico: programas com ciclos e lacos


INF01113 - Organização de Computadores



3. Escalonamento acíclico


- exemplo de técnica: escalonamento baseado em predicados
- operações que se seguem a um if são associadas com um predicado
 - valor do predicado é definido em função do resultado do teste do if
- a palavra VLIW deve ser acrescida de um registrador de predicado para cada instrução
- a máquina deve ser acrescida de uma unidade operativa para implementar operador de definição de predicados
- uma operação ...
 - é completada se o predicado é verdadeiro
 - não é completada se o predicado é falso
- esta técnica é conhecida como if-conversion


INF01113 - Organização de Computadores





4. Escalonamento cíclico

- o código do ciclo inicial é reescrito seqüencialmente até se conseguir um padrão de instruções que se repetem ao longo do tempo
 - loop unrolling
- este padrão repetido ao longo do tempo é chamado de kernel do laço
- o kernel do laço será realizado por uma (ou mais) instruções VLIW
- cada instrução VLIW pode conter operações de diferentes ciclos antes da duplicação (isto é representado com índices)











6. Processador Itanium 1. IA64 é uma arquitetura VLIW de 64 bits da Intel 1. Itanium é o primeiro processador projetado com a tecnologia IA64 O compilador agrupa e escalona as instruções com base na filosofia EPIC (Explicitly Parallel Instruction Computing)





Empacotamento de instruções

- Instruções são empacotadas em maços (bundles)
- O compilador identifica as instruções com indep dados e as empacota em uma instrução VLIW
 - Como conseqüência, o processador não necessita verificar a dependência de dados, apenas carregar as instruções nas unidades apropriadas
- O compilador resolve também os problemas de falsas dependências → WAR e WAW
- Três instruções são combinadas em uma instrução de 128 bits
- Template auxilia na decodificação e roteamento das instruções para as unidades de execução

128-bit bundle


Instruction 2 Instruction 1 Instruction 0 41 bits 41 bits INF01113 - Organização de Computadores

Leitura das instruções

- · A memória cache de instruções possui 16 Kbytes
 - 4-way set-associative
- Permite a leitura simultânea de 32 bytes
 - 2 instruções VLIW (bundles)
 - 6 instruções lógico/aritméticas ou de acesso à memória
- As instruções lidas são armazenadas em uma "fila de instruções' com capacidade para 8 bundles
 - Instruções continuam a ser pré-carregadas na fila mesmo quando o processador necessita ser paralisado, devido a um erro na previsão de desvio, por exemplo

INF01113 - Organização de Computadore:

Configurações para o despacho de instruções para as unidades funcionais



• Instruções são codificadas de modo a resultar em mais de uma operação a ser executada concorrentemente, devido à disponibilidade de unidades funcionais no processador

INF01113 - Organização de Computadores

Problemas com instruções de desvio

- Problemas relativos à execução de instruções de desvio são tratados através de 4 estratégias:
 - 1. separação das operações de desvio em:

 - Prepare-to-branch, que calcula o endereço de desvio;
 Compare, que calcula a condição do desvio; e
 - Actual branch, que especifica quando o controle é transferido para as instruções destino do desvio.


 suporte à eliminação de instruções de desvio

 - 3. suporte à movimentação de instruções entre diferentes blocos básicos
 - 4. predição dinâmica de desvios
- 1, 2 e 3 referem-se ao escalonamento estático e são realizadas pelo compilador
- 4 refere-se ao escalonamento dinâmico e é implementada em HW

INF01113 - Organização de Computadore:

Eliminação de desvios

- Instruções de desvio podem ser eliminadas através da predicaçãode desvios (ou if-conversion)
- Essa técnica baseia-se na separação das instruções de desvio em 3 sub-instruções
- As sub-instruções de *Prepare-to-branch e Compare* são escalonadas antecipadamente à posição original do desvio no código
 - Um bit de predicado é associado a cada bloco básico seguinte à instrução de desvio
 - as instruções que estão no caminho *verdadeiro* da condição do desvio (calculada por *compare*) são marcadas como "verdadeiras" e as demais, como "falsas" as instruções com predicado "falso" não são executadas pelo processador



Movimentação de instruções com "predicação"

- A movimentação de instruções entre diferentes blocos básicos é suportada pela predicação de instruções
- Através dessa técnica as instruções podem ser movimentadas sem a necessidade de se realizar execução especulativa
 - a movimentação de instruções permite ao compilador explorar melhor o paralelismo oferecido pelo processador
 - processadores EPIC n\u00e3o executam instru\u00f3\u00f3es de desvio especulativamente

INF01113 - Organização de Computadores


Estrutura original Estrutura original • "OP1" movimentada para outro Bloco Básico • "OP1" somente executa se o branch for verdadeiro, pois seu predicado é servicio de la companya de la

INF01113 - Organização de Comp

Predição dinâmica de desvios

- A cache de instruções permite a leitura de instruções e a verificação das previsões de desvio em apenas 1 ciclo de relógio
- Instruções de desvio são lidas na primeira metade de um ciclo e na segunda metade é verificada a sua informação acerca da previsão de desvios
- Se uma previsão é assumida como "verdadeira", as próximas instruções buscadas na memória correspondem ao endereço destino do desvio
- · O Itanium possui uma branch history cache de 12 Kbytes
 - a previsão é realizada com base nas 4 últimas execuções da instrução de desvio

INF01113 - Organização de Computadores



Leitura especulativa de operandos na memória

 Instruções para leitura (load) e escrita na memória (store) são especulativamente executadas, baseados na premissa que os dados não serão alterados

IA-32 Instruction Instruction

Store [y]=r2 Load r1=[x]

Para aumentar o desempenho, [X] pode ser carregado antecipadamente em relação a sua posição original no código. No entanto, [y] pode sobrescrever [X] → [y] é um ponteiro para [X]


Load.s r1=[x] especula
Instruction
Instruction


Store [y]=r1

[x] é carregado especulativamente e sua posição de memória é verificada (para ver se não ocorreram alterações) quando o valor é

INF01113 - Organização de Computadores

verifica





7. Processador Crusoe

- Processador simples

 poucas unidades funcionais

 - parte de controle simplificada economia de potência
- Compatível com o conjunto de instruções "x86"
- Realiza tradução dinâmica de código, no nível do conjunto de instruções
 - aplicações são escritas com código "assembly" para o conjunto de instruções do "x86"
- Implementa um *compromisso* entre HW e SW na execução de algoritmos
 - SW → decodificação de instruções "x86" e escalonamento destas em instruções VLIW
 HW → processador VLIW

INF01113 - Organização de Computadores

Características arquiteturais

- Processador VLIW com:

 2 unidades de inteiros

 1 unidade de ponto flutuante

 1 unidade de memória

 1 unidade para desvios

- 1 unidade para desvios
 banco de registradores com 64 registradores para inteiros
 banco de registradores com 32 registradores para ponto flutuante


 1 instrução VLIW é chamada de molécula
 pode conter até 4 instruções RISC, chamadas de átomos
 tamanho varia de 64 até 128 bits
- tamanimo varia de et a de 120 biss todos os átomos executam em paralelo a posição de cada átomo determina a unidade na qual este é executado · simplifica as unidades de decodificação e despacho de instruções


INF01113 - Organização de Computadores

Comparação entre arquiteturas VLIW Crusoe Superescalar INF01113 - Organização de Computadore:

Moléculas e mapeamento – princípios

- Moléculas são executadas sequencialmente
 - não há execução fora-de-ordem
 - hardware da parte de controle simplificado
- Moléculas são criadas a partir da tecnologia chamada "Code Morphing"
 - durante a execução do programa
 - tradução de código "x86"
 - tenta paralelizar ao máximo as instruções
 - · moléculas com 4 instruções






Code Morphing

- Sistema de tradução dinâmica

 x85 ISA → Crusoe VLIW ISA
 Armazenado em uma ROM dentro do processador
 É o primeiro programa a ser executado quando o processador
 inicializa
- Apenas o próprio código do *Code Morphing* é escrito através do conjunto de instruções do Crusoe

INF01113 - Organização de Computadores



Características do "code morphing"

- Pode traduzir um grupo inteiro de operações "x86" simultaneamente
 - processadores "nativos" traduzem (para microcódigo) uma instrução por vez
- poi vez.
 As instruções traduzidas são armazenadas em uma memória cache especifica → translation cache

 traduções são realizadas apenas "uma" vez durante a execução do código

 - courgo
 o tempo de tradução e o consumo de potência são amortizados através
 das sucessivas execuções

 O que permite emprego de algoritmos para traduções e escalonamento
 mais "sofisticados"

 - mais "sonsticatos" somente possível quando não ocorrem falhas na *translation cache* o tamanho da *translation cache* é determinado pelo sistema operacional

