Universidade Federal do Rio Grande do Sul Instituto de Informática

Organização de Computadores

Aula 19

Memória virtual

INF01113 - Organização de Computadores

Memória virtual

- 1. Introdução
- 2. Paginação
- 3. Translation Look-Aside Buffer
- 4. Mecanismos de translação de endereços

INF01113 - Organização de Computadores

1. Introdução

- · memória principal semicondutora
 - capacidade limitada
 - tempo de acesso entre 10 e 20 ns
- · memória secundária em disco
 - capacidade muito maior
 - tempo de latência entre 10 e 30 ms

INF01113 - Organização de Computadores

O problema

- Nosso computador tem 32 Kbytes de memória principal
- Como podemos:
- a) rodar programas que usam mais do que 32 Kbytes?

Dividir o programa em pedaços <= 32 Kbytes

Deixar que o programador se preocupe como trazer cada pedaço para a memória no momento certo

b) permitir que vários usuários usem o computador?


Paga-se alguém para verificar cada programa e realizar as tarefas acima, considerando os diversos programas como um único programa imenso!

c) executar vários programas ao mesmo tempo?

INF01113 - Organização de Computadores

Memória Virtual: a solução!

- Memória Virtual: técnica que nos permite ver a memória principal como uma cache de grande capacidade de armazenamento
- É apenas mais um nível na hierarquia de memórias



- mecanismo automático de gerência de memória, que traz automaticamente para a MP os blocos de informação (do disco) necessários
- usuário tem a impressão de trabalhar com uma memória única, do tamanho da memória secundária, mas com tempo de acesso próximo do tempo da MP

INF01113 - Organização de Computadores

Tempo de acesso

Tempo médio de acesso Tma é dado por

Tma = Tm + (1 - h) Ts

onde Tm = tempo de acesso à MP Ts = tempo de acesso ao disco h = hit ratio

p.ex. se Tm = 20 ns, Ts = 20 ms, h = 0.9999então $Tma = 2,02 \mu s (100 x maior do que Tm)$

INF01113 - Organização de Computadores

Por que MV é differente das caches?

- Miss penalty é MUITO maior (milhões de ciclos)! Se informação não está na memória, está no disco!
- Logo:
 - miss ratio precisa ser bem menor do que em cache
 - alta penalidade do miss => necessário buscar blocos maiores em disco
 - princípio de localidade opera sobre blocos maiores de dados ou instruções e leva a hit ratios bem mais elevados
 - mapeamento associativo das páginas
 - misses são tratados por software (há tempo disponivel)
 - técnica de escrita write-through não é uma opção. Usa-se write-back.

INF01113 - Organização de Computadores

Terminologia

· mesma idéia da cache, mas com terminologia diferente

cache	MV
bloco	página (ou segmento)
cache miss	page fault
endereço	endereço virtual (ou lógic
índice	endereço real (ou físico)

- · endereço virtual (lógico): gerado pelo programa
 - · deve endereçar todo espaço em disco
 - · maior número de bits
- · endereço real (físico): endereço na memória principal
 - · menor número de bits

INF01113 - Organização de Computadores

Unidade de Gerenciamento de Memória

- MMU (Memory Management Unit)
 - gerência da hierarquia de memória
 - proteção de memória
 - usualmente integrada dentro do microprocessador
- MMU deve fazer mapeamento do endereço virtual para endereço real
- · SO usa a MMU

INF01113 - Organização de Computadores

2. Paginação

- Por que paginação? Resposta: mecanismo simples para tradução de endereços virtuais em reais e para gerenciamento do espaço de memória
- espaços de memória real e virtual divididos em blocos chamados de páginas
 - páginas tem tipicamente de 64 bytes a 4 Kbytes
- · endereços virtuais e reais divididos em 2 campos
 - endereço da página
 - endereço da linha (ou palavra), dentro da página

INF01113 - Organização de Computadores


Paginação memória virtual = 4 GB mapeamento página virtual página virtual 4 KB 1 M páginas de 4 KB n° página = 20 bits endereço virtual = 32 bits n° página = 16 bits n° página = 18 bits n° página = 18 bits

Paginação

- page fault ocorre quando a página virtual não está na memória principal
- mapeamento completamente associativo, mais eficiente, ajuda a diminuir alta penalidade dos page faults
- Como transformar endereçamento original do programa no enderecamento real?
- · page tables
 - guardam a correspondência entre páginas virtuais e páginas reais
 - permitem a translação de endereços

INF01113 - Organização de Computadores

Paginação



 É apenas uma função de mapeamento dos endereços virtuais (do disco) para endereços reais (físicos) na memória principal

INF01113 - Organização de Computadores

Gerência de processos

- · cada processo tem sua própria tabela de páginas
 - processos são compilados para espaços de endereçamento virtuais
 - tabela de páginas define toda a utilização do espaço de endereçamento pelo processo
- sistema operacional é responsável pela alocação de espaço físico para o espaço virtual de cada processo
 - SO carrega tabela de páginas de cada processo
- hardware possui registrador que aponta para início da tabela de páginas do processo atual
- quando novo processo passa a ser ativo, sistema operacional só precisa atualizar valor deste registrador

INF01113 - Organização de Computadores

Paginação

- · main memory translation table (MMTT)
 - implementada em hardware
 - tamanho = nº de páginas na memória principal
- · disk memory translation table (DMTT)
 - implementada em software, armazenada na memória principal
 - tamanho = nº de páginas em disco
- algoritmo de substituição, em software, para selecionar página da memória principal a ser substituída em caso de page fault
- · bom desempenho é garantido pelo princípio de localidade

INF01113 - Organização de Computadores

Paginação processador endereço virtual página linha page fault (miss) mecanismo main mem. de translação translation de endereco table disk mem. hit translation table linha página endereco real memória disco principal INF01113 - Organização de Computadores

Tamanho de páginas

- tamanhos de páginas variam muito, de 64 bytes a 4 Mbytes
- · página de pequeno tamanho
 - tempo curto para transferência de página entre disco e memória
 - muitas páginas de diferentes programas podem estar residentes em memória
 - exige page tables muito grandes, que ocupam espaço em memória
 - mais adequada para instruções
- · página de grande tamanho
 - page tables pequenas
 - tempo longo para transferência de página entre disco e memória
 - mais adequada para dados (gráficos exigem páginas muito grandes)

INF01113 - Organização de Computadores


Tamanho de páginas

- solução de compromisso: permitir páginas de tamanhos diversos para código e dados
- Pentium permite selecionar página de 4 K ou 4 Mbytes
- · Motorola MC88200
 - páginas de 4 Kbytes para programas de usuário
 - páginas de 512 Kbytes para programas do sistema, que devem residir sempre em memória

INF01113 - Organização de Computadores


Enderecamento virtual e caches

· cilco extra de memoria para traduzir um VA to a PA



 Custo de acesso a cache MUITO CARO (cada acesso são na verdade dois acessos!)


INF01113 - Organização de Computadores



3. Translation Look-Aside Buffer

- · nº de páginas na memória secundária é muito grande
 - espaço virtual de 2³²bytes, páginas de 4K bytes, 4 bytes por entrada na tabela
 - 4 MBytes apenas para a tabela de páginas!!!
 - tamanho excessivo da main memory translation table
- se tabela ficar na memória principal => dois acessos à memória a cada cache miss
- working set = conjunto de páginas mais prováveis de serem acessadas num dado momento, devido ao princípio de localidade
- Translation Look-Aside Buffer (TLB)
 - implementado em hardware
 - traduz endereços virtuais para endereços reais
 - só inclui páginas do working set
 - pode ser considerado como uma "cache" da MMTT
- Main Memory Translation Table (MMTT)
 - implementada em software

INF01113 - Organização de Computadores




Translation Look-Aside Buffer

- · algoritmo de substituição entre TLB e MMTT
 - usualmente em hardware
- diversos microprocessadores recentes processam misses no TLB em software
 - menor desempenho
 - maior flexibilidade no algoritmo de substituição
- exemplos
 - MIPS
 - Alpha
 - HP PA
 - UltraSparc

INF01113 - Organização de Computadores

4. Mecanismos de translação de endereços mapeamento direto

- endereço de página virtual é utilizado como endereço de uma memória cujo conteúdo é o endereço de página real procurado
- tamanho = nº de páginas na memória virtual
- utilizado na MMTT (em software), mas não na TLB



Mecanismos de translação de endereços mapeamento completamente associativo - memória associativa contém endereços virtual e real - comparação simultânea com todos os endereços virtuais

memória associativa

comparação simultânea

INF01113 - Organização de Computadores

linha

página

endereco

Mecanismos de translação de endereços mapeamento completamente associativo

- utilizado em diversos microprocessadores
 - MIPS R2000 / R3000 TLB com 64 posições
 - Motorola RISC MC88100 TLB com 56 posições
 - Alpha 21164
 - TLB de instruções 48 posições
 - TLB de dados 64 posições

INF01113 - Organização de Computadores

Mecanismos de translação de endereços mapeamento conjunto – associativo (I-way) tag indice n linha endereço virtual tag indice n linha endereço virtual endereço página linha linha real

Mecanismos de translação de endereços

mapeamento conjunto – associativo

- endereços divididos em 3 campos: tag, índice, linha
- endereço da página = tag e índice
- 1-way associativo: cada posição da tabela contém um par < end. página virtual, end. página real >
 - apenas um comparador
 - endereços de páginas virtuais armazenados na tabela têm índices diferentes
- n-way associativo: cada posição da tabela contém n pares de endereços de página
 - n comparadores
 - n endereços de páginas virtuais armazenados na tabela têm mesmo índice

INF01113 - Organização de Computadores

Mecanismos de translação de endereços mapeamento conjunto – associativo

- Motorola 68040
 - 2 TLBs 4-way associativos, com 64 posições
- Intel 486
 - TLB 4-way associativo, com 32 posições
- Intel i860
- TLB 4-way associativo, com 64 posições
- · PowerPC 604
- TLB 8-way associativo, com 64 posições
- Pentium II
 - TLB de instruções. 4-way associativo, com 32 posições
 - TLB de dados, 4-way associativo, com 64 posições

INF01113 - Organização de Computadores

Combinações de eventos na TLB

TLB	Page Table	Cache	Possível? Quais circunstâncias?
Hit	Hit	Hit	
Hit	Hit	Miss	
Miss	Hit	Hit	
Miss	Hit	Miss	
Miss	Miss	Miss	
Hit	Miss	Miss/ Hit	
Miss	Miss	Hit	

Combinações de eventos na TLB

TLB	Page Table	Cache	Possível? Quais circunstâncias?
Hit	Hit	Hit	Yes – what we want!
Hit	Hit	Miss	Yes – although the page table is not checked if the TLB hits
Miss	Hit	Hit	Yes – TLB miss, PA in page table
Miss	Hit	Miss	Yes – TLB miss, PA in page table, but data not in cache
Miss	Miss	Miss	Yes – page fault
Hit	Miss	Miss/ Hit	Impossible – TLB translation not possible if page is not present in memory
Miss	Miss	Hit	Impossible – data not allowed in cache if page is not in memory