

UNIVERZITET U BEOGRADU – ELEKTROTEHNIČKI
FAKULTET
KATEDRA ZA ELEKTRONIKU

DIGITALNA ELEKTRONIKA 1

Materijali za računske vežbe

ANALIZA LOGIČKIH KOLA SA MOS TRANZISTORIMA

Vežbe 8

Autori:

Nikola Petrović p.z.nikola@etf.bg.ac.rs
Haris Turkmanović haris@etf.bg.ac.rs

Beograd, 9. oktobar 2026.

Sadržaj

Modeli i oznake	2
1 Zadatak 1: NMOS invertor sa pasivnim opterećenjem	2
2 Zadatak 2: opterećenje sa indukovanim kanalom	5
3 Zadatak 3: opterećenje sa ugrađenim kanalom	7
4 Zadatak 4: CMOS invertor	9
5 Zadatak 5: sinteza statičkog CMOS kola	11
6 Zadatak 6: dualne PDN i PUN mreže	14
7 Zadatak 7: dimenzionisanje tranzistora	16
8 Zadatak 8: dinamička i domino logika	18
9 Zadatak 9: vremenski dijagram dinamičkog kola	20
10 Zadatak 10: transmisioni gejtovi	22

Modeli i oznake


Koristimo pojednostavljeni model, bez modulacije dužine kanala, struja curenja i parazitskih kapacitivnosti, osim gde su izričito potrebne. Za NMOS označimo $B = \mu_n C_{ox} W/L$, $E = E_C L$ i $u = V_{GS} - V_T$. Za $u \leq 0$ je $I_D = 0$. Za $u > 0$ i $V_{DS} \geq 0$, struje u omskoj oblasti i zasićenju su

$$I_{D,\text{lin}} = \frac{B}{1 + V_{DS}/E} \left(u V_{DS} - \frac{V_{DS}^2}{2} \right), \quad I_{D,\text{sat}} = \frac{B}{2} \frac{u^2}{1 + u/E}. \quad (0.1)$$

U ovom modelu granica oblasti uzima se kao $V_{DS} = u$, a $v_{\text{sat}} = \mu_n E_C / 2$. To je zadati aproksimativni model, a ne model konkretne tehnologije. Struja je na toj granici neprekidna, ali nagib omskog izraza po V_{DS} postaje negativan pre granice i ne spaja se glatko sa konstantnom strujom zasićenja. Zato ovaj izraz ne daje fizički pouzdanu karakteristiku u celoj okolini prelaska u zasićenje. U nastavku se čuvaju zadate jednačine i posebno označavaju dodatne aproksimacije. Za $V_{DS}/E \ll 1$, odnosno $u/E \ll 1$, odgovarajući imenilac može se aproksimirati jedinicom. Za PMOS se koriste pozitivni naponi V_{SG} , V_{SD} i prag $|V_{TP}|$. Kao u vežbi 07, V_H , V_L označavaju krajnje/stabilne nivoe bez poremećaja; garantovane granice su $V_{OH} = f(V_{IL})$ i $V_{OL} = f(V_{IH})$. Aproksimacija garantovanih nivoa krajnjim/stabilnim nivoima posebno je naznačena.

1 Zadatak 1: NMOS invertor sa pasivnim opterećenjem

- Za NMOS invertor sa kratkim kanalom i otpornim opterećenjem odrediti izraze za izlazne nivoe, V_{IL} , V_{IH} i napon prebacivanja V_S .
- Izračunati margine šuma za višestruke izvore šuma ako je $\mu_n C_{ox} = 430 \mu\text{A}/\text{V}^2$, $V_T = 0.4 \text{ V}$, $W/L = 2$, $V_{DD} = 1.2 \text{ V}$, $R_L = 20 \text{ k}\Omega$.



Slika 1: NMOS invertor sa otpornim opterećenjem; podloga je vezana za masu.

Rešenje

a) Izlazni nivoi i pragovi. Za $v_U < V_T$ tranzistor ne vodi, pa nema pada napona na otporniku i $V_H = V_{DD}$. Kada je ulaz V_H , izlaz V_L je nizak, a tranzistor u omskoj oblasti. Iz $I_{R_L} = I_D$ sledi

$$\frac{V_{DD} - V_L}{R_L} = \frac{B_n}{1 + V_L/E} \left[(V_H - V_T)V_L - \frac{V_L^2}{2} \right]. \quad (1.1)$$

Ako se zanemari V_L/E , dobija se, uz $\alpha = 1/(B_n R_L)$,

$$V_L^2 - 2(\alpha + V_{DD} - V_T)V_L + 2\alpha V_{DD} = 0. \quad (1.2)$$

Bira se manji koren koji zadovoljava $0 \leq V_L < V_{DD} - V_T$, a ne proizvoljan pozitivan koren. Zanemarivanjem i V_L^2 dobija se dodatna aproksimacija

$$V_L \approx \frac{V_{DD}}{1 + B_n R_L (V_{DD} - V_T)}. \quad (1.3)$$

Ulazne granice su tačke nagiba $dv_I/dv_U = -1$. Blizu V_{IL} tranzistor radi u zasićenju:

$$\frac{V_{DD} - v_I}{R_L} = \frac{B_n}{2} \frac{(v_U - V_T)^2}{1 + (v_U - V_T)/E} = \frac{W v_{\text{sat}} C_{\text{ox}} (v_U - V_T)^2}{(v_U - V_T) + E}. \quad (1.4)$$

Ako je $(v_U - V_T)/E \ll 1$, tada

$$\frac{V_{DD} - v_I}{R_L} \approx \frac{B_n}{2} (v_U - V_T)^2, \quad (1.5)$$

$$-\frac{1}{R_L} \frac{dv_I}{dv_U} = B_n (v_U - V_T), \quad V_{IL} = V_T + \alpha. \quad (1.6)$$

Blizu V_{IH} tranzistor je u omskoj oblasti:

$$\frac{V_{DD} - v_I}{R_L} = \frac{B_n}{1 + v_I/E} \left[(v_U - V_T)v_I - \frac{v_I^2}{2} \right]. \quad (1.7)$$

$$\frac{V_{DD} - v_I}{R_L} \approx B_n \left[(v_U - V_T)v_I - \frac{v_I^2}{2} \right]. \quad (1.8)$$

Diferenciranje daje $-v'_I/R_L = B_n[(v_U - V_T)v'_I + v_I - v_I v'_I]$. U tački $v'_I = -1$:

$$\frac{1}{R_L} = B_n(V_T - V_{IH} + 2v_I), \quad V_{IH} = V_T - \alpha + \sqrt{\frac{8\alpha V_{DD}}{3}}. \quad (1.9)$$

Na pragu $v_U = v_I = V_S$, NMOS je u zasićenju ($V_{DG} = 0$), pa

$$\frac{V_{DD} - V_S}{R_L} = \frac{B_n}{2} \frac{(V_S - V_T)^2}{1 + (V_S - V_T)/E}. \quad (1.10)$$

Može se rešavati numerički na fizičkom intervalu (V_T, V_{DD}) , npr. bisekcijom. Početna procena $V_{DD}/2$ nije dodatna jednačina.

b) Numerički rezultati. $B_n = 860 \mu\text{A}/\text{V}^2$ i $\alpha = 0.0581395 \text{ V}$. U aproksimaciji bez korekcije kratkog kanala:

Tabela 1: Aproksimativni nivoi invertora sa otpornim opterećenjem.

Veličina	Vrednost
V_H	1.2 V
V_L , dodatno linearizovano	0.081301 V
V_L , manji koren kvadratne jednačine	0.085567 V
V_{IL}	0.458140 V
V_{IH}	0.773192 V


Procene margina pomoću krajnjih nivoa su $NM_0 \approx 0.376839 \text{ V} \approx 0.38 \text{ V}$ i $NM_1 \approx 0.426808 \text{ V} \approx 0.43 \text{ V}$. Ako se garantovani izlazi odrede u tačkama nagiba -1 u istom aproksimativnom modelu, sledi

$$\begin{aligned}
 V_{OH} &= V_{DD} - \alpha/2 = 1.170930 \text{ V}, \\
 V_{OL} &= \sqrt{2\alpha V_{DD}/3} = 0.215666 \text{ V}, \\
 NM_0 &= 0.242474 \text{ V}, \quad NM_1 = 0.397739 \text{ V}.
 \end{aligned}
 \tag{1.11}$$

Parametar E_{CL} nije zadat. Zato se iz datih podataka ne mogu izračunati tačni rezultati modela kratkog kanala niti potvrditi mala vrednost zanemarenih odnosa. Bez tih korekcija dobilo bi se $V_S = 0.652350 \text{ V}$; to je samo rezultat označene aproksimacije.

2 Zadatak 2: opterećenje sa indukovanim kanalom

- a) Za inverter sa slike 2 odrediti visoki izlazni nivo i $K_R = (W_1/L_1)/(W_2/L_2)$. Dato je $2|\phi_F| = 0.88 \text{ V}$, $V_{T0} = 0.4 \text{ V}$, $V_{DD} = 1.2 \text{ V}$, $\gamma = 0.2 \text{ V}^{1/2}$, $\mu_n = 270 \text{ cm}^2/(\text{Vs})$, $C_{ox} = 1.6 \mu\text{F}/\text{cm}^2$, $v_{\text{sat}} = 8.0 \cdot 10^6 \text{ cm/s}$, $E_C L = 0.6 \text{ V}$, $V_L = 0.1 \text{ V}$, $L_1 = L_2 = 100 \text{ nm}$ i $V_{GG} = V_{DD}$.
- b) Odrediti donju granicu napona V_{GG} za omski rad opterećenog tranzistora u celom opsegu izlaza, kao i visoki izlazni nivo u tom slučaju.



Slika 2: NMOS inverter sa opterećenim tranzistorom sa indukovanim kanalom.

Rešenje

a) **Efekat podloge i odnos geometrija.** Za $V_{GG} = V_{DD}$ opterećni tranzistor ima spojene gejt i drejn, pa kada vodi radi u zasićenju. Punjenje izlaza prestaje pri $V_H = V_{DD} - V_{T2}(V_H)$. Pošto su podloge na masi,

$$V_{T2}(v) = V_{T0} + \gamma \left(\sqrt{v + 2|\phi_F|} - \sqrt{2|\phi_F|} \right). \quad (2.1)$$

$$V_H = V_{DD} - V_{T0} - \gamma \left(\sqrt{V_H + 2|\phi_F|} - \sqrt{2|\phi_F|} \right). \quad (2.2)$$

Kada se naponi izraze u voltima, numerička jednačina je $V_H = 0.9876166 - 0.2\sqrt{V_H + 0.88}$. Iteracija počev od 0.8 daje $V_H = 0.733564 \text{ V}$; efekat podloge smanjuje izlazni visoki nivo. Na niskom izlazu $v_I = V_L$, sa ulazom $v_U = V_H$, M_1 radi omski, a M_2 u zasićenju. Jednakost struja je

$$\frac{W_1 \mu_n C_{ox}}{L_1 (1 + v_I/E_1)} \left[(v_U - V_{T1})v_I - \frac{v_I^2}{2} \right] = \frac{W_2 v_{\text{sat}} C_{ox} (V_{DD} - v_I - V_{T2})^2}{V_{DD} - v_I - V_{T2} + E_2}. \quad (2.3)$$

Ovde je $V_{T1} = V_{T0}$ i $V_{T2}(0.1 \text{ V}) = 0.410373 \text{ V}$. Obe pretpostavljene oblasti rada su zadovoljene: $0.1 < 0.733564 - 0.4$, a $V_{DS2} = V_{GS2} = 1.1 \text{ V}$. Uz $u_2 = V_{DD} - V_L - V_{T2}(V_L)$,

$$K_R = \frac{v_{\text{sat}} L_2}{\mu_n} \frac{(1 + V_L/E_1)u_2^2}{(u_2 + E_2)[(V_H - V_{T0})V_L - V_L^2/2]} \approx 4.49558. \quad (2.4)$$

Dati parametri su blago neusaglašeni: $2v_{\text{sat}}L/\mu_n = 0.592593 \text{ V}$, dok je zadato $E_C L = 0.6 \text{ V}$. Direktna upotreba datih brojeva u (2.3) daje $K_R = 4.49558$. Ako se nametne tačna relacija $v_{\text{sat}} = \mu_n E_C / 2$ uz $E_C L = 0.6 \text{ V}$, dobija se $K_R = 4.55177$. Razlika je oko 1.25%, pa su oba jasno označena tumačenja navedena.


b) Povišeno upravljanje opterećenjem. Uslov omskog rada je $V_{DS2} < V_{GS2} - V_{T2}$, odnosno

$$V_{GG} > V_{DD} + \max_{0 \leq v_I \leq V_{DD}} V_{T2}(v_I) = V_{DD} + V_{T2}(V_{DD}). \quad (2.5)$$

Prag raste sa naponom sorsa, pa maksimum nastupa na V_{DD} . Dobijamo $V_{T2}(V_{DD}) = 0.500827 \text{ V}$ i $V_{GG} > 1.700827 \text{ V}$. Broj 1.700827 V je donja granica (infimum); za strogu nejednakost ne postoji najmanja dopuštena vrednost. Visoki izlaz tada teži $V_H = V_{DD} = 1.2 \text{ V}$ u idealnom statičkom modelu.

3 Zadatak 3: opterećenje sa ugrađenim kanalom

Za NMOS inverter sa slike 3, čije opterećenje ima ugrađeni kanal i kratko spojene gejt i sors, odrediti margine šuma za višestruke izvore šuma.



Slika 3: Inverter sa opterećnim tranzistorom sa ugrađenim kanalom.

Rešenje

Za M_2 je $V_{T02} < 0$, pa kanal postoji i pri $V_{GS2} = 0$. Zasićenje nastupa kada $V_{DS2} \geq -V_{T2} = |V_{T2}|$. Efekat podloge daje

$$V_{T2}(v_I) = V_{T02} + \gamma \left(\sqrt{v_I + 2|\phi_F|} - \sqrt{2|\phi_F|} \right). \quad (3.1)$$

Pretpostavlja se da $V_{T2}(v_I) < 0$ u celom posmatranom opsegu. Inače opterećenje može prestati da vodi pre dostizanja šine i analiza se mora prilagoditi. Kada je M_1 isključen, M_2 je pri kraju punjenja u omskoj oblasti i $V_H = V_{DD}$, a ne unapred zadatih 5 V.

Određivanje V_{IL} . M_1 je u zasićenju, a M_2 omski. Uz $t(v_I) = -V_{T2}(v_I) > 0$ i $d = V_{DD} - v_I$, jednakost struja je

$$\frac{W_1 v_{\text{sat}} C_{ox} (v_U - V_{T1})^2}{v_U - V_{T1} + E_1} = \frac{W_2 \mu_n C_{ox}}{L_2 (1 + d/E_2)} \left[t(v_I) d - \frac{d^2}{2} \right]. \quad (3.2)$$

Za male $(v_U - V_{T1})/E_1$ i d/E_2 , a uz privremeno konstantan $t = t(V_{DD})$, važi

$$\frac{W_1 v_{\text{sat}} C_{ox}}{E_1} (v_U - V_{T1})^2 \approx \frac{W_2 \mu_n C_{ox}}{L_2} \left[t d - \frac{d^2}{2} \right], \quad (3.3)$$

$$K_R (v_U - V_{T1})^2 = 2td - d^2, \quad K_R = \frac{W_1 L_2}{W_2 L_1}. \quad (3.4)$$

Diferenciranjem i postavljanjem $v_I' = -1$ dobijamo

$$v_I = V_{DD} - t + K_R (V_{IL} - V_{T1}). \quad (3.5)$$

Sistem (3.4)–(3.5) daje

$$V_{IL} = V_{T1} + \frac{t}{\sqrt{K_R(K_R + 1)}}, \quad V_{OH} \approx V_{DD} - t \left(1 - \sqrt{\frac{K_R}{K_R + 1}} \right). \quad (3.6)$$

Ako se efekat podloge ne zamrzne na referentnoj tački, pri diferenciranju mora se uključiti dt/dv_I ; prethodni zatvoreni izrazi tada ne važe.

Određivanje V_{IH} i niskog nivoa. Sada je M_1 omski, a M_2 u zasićenju:

$$\frac{W_1 \mu_n C_{ox}}{L_1 (1 + v_I/E_1)} \left[(v_U - V_{T1})v_I - \frac{v_I^2}{2} \right] = \frac{W_2 v_{sat} C_{ox} t (v_I)^2}{t(v_I) + E_2}. \quad (3.7)$$

Uz $v_I/E_1 \ll 1$ i konstantan $t_0 = -V_{T02}$, definišimo $Q = t_0^2/(1 + t_0/E_2) > 0$. Tada

$$K_R[2(v_U - V_{T1})v_I - v_I^2] = Q, \quad (3.8)$$

$$V_{IH} - V_{T1} = 2v_I, \quad V_{OL} \approx \sqrt{\frac{Q}{3K_R}}, \quad V_{IH} = V_{T1} + 2\sqrt{\frac{Q}{3K_R}}. \quad (3.9)$$

Na krajnjem niskom nivou ($v_U = V_H$) sledi

$$K_R[2(V_H - V_{T1})V_L - V_L^2] = Q. \quad (3.10)$$

Manji fizički koren je $V_L = (V_H - V_{T1}) - \sqrt{(V_H - V_{T1})^2 - Q/K_R}$. Ako se zanemari V_L^2 , $V_L \approx Q/[2K_R(V_H - V_{T1})]$. Garantovane margine u navedenoj aproksimaciji su $NM_0 = V_{IL} - V_{OL}$ i $NM_1 = V_{OH} - V_{IH}$. Procena na osnovu stabilnih nivoa koristi V_L, V_H umesto garantovanih granica V_{OL}, V_{OH} .

Nisu dati napajanje, geometrije ni parametri tranzistora. Zato se ne mogu navesti jedinstvene numeričke margine. Svako simboličko rešenje zahteva nenegativan diskriminant, napone između šina i proveru pretpostavljenih oblasti rada.

4 Zadatak 4: CMOS inverter


- U ravni (v_U, v_I) odrediti oblasti rada NMOS i PMOS tranzistora CMOS invertora (*Complementary MOS*).
- Izračunati V_S za $W_{p1} = 400 \text{ nm}$ i $W_{p2} = 100 \text{ nm}$, uz $W_n = 100 \text{ nm}$ i $L_n = L_p = 100 \text{ nm}$. Dato je $V_{DD} = 1.2 \text{ V}$, $V_{TN} = |V_{TP}| = 0.4 \text{ V}$, $E_{CP} = 24 \text{ V}/\mu\text{m} = 4E_{CN}$. Objasniti uticaj širine PMOS tranzistora.

Rešenje

a) Oblasti rada. NMOS vodi ako je $v_U > V_{TN}$, a PMOS ako je $V_{DD} - v_U > |V_{TP}|$. Za tranzistore koji vode:

$$\begin{aligned} \text{NMOS zasićen: } v_I &\geq v_U - V_{TN}, \\ \text{PMOS zasićen: } V_{DD} - v_I &\geq V_{DD} - v_U - |V_{TP}|, \\ v_I &\leq v_U + |V_{TP}|. \end{aligned} \quad (4.1)$$

Suprotne stroge nejednakosti određuju omske oblasti; jednakosti su granice. Isključene oblasti određuju samo uslovi gejta. Na $v_U = v_I = V_S$ oba tranzistora su u zasićenju. Oznake I–V na slici prate karakteristiku prenosa; za proizvoljnu tačku van nje koriste se prethodne nejednakosti. Bez modulacije dužine kanala srednji deo idealizovane karakteristike je vertikalalan: pri jednakim strujama zasićenja statičke jednačine ne izdvajaju jedan izlazni napon. Crna linija prikazuje samo redosled oblasti, a brojna vrednost V_S računa se u tački b).



I: N ne vodi, P omski II: N zasićen, P omski
 III: oba zasićena IV: N omski, P zasićen
 V: N omski, P ne vodi
 I–V: oblasti duž karakteristike prenosa.
 Crna linija je shematska; V_S zavisi od odnosa geometrija.

Slika 4: Granice oblasti rada: N označava NMOS, P PMOS.

b) Napon prebacivanja. Uz pretpostavku istog v_{sat} i C_{ox} za oba tipa izjednačavaju se struje:

$$\frac{W_n(V_S - V_{TN})^2}{V_S - V_{TN} + E_{CN}L_n} = \frac{W_p(V_{DD} - V_S - |V_{TP}|)^2}{V_{DD} - V_S - |V_{TP}| + E_{CP}L_p}. \quad (4.2)$$

$E_{CN} = 6 \text{ V}/\mu\text{m}$, pa $E_{CN}L_n = 0.6 \text{ V}$, a $E_{CP}L_p = 2.4 \text{ V}$. Rešavanje bez zamrzavanja imenilaca daje

Tabela 2: Prag CMOS invertora za dve širine PMOS tranzistora.

W_p [nm]	W_p/W_n	V_S [V]
400	4	0.611288
100	1	0.537965

Rešenja su u intervalu $(0.4, 0.8) \text{ V}$ i zadovoljavaju pretpostavljene oblasti rada. Jači PMOS pomera prag naviše: potreban je viši ulaz da NMOS uravnoteži njegovu struju. Ako brzine zasićenja ili oksidne kapacitivnosti nisu jednake, njihov odnos mora ostati u (4.2); bez njega prag nije jednoznačno zadat.

5 Zadatak 5: sinteza statičkog CMOS kola


- Realizovati $Y = (A + B)(C + D)$ jednostepenim statičkim CMOS kolom ako su negacije ulaza raspoložive.
- Realizovati istu funkciju najmanjim brojem tranzistora u komplementarnoj statičkoj CMOS realizaciji kada negacije ulaza nisu raspoložive.

Rešenje


a) **Raspoloživi komplementarni ulazi.** PDN (*pull-down network*) povezuje izlaz sa masom kada je $Y = 0$. Zato

$$\bar{Y} = \overline{(A + B)(C + D)} = \bar{A}\bar{B} + \bar{C}\bar{D}. \quad (5.1)$$

Proizvodu odgovara redna, a zbiru paralelna veza NMOS tranzistora. PUN (*pull-up network*) je dualna mreža PMOS tranzistora: serijske veze prelaze u paralelne i obratno, uz iste signale na gejtovima. PMOS provodi za nulu na gejtju. Dobija se ukupno osam tranzistora.




Slika 5: PDN za funkciju iz tačke a).



Slika 6: Kompletna komplementarna CMOS realizacija.


b) Samo direktni ulazi. Prvo se realizuje $Y_1 = \overline{(A+B)(C+D)}$ pomoću osam tranzistora, pa se doda izlazni CMOS invertor sa dva tranzistora. Ukupno je potrebno deset tranzistora. Četiri zasebna ulazna invertora uz realizaciju iz a) zahtevala bi šesnaest. Broj deset je minimalan u acikličnim mrežama komplementarnih statičkih CMOS kola sa dualnim redno-paralelnim PDN/PUN mrežama, uz direktne primarne ulaze. Svaki od četiri bitna ulaza mora upravljati bar jednim NMOS-om i odgovarajućim PMOS-om. Jedan takav stepen sa direktnim ulazima daje nerastuću funkciju svakog ulaza, dok je tražena funkcija rastuća, pa je potreban i unutrašnji signal između stepena. On upravlja bar još jednim parom tranzistora: ukupno najmanje $2(4+1) = 10$. Prikazana realizacija dostiže ovu granicu.



Slika 7: Realizacija sa direktnim ulazima i završnim invertorom.

6 Zadatak 6: dualne PDN i PUN mreže

Za PDN sa slike 8: a) odrediti funkciju; b) nacrtati kompletno statičko CMOS kolo.




Slika 8: Zadana PDN mreža.

Rešenje


a) Logička funkcija.

$$\bar{Y} = A + B(C + D), \quad Y = \overline{A + B(C + D)} = \bar{A}\bar{B} + \bar{A}\bar{C}\bar{D}. \quad (6.1)$$

b) **Konstrukcija dualne mreže.** PM1 je tranzistor A , a PM2 ostatak mreže. U PDN su paralelni, pa su u PUN redni. U PM2 je PM3 tranzistor B , a PM4 grupa C, D . U PDN su PM3 i PM4 redni, pa su u PUN paralelni. PM4 čine PM5 (C) i PM6 (D): oni su paralelni u PDN, a redni u PUN. Hijerarhija je prikazana na slici 9, a tranzistorska realizacija na slici 10.




Slika 9: Razlaganje PDN i PUN na iste podmreže sa dualnim vezama.



Slika 10: Kompletno statičko CMOS kolo.

7 Zadatak 7: dimenzionisanje tranzistora

Odrediti odnose W/L tranzistora kola sa slike 11. Zanimaju se kapacitivnosti svih čvorova osim izlaznog i dato je $\mu_n = 2\mu_p$.



Slika 11: Kolo koje se dimenzioniše.

Rešenje


Sama pokretljivost ne određuje apsolutne dimenzije. Uzimamo zajedničku dužinu kanala, referentni invertor sa istim oksidom, približno jednakim apsolutnim pragovima i normalizovanim odnosima $(W/L)_n = 1$, $(W/L)_p = 2$ i približno izjednačavamo najgore otpornosti provodnih putanja. U nastavku w označava normalizovani odnos W/L . Za isti tip tranzistora $R \propto 1/w$. Redna veza daje

$$\frac{1}{w_S} = \frac{1}{w_1} + \frac{1}{w_2}, \quad w_S = \frac{w_1 w_2}{w_1 + w_2}. \quad (7.1)$$


Ako oba paralelna tranzistora vode, $w_P = w_1 + w_2$. U najgorem slučaju vodi samo jedan, pa

$$w_{P,\text{worst}} = \min(w_1, w_2). \quad (7.2)$$

PDN treba da ima najgoru ekvivalentnu širinu 1. Zato je $w_{nA} = 1$. Putanje $B-C$ i $B-D$ imaju po dva redna tranzistora; uz jednaku raspodelu otpornosti uzimamo $w_{nB} = w_{nC} = w_{nD} = 2$. PUN treba da ima najgoru ekvivalentnu širinu 2. Dve redne celine A i $[B \parallel (C + D)]$ dobijaju ekvivalentnu širinu po 4. Zato su $w_{pA} = w_{pB} = 4$, a $w_{pC} = w_{pD} = 8$. Putanje $A-B$ i $A-C-D$ obe daju $w_{eq} = 2$. Ovo je jedno praktično rešenje, a ne jedinstveno dimenzionisanje bez dodatnog kriterijuma površine ili kašnjenja.



Slika 12: Ekvivalentne širine redne i paralelne veze.



Slika 13: Normalizovani odnosi W/L svih tranzistora.

8 Zadatak 8: dinamička i domino logika

a) Projektovati jednostepeno dinamičko CMOS kolo za

$$Y = \overline{AB} \left(\overline{\bar{C} + \bar{A}\bar{D} + C(A + D) + \bar{C}\bar{D}} \right).$$


b) Realizovati $Z = \bar{Y}$ u domino logici, koristeći CMOS domino I i ILI kola sa proizvoljnim brojem ulaza. Ulazi i njihove negacije su raspoloživi.

Rešenje

a) Svođenje funkcije. Neka je $P = \bar{C} + \bar{A}\bar{D} + C(A + D)$. Za $CD = 1$ važi $P = 1$, pa $PCD = CD$. Otuda

$$Y = \overline{AB}(\bar{P} + \overline{CD}) = \overline{AB + PCD} = \overline{AB + CD}. \quad (8.1)$$

PDN sadrži dve paralelne grane sa po dva redna NMOS tranzistora. PMOS za pretpunjenje i NMOS za evaluaciju upravljani su istim signalom CLK. Za $CLK = 0$ izlaz se puni na jedinicu, a za $CLK = 1$ može se isprazniti kroz PDN.




Slika 14: Dinamičko kolo za Y; logička funkcija važi u fazi evaluacije.

b) Domino realizacija.

$$Z = \bar{Y} = AB + CD. \quad (8.2)$$


Na izlazu svakog dinamičkog stepena nalazi se statički inverter. Zato domino I stepeni daju $P = AB$, $Q = CD$, a završni domino ILI daje $Z = P + Q$. Negacije složenih izraza uklanjaju se De Morganovim pravilima $\overline{\bar{A}\bar{B}} = \bar{A} + \bar{B}$, $\overline{A + B} = \bar{A}\bar{B}$. Raspoloživost negiranih signala sama po sebi ne garantuje ispravan vremenski rad: tokom evaluacije ulazi domino stepena moraju biti stabilni ili monotono prelaziti sa 0 na 1. Izlaz invertora posle pretpunjenja počinje nulom i može samo porasti, što omogućava kaskadiranje. Ako je prethodna jedinica već ispraznila dinamički čvor, kasniji pad ulaza može prekinuti provodnu putanju, ali ne može ponovo napuniti čvor tokom iste evaluacije. Zato bi tadašnja kombinaciona vrednost mogla da se razlikuje od zapamćenog stanja.




Slika 15: Tri domino stepena; jednako označeni P i Q predstavljaju povezane vodove.

9 Zadatak 9: vremenski dijagram dinamičkog kola

Za dato dinamičko kolo i ulazne signale sa slika 16 i 17 nacrtati izlaz $Y(t)$.




Slika 16: Dinamičko kolo sa PDN funkcijom $C(A+B)$.



Slika 17: Zadati ulazi; vremenska osa je relativna, bez zadatih numeričkih trajanja.

Rešenje

U fazi evaluacije ostvaruje se $Y = \overline{C(A + B)}$, uz pamćenje prethodnog pražnjenja. Dok je $CLK = 0$, PMOS puni čvor i $Y = 1$. Dok je $CLK = 1$, izlaz može preći sa 1 na 0 kada postoji provodna putanja prema masi, ali ne može ponovo porasti pre sledećeg pretpunjenja. Na uzlaznoj ivici B u prvoj fazi evaluacije važi $C = 1$, pa izlaz pada na 0. Sledeće pretpunjenje ga vraća na 1. U narednim fazama sa $B = C = 1$ izlaz ponovo pada. Kada C opadne usred evaluacije, putanja ka masi se prekida, ali već ispražnjeni čvor ostaje na 0 do prvog narednog $CLK = 0$. Posle toga, dok je $C = 0$, izlaz ostaje visok. Zanemarena su propagaciona kašnjenja, curenje i raspodela naelektrisanja.




Slika 18: Izlaz pamti pražnjenje do sledeće faze pretpunjenja.

10 Zadatak 10: transmisioni gejtovi

- Odrediti funkcionalnu tabelu kola sa slike 19 za binarne ulaze.
- Dopuniti opis kada D može biti u stanju visoke impedanse.
- Transmisionim gejtovima realizovati $Y = AC + BC$.

Transmisioni gejt (TG) je paralelna veza NMOS i PMOS prekidača sa komplementarnim upravljanjem. Gornja oznaka u simbolu je upravljanje NMOS-om; TG provodi kada je ona 1, dok PMOS dobija njen komplement. Jednako označeni vodovi su povezani. Podrazumevaju se raspoloživi komplementarni upravljački signali i idealan statički model prekidača.



Slika 19: Tri multiplekzerske grupe realizovane transmisionim gejtovima.

Rešenje

a) **Binarni ulazi.** Gornja grana daje $P = \bar{B}D + BC$, a donja $Q = CD + \bar{C}B$. Izlaz bira P za $A = 1$, odnosno Q za $A = 0$:

$$Y = A(\bar{B}D + BC) + \bar{A}(CD + \bar{C}B) = A\bar{B}D + ABC + \bar{A}CD + \bar{A}\bar{C}B. \quad (10.1)$$

Tabela 3: Funkcionalna tabela za binarne ulaze.

$ABCD$	Y
0000	0
0001	0
0010	0
0011	1
0100	1
0101	1
0110	0
0111	1
1000	0
1001	1
1010	0
1011	1
1100	0
1101	0
1110	1
1111	1

Za $ABCD = 0101$ uključena donja grana bira $B = 1$, pa je $Y = 1$.

b) Visoka impedansa na ulazu D. TG prosleđuje odabrani ulaz, uključujući stanje Z visoke impedanse. Ono nije treća logička vrednost na koju se neposredno primenjuje Bulova algebra. Tabela 4 važi za $D \in \{0, 1, Z\}$; kada piše D , izlaz prati baš taj ulaz. Za $D = Z$ nema aktivnog izvora koji garantuje napon izlaza, iako kapacitivnost može privremeno zadržati prethodni napon.

Tabela 4: Izlaz kada D može biti i visoke impedanse.

ABC	Y
000	0
001	D
010	1
011	D
100	D
101	D
110	0
111	1


c) **Sinteza funkcije.** Šenonovo razlaganje po A, pa B, daje

$$Y = AC + BC = A(C + BC) + \bar{A}(BC) = AC + \bar{A}[BC + \bar{B} \cdot 0]. \quad (10.2)$$

Alternativno, razlaganje po C, pa A, daje

$$Y = C(A + B) + \bar{C} \cdot 0 = C[A \cdot 1 + \bar{A}B] + \bar{C} \cdot 0. \quad (10.3)$$

Prva realizacija je prikazana na slici 20. Četiri TG daju osam MOS tranzistora, ne računajući eventualne invertore za dobijanje komplementarnih upravljačkih signala.



Slika 20: TG realizacija funkcije $Y=AC+BC$ prema prvom razlaganju.