# 2022 Digital IC Design Homework 3

NAME	何立洋	何立洋				
Student ID Q36101		066	66			
Simulation Result						
Functional	Pass	Pass	Gate-level	D (1 1)		
simulation	(encoder)	(decoder)	simulation	Pass (encoder)	Pass(decoder)	
cycle 112e0, expect(7,7,8), get(7,7,8) >> Pass cycle 112ee, expect(7,7,8), get(7,7,8) >> Pass cycle 113eo, expect(7,7,8), get(7,7,8) >> Pass cycle 113o5, expect(7,6,6), get(7,7,8) >> Pass cycle 113o5, expect(7,6,6), get(7,7,8) >> Pass			cycle 112ee, expect(7,7,8), get(7,7,8) >> Pass cycle 11305, expect(7,6,0), get(7,6,0) >> Pass cycle 11305, expect(7,6,0), get(7,6,0) >> Pass			
cycle 04aa8, expect(5,7,6) , get(5,7,6) >> Pass cycle 04ab6, expect(7,7,7) , get(7,7,7) >> Pass cycle 04acd, expect(7,6,5) , get(7,6,5) >> Pass		cycle 04as6, expect(5,7,6) , get(5,7,6) >> Fass   cycle 04as6, expect(7,7,7) >> Fass   cycle 04acd, expect(7,6,5) , get(7,6,5) >> Fass   cycle 05acd   cycle 0				
Sy	nthesis Resu	lt	encod	ler	decoder	
Total logic ele	ements		21569/68416	90	6/68416	
Total memory bit			0/1152000	0,	/1152000	
Embedded mi	ultiplier 9-bit	element	0/300	0,	/300	

Simulation time img0	574710(ns)	61650(ns)
Simulation time img1	574710(ns)	61650(ns)
Simulation time img2	574710(ns)	61650(ns)

Quartus II 64-Bit Version Revision Name Top-level Entity Name Family Device Timing Models

Total logic elements

13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition LZ77\_Encoder LZ77\_Encoder Cyclone II EP2C70F896C8 Final 21,569 / 68,416 ( 32 % )

Total combinational functions 21,299 / 68,416 ( 31 % ) Dedicated logic registers 16,701 / 68,416 ( 24 % ) Total registers 16701 Total pins Total virtual pins Embedded Multiplier 9-bit elements 0 / 300 ( 0 % )

28 / 622 ( 5 % ) 0 / 1,152,000 (0 %) 0/4(0%)

Successful - Fri Apr 29 01:40:09 2022

Flow Status

Quartus II 64-Bit Version Revision Name

Family Device Timing Models Total logic elements Dedicated logic registers Total pins

Embedded Multiplier 9-bit elements

Total memory bits

LZ77\_Decoder Cyclone II EP2C70F896C8 96 / 68,416 ( < 1 % ) 81 / 68,416 ( < 1 % )

Successful - Thu Apr 28 22:53:35 2022

13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition

27 / 622 ( 4 % ) 0 / 1,152,000 (0 %) 0 / 300 (0 %) 0/4(0%)

## **Description of your design**

## 簡介:

#### **Encoder:**

我的 state 狀態有 4 個, s0 用在 reset 的狀態, s1 是存 chardata, s2 是將 datamem 存入"sh"、"l a"、"s l", s3 則是"l a"和"s l"的匹配。

# 1.儲存

Encoder 方面我用了 datamem 存 chardata 的資料後,使用三個暫存器儲存資 料,分別是"sh"、"l a"、"s l",其中"s l"代表 search buffer+lookahead buffer。儲存都是用 for 迴圈複製電路。

## 2. 匹配

我取"l a"和"s l"的對應位元做比較,並根據對應位元匹配的結果輸出。 "t[7]=s 1[16-k]===1\_a[7]" \ "if(t[7]&t[6]&t[5]&t[4]&t[3]&t[2]&t[1])" \

#### Decoder:


除了第一筆資料,我使用 code len count、code pos\_count 判斷,位元儲存的 順序、次數、位置。

# 咸想:

第三次作業難度比第二次高很多,雖然很有挑戰性,卻也很費力。如果 時間充足,我覺得完成度應該會更高。但還是希望下次作業出簡單點,或給 多點時間。尤其這次作業和期中考重疊,讓我這段時間每天都必須忙到晚 F .

雖然我的說明很簡潔,但其實現在的做法是做過數次的改才成功的,我 現在還記得我第一次把"1 a"和"s l"的對應位元的所有結果寫出來,光這一步 我就改了六次。而 Decoder 雖然和 Encoder 簡單不少,但兩者曾經因為我誤 解說明,而讓我繞了不少路。

對這次作業的看法。我從這次作業學到很多東西,但也覺得不善,我目 前會使用的語法不多,經驗也不足,面對複雜的作業很容易出錯。



Scoring = (Total logic elements + total memory bit + 9\*embedded multiplier 9-bit element)