Final project - Recurrent Unit Circuit Design

b05902086 周逸

1. 設計取捨

- o 一開始花了一段時間考慮要把哪些權重主動儲存在 circuit 上面,而因為最後計算的 結果是看 AT 值(面積×cycle數×cycle time),如果把所有權重資料都存在 circuit 上, 雖然會使得總 cycle 數量變很低,但是會導致節省下來的 cycle 數量的倍率跑到面積 上面,而這樣會導致 circuit 過大,很難壓 cycle time。因此最後是選擇所有資料都重 新讀取。
- 。 雖然原本以為把 B_{ih} 及 B_{hh} 放在 Circuit 上可以用少量的 area 換取一些 cycle 數上的節省,但是實際上實作後發現為了存 B_{ih} 及 B_{hh} 會導致多用了大約一半面積,反而得不償失,而 cycle 數只少了 $\frac{1}{64}$ 左右。

2. Stage

• 一開始仔細思考之後,會發現基本上只要依照讀六種不同 memory 的位置來切狀態即可完成,並且會在其中的五個狀態中重複循環。

3. 乘法器

在寫之前就有預想到乘法部分會變成 critical path,而實際用 design compiler 跑下去結果也是如此。因此把一個大乘法拆成多段小的乘法,然後把加總的部分放到下個 cycle 處理,這樣就能壓低 cycle time。

4. activation function

把乘法壓低後, critical path 就變成了計算 activation function 到傳出結果到mdata_w 的這段,因為這段只有半個 cycle 的時間可以運算(其它的運算都是在下次的 posedge 前能計算出結果就好,但是送出的資料則必須要在 negedge 前計算完成),因此把 activation function 跟送出的部分拆開成兩個階段,雖然會讓總 cycle 數量多大約1%,卻可以讓 cycle time 繼續往下壓,因此這也是個好的優化。

5. 合成 Cycle time

- o Gate-Level: 4.5 ns
- Transistor-Level: 4.5 ns

6. 結果

- Gate-level results
 - Can you pass gate-level simulation?
 - yes
 - Cycle time that can pass your gate-level simulation:
 - 4.5 ns
 - Total simulation time:
 - 5741605.030 ns
 - Total cell area:
 - \blacksquare 192980.800955 μm^2
 - Cell area × Simulation time:
 - \blacksquare 1108019537456.657 $\mu m^2 \cdot ns$
- Transistor-level results
 - Can you pass transistor-level simulation?
 - yes

- Cycle time that can pass your transistor-level simulation:
 - 3.9 ns
- Total simulation time:
 - 4976057.737 ns
- Total cell area:
 - \bullet 214537.781 μm^2
- Cell area × Simulation time:
 - $\hspace{0.5cm} \blacksquare \hspace{0.5cm} 1067552385023.8615 \hspace{0.5cm} \mu m^2 \cdot ns$