# 插值 FPGA 实现分析文档

### 一、实现要求

功能要求:

对信号 2、5、10、20、25、50、100 倍插值;滤波器系数从外部输入,保存在 RAM 中。

外部输入参数:

312.5M 时钟(插值模块时钟)

100M 时钟(系数存储时钟)

待插值信号(10 bit, 10 位 ADC 输出, 前级模块发送)

FIFO 满信号(高电平有效,前级模块发送)

输入有效信号(高电平有效,前级模块发送)

复位信号(高电平有效, PC 机发送, 地址: 0x88B4)

使能信号(高电平有效, PC 机发送, 地址: 0x88B8)

清零信号(高电平有效, PC 机发送,)

插值倍数(4bit,0到6依次对应2、5、10、20、25、50、100倍插值,,PC 机发送,地址:0x88A4)

滤波器系数 (17 bit, PC 机发送, 高位地址: 0x88B0, 低 16 位地址: 0x88AC)


地址 (9 bit, PC 机发送, 地址: 0x88A8)

输入 計序:

先产生一个正脉冲复位,复位后同时发送地址和滤波系数,发送滤波系数和地址,等每个地址和滤波系数稳定后,发送一个写使能信号脉冲。在所有的地址和系数发送完成后,将写使能信号变为低电平。发送插值倍数,等清零信号无效后,且在 FIFO 满信号有效后,将带插值的信号输入,同时每发送一个数据需要发送一个输入有效脉冲。

### 二、插值滤波原理

信号的插值是指增加抽样率以增加数据的过程。将抽样频率为fs的信号x(n)进行 L 倍插值,即抽样频率变为Lfs,最简单直接的方式是在x(n)每两个点之间插入L-1个 0,如图 2-1 所示。记补零后的信号为,则






图 2-1 3 倍插值前后图像

$$v(n) = \begin{cases} x(n/L) & n = 0, \pm L, \pm 2L, ... \\ & 0 \not\equiv \dot{\mathcal{E}} \end{cases}$$

从频域分析插值:

对v(n)做傅里叶变化有如下关系式

$$V(e^{j\omega}) = \sum_{n=-\infty}^{\infty} v(n)e^{-j\omega n} = \sum_{n=-\infty}^{\infty} x(n/L)e^{-j\omega n} = \sum_{k=-\infty}^{\infty} x(k)e^{-j\omega kL}$$

则抽取前后的频域关系为

$$V(e^{j\omega}) = X(e^{j\omega L})$$

$$V(z) = X(z^L)$$

由抽取前后的频域关系可知, $V(e^{j\omega})$ 是将 $X(e^{j\omega L})$ 频带压缩了 L 倍。 $V(e^{j\omega})$ 和 $X(e^{j\omega L})$ 都是周期的,且 $X(e^{j\omega L})$ 周期为 $2\pi$ ,由于 $V(e^{j\omega})$ 是将 $X(e^{j\omega L})$ 频带压缩了 L 倍,则 $V(e^{j\omega})$ 的周期是 $2\pi/L$ ,则在一个周期内产生了L-1个镜像。

插值后, $V(e^{j\omega})$ 每个 $2\pi$ 周期出现了L个周期,其中L-1个周期为 $V(e^{j\omega})$ 的映像,需要去除。去除的方法是在 $V(e^{j\omega})$ 之后加一个低通滤波器,以滤除由于频带压缩产生的镜像。低通滤波器的形式如下:

$$H(e^{j\omega}) = \begin{cases} L & |w| < \pi/L \\ 0 & \not\exists \dot{\mathcal{E}} \end{cases}$$

低通滤波器的截止频率是 $\pi/L$ 。在频域上看,滤波器的主要作用是去除 $V(e^{j\omega})$ 中多余的L-1个映像。

从时域上分析:

$$x(n)$$
  $\uparrow L$   $\nu(n)$   $h(n)$   $y(n)$   $\uparrow$   $h(n)$   $\downarrow$   $h(n)$   $h(n)$   $\downarrow$   $h(n)$   $h(n)$ 

图 2-2 抽阻归的滤波

如图 2-2 所示, x(n)在经过 L 倍 0 插值后, 在经过低通滤波器。这时滤波器在时域上表现为对v(n)做平滑处理。

输出y(n)的时域表达式为

$$y(n) = v(n) * h(n) = \sum_{k} v(k)h(n-k) = \sum_{k} x(k/L)h(n-k)$$
 (2-1)

或

$$y(n) = \sum_{k=-\infty}^{\infty} x(k) h(n - kL)$$
 (2-2)

### 三、插值滤波实现

若将数据插值后再滤波,即 $y(n) = v(n) * h(n) = \sum_k v(k) h(n-k)$ ,由于插值后v(n)有很多零值,而零值与h(n)相乘为零,这实际上是不需要的;在实现时,乘零运算也会占用乘法器的资源,由于乘法器的资源有限,所以要避免不必要的乘零运算。

对 2-2 式的表达形式,以三倍插值为例,滤波器系数个数为 12,则有

$$y(9) = \sum_{k=-\infty}^{\infty} x(k)h(9-3k) = \sum_{m=0}^{3} x(3-m)h(9-3k)$$

$$= h(0)x(3) + h(3)x(2) + h(6)x(1) + h(9)x(0)$$

同理可得

$$y(9) = h(0)x(3) + h(3)x(2) + h(6)x(1) + h(9)x(0)$$

$$y(10) = h(1)x(3) + h(4)x(2) + h(7)x(1) + h(10)x(0)$$

$$y(11) = h(2)x(3) + h(5)x(2) + h(8)x(1) + h(11)x(0)$$

$$y(12) = h(0)x(4) + h(3)x(3) + h(6)x(2) + h(9)x(1)$$

$$y(13) = h(1)x(4) + h(4)x(3) + h(7)x(2) + h(10)x(1)$$

$$y(14) = h(2)x(4) + h(5)x(3) + h(8)x(2) + h(11)x(1)$$

根据以上的计算过程,可以发现,每输入一个数据x(n),要产生 L 个输出y(Ln)、y(Ln-1)、y(Ln-2)、...、y(Ln-L-1)。如图 3-1 所示,根据式 2-2 的表达式,可以画出如下的框图完成对插值的滤波实现。




图 3-1 实现框图

RAM1 中依次存储的是 $\hbar(0)$ 、 $\hbar(1)$ 、 $\hbar(2)$ ... $\hbar(L-1)$ ,RAM2 中依次存储的是 $\hbar(L+0)$ 、 $\hbar(L+1)$ 、 $\hbar(L+2)$ ... $\hbar(2L-1)$ ,直到存完所有的RAM。

#### 四、FPGA 实现流程

如图 4-1 所示,为插值的滤波器实现框图。将插值实现分两个过程实现:存 滤波器系数过程和插值滤波过程。

存滤波器系数过程:由于插值要最大实现 100 倍插值,则每个 RAM 中最少要存储 100 个滤波系数,本次使用 30 个 RAM,每个 RAM 中存储 100 个滤波系数。插值的倍数可以选择,所以对外部发送的滤波器系数要做处理再发送到插值模块中,所以在对滤波系数存储时,要按照一定的规律存储。




图 4-1 FPGA 实现框图

存滤波器系数过程是将 3000 个系数写入 30 个 RAM 中,每个 RAM 中存 100 个数。对于第 i 个 RAM,需要存入的滤波器系数对应的地址依次为 30n+i, n=0,1,2, ..., 99。每个 RAM 的地址都是从 0 到 99。

在存滤波系数时,第一步是产生每个RAM的写地址和写使能,第二步是将滤波系数写入RAM中,所以我们可以建立两个模块实现其各自的功能。

插值滤波过程:在滤波器系数全部存入所有 RAM 后,按照插值原理,将待插值信号输入,通过控制时序,使待插值信号和滤波系数在时序上对齐,并将乘法结果相加得到输出的过程。这个过程在 dpx\_clk 时钟下工作。在插值过程中,需要发送 RAM 读地址以得到滤波系数。

在插值滤波过程中,第一步要根据插值倍数来选择不同的地址输出,以读取 RAM 中对应的滤波系数,并将输出的滤波系数与输入信号在时序上对齐,第二步是要将滤波系数和输入信号相乘,并将所有的乘运算结果输入到加法器并输出。此过程需要设计两个模块来设计实现其功能。

#### 五、模块分析

顶层模块的主要作用是调用底层的模块以实现功能要求。插值的实现中, 使用的顶层模块的声明如下:

#### module Various inter( , // 时钟信号 input dpx clk ,// 时钟信号 input adsp clk ,// 清零 input fifo clr .//有效输入信号 valid in input , // 待插值信号 data in input [9:0] , // FIFO 满信号 input adc fifo full sample mode .// 插值倍数选择 input [3:0]

```
mult factor wa ,//写地址
input
       [9:0]
              mult factor wd
input
       [16:0]
                             ,//写数据
               factor w rst
                              ,//复位信号
input
               mult factor wen ,//写使能信号
input
output
               rd fifo
               valid out
                              ,//有效数据, 高电平有效
output
      reg
                                //数据输出
output
       [9:0]
              data2fifo
);
```

顶层模块主要调用两个模块: interpolation\_first 和 interpolation 模块。对 interpolation\_first 模块只调用一次,而对 interpolation 模块调用了 29 次。这两个模块的功能基本相似,将滤波器系数存入各个实例中,将待插值信号传递到下一级,同时将运算结果传递到到下一级。如图 5-1 所示为顶层调用的的框图。




图 5-1 顶层调用的框图 (只标注了主要信号流向)

```
always @ ( posedge dpx_clk )
                                 always @ ( posedge dpx_clk )
⊟begin
                                -begin
     if (fifo clr)
                                      if ( valid == 0 )
     begin
                  <= 0 ;
         cnt
                                                        <= 0 ;
                                          valid cnt
                  <= 0 ;
         valid
                                                        <= 0 ;
                                          valid_out
     end
                                      end
     else if ( cnt == 30 )
                                      else if ( valid cnt == 38 )
     begin
                  <= cnt :
         cnt
                                          valid cnt
                                                        <= valid cnt ;
         valid
                  <= 1 ;
                                          valid out
                                                        <= 1
     end
     else if ( valid_in == 1 )
                                      else
                                      begin
         cnt <= cnt + 1 ;
                                          valid cnt <= valid cnt + 1 ;
     end
     else
end
```

如上图中的代码,当输入30个有效输入时,根据公式2-2,就会输出第一个有效数据,但是由于代码设计中会对数据延时,导致第一个有效输出会延迟

输出(代码中的固定延时是38个延时单位)。

### 2、interpolation first/interpolation 模块




图 5-2 FPGA 实现框图

interpolation\_first/interpolation 模块相当于实现图 5-2 中红色框内标注的功能。因为需要存入 30 个 RAM, 所以需要调用 interpolation\_first/interpolation 模块共三十次。

interpolation\_first 模块主要调用了四个模块: Factor\_addr\_gen\_int、RAM\_interpolate、data\_process\_int\_first、data\_operation。interpolation 模块主要调用了四个模块: Factor\_addr\_gen\_int、RAM\_interpolate、data\_process\_int、data\_operation。两个模块只是 data\_process\_int\_first 和 data\_process\_int 的区别,但是其功能是相似的。如图 5-3 所示,为各个模块的数据流向,各个模块的功能主要如下: Factor\_addr\_gen\_int 模块是通过外部发送来的写地址和写使能,来产生 RAM 模块的写地址 mult\_factor\_wa 和写使能 ram\_wen,并与 mult\_factor\_wd 一起输入到 RAM\_interpolate 模块的 a 端口(负责数据的写入,使数据存储到RAM中),这个过程是在 dsp\_clk 时钟下工作的。RAM 模块的 b 端口将输入的地址 addrb 对应 RAM 中的值 doutb 输出到 data\_process\_int\_first/data\_process\_int 模块中,data\_process\_int\_first/data\_process\_int 模块根据抽取倍数选择不同的地址输出,使 RAM 中输出不同的滤波器系数,同时将输入信号 data\_in\_ch1 输出到 multiplier\_a\_reg\_ch1,并负责将系数 multiplier\_b 与 multiplier\_a 在时序上对齐;data\_operation 模块将输入的 multiplier\_b 与 multiplier\_a 相乘,并与输入的 carryin\_data\_ch1 相加,这个过程是在 dpx clk 时钟下工作的。




图 5-3 interpolation first 模块框图

```
interpolation_first 模块端口说明如下:
```

```
module interpolation first(
                                           , // 时钟
input
                    dpx clk
                                           .// 时钟
input
                    dsp clk
input
                    fifo clr
                                         , // 清零端
                                         , //FIFO 满
input
                    fifo full
                     valid in
                                          ,//有效输入
input
                   sample mode
                                          , // 插值倍数选择
input
       [2:0]
                    mult_factor_wen ctrl, //写使能信号
input
input
       [9:0]
                   mult factor wa
                                         , // 地址
input
       [9:0]
                   data in ch1
                                         ,// 输入待插值信号
                                         ,// 滤波器系数
input
       [16:0]
                   mult factor wd
                    factor w rst
input
                                         ,// 写复位信号
       [5:0]
                                          , // 片选
input
                                        , // 数据输入
input
       [32:0]
                   carryin data ch1
                   data out ch1
                                         ,// 数据输出
output
       [32:0]
output
                     rd fifo
                   multiplier a reg ch1
                                          // 数据输出
output
       [9:0]
);
```

### 2.1 Factor addr gen int 模块

interpolation 模块只是未定义输出端口 rd fifo。

#### 1)端口说明

```
module Factor addr_gen_int(
                                         ,// 时钟
input
                    clk
                                        ,// 复位信号, 高有效
input
                    factor w rst
                    mult factor wen ctrl, // 写使能信号, 高有效
input
input
                  mult factor wa
                                       ,//地址
           [9:0]
           [5:0]
                  ram wen sel cnt
                                        ,//片选
input
```

```
output reg [6:0] mult_factor_wa_b , // RAM 写地址 output reg ram_wen // RAM 写使能信号 );
```

### 2) 功能描述:


产生 RAM 写地址和写使能。

在 factor\_w\_rst 和 mult\_factor\_wen\_ctrl 都有效时,通过 RAM 片选信号 ram\_wen\_sel\_cnt 和输入地址 mult\_factor\_wa, 在输出端输出 RAM 写使能 ram\_wen 和 RAM 写地址 mult\_factor\_wa\_b。将 3000 个系数中的第 0、30、60、...、2970 个系数存入 RAM1,第 1、31、61、...、2971 个系数存入 RAM2,依次类推。

#### 3) 实现思路及代码分析

地址 mult\_factor\_wa 从 0 开始不断加 1, mult\_factor\_wa 值改变一次都发送一个 mult\_factor\_wen\_ctrl 写使能。mult\_factor\_wa 以 30 个数为一个周期生成一个地址并输出,并通过片选信号 ram\_wen\_sel\_cnt 选择对应模块 ram\_wen 输出有效。(共例化了 30 个 Factor\_addr\_gen 模块,片选信号 ram\_wen\_sel\_cnt 分别为从 0 到 29)。

根据上图中的代码,mult\_factor\_wa 由外部输入且不断加 1,随着mult\_factor\_wa 的增大,片选信号 ram\_wen\_sel 不断增大直到 29,在ram\_wen\_sel 增大的过程中,对应的不同 RAM 被选中,但是输出的地址保持不变;当 ram\_wen\_sel=29 时,ram\_addr 地址的值加 1,addr\_temp 的值加 30,这样在 mult\_factor\_wa 继续增大的过程中,ram\_wen\_sel 的值总保持在 0 到 29 之间,使得写使能 ram\_wen 在 30 个 RAM 之间来回切换。如下图所示。



#### 2.2 RAM interpolate 模块(RAM IP 核)

#### 1) 端口说明

RAM interpolate factor inst (

```
// RAM 写时钟
.clka(dsp clk),
                  // RAM 使能, 置高
.ena(1),
                  // RAM 写使能, 高有效
.wea(ram wen),
                         // (input) RAM 写地址
.addra(mult factor wa b),
                         (input) 滤波器系数
.dina(mult factor wd),
.clkb(dpx clk),
                      // RAM 读时钟
.enb (1'b1)
                      //RAM 读使能,置高
.addrb(mult factor ra b), // RAM 读地址
.doutb(mult factor rd b) // 滤波器系数输出
```

### 2) 功能描述:

);

将滤波系数写入 RAM 中,并将对应地址的滤波系数输出。


RAM 写数据 (a 端口): 当 ram\_wen 和 ena 都有效时,以 dsp\_clk 为时钟信号,将数据 mult factor wd 写入 RAM 的地址 mult factor wa b 中。

RAM 读数据(b端口): 在 dpx\_clk 时序下,将地址 mult\_factor\_ra\_b 对应的数据发送到 mult factor rd b端。

3) 实现思路及代码分析

调用 RAM 的 IP 核

RAM 写:在 Factor\_addr\_gen 模块的地址输出端和写使能的控制下,将滤波器系数存在 RAM 中。在 RAM 写使能有效时,要确保写地址和滤波器系数输入数据时序正确,否则将导致存入的数据发生移位,对插值结果产生影响。可以通过控制 Factor addr gen 模块写使能输出的延迟来调节时序。



RAM 读: 从读地址输入到数据输出,存在时间延时(图中为两个单位的延时)。



# 2.3 data\_process\_int\_first / data\_process\_int 模块

#### 1)端口说明

```
module interpolation first (
input
                  dpx clk,
                            // 时钟
input
                  fifo clr,
                            // 清零, 高有效
                            // fifo 满信号, 高有效
                  fifo full,
input
                             //输入有效, 高有效
                  valid in,
input
                             // 数据输入(待插值信号)
input
       [9:0]
                  data in,
                  sample mode, // 插值倍数
input
       [2:0]
input [16:0] mult factor rd b,
                                // 滤波器系数
//output
output reg [6:0]
                  mult factor ra b out,
                                       // RAM 读地址
```

```
output reg [9:0] multiplier_a, //待插值信号 output reg [16:0] multiplier_b, //滤波器系数 output reg rd_fifo, // //待插值信号 output reg [9:0] multiplier_a_reg );
```

在端口声明中, data\_process\_int 中只少了一个输出端口 rd\_fifo。

#### 2) 功能描述:

产生 RAM 读地址,并将滤波器系数和输入信号输出到乘法器,同时将输入信号输出到下个 interpolation 模块。

在 fifo\_full 有效且 fifo\_clr 无效时,通过插值倍数 sample\_mode 的选择,控制 RAM 的读地址 mult\_factor\_ra\_b\_out 输出,将输入的滤波器系数 mult\_factor\_rd\_b 和待插值信号 data\_in 通过时序控制使输出的 multiplier\_a 和 multiplier\_b 数据对齐,同时在 valid\_in 有效时将 data\_in 输出到 multiplier\_a\_reg 端口。

3) 实现思路及代码分析

```
always @ ( posedge dpx_clk )
                                                                                     3'b100:
     case ( sample mode )
                                                                                     begin
                                                                                         interp_mul <= 7'h19 ;//25倍?
base_parameter <= 7'h04 ;
          begin
             interp_mul <= 7'h02;//2倍
base_parameter <= 7'h32;
                                                                                     3'b101:
                                                                                    begin
           3'b001:
                                                                                         interp_mul <= 7'h32 ;//50倍
base_parameter <= 7'h02 ;
          begin
             interp_mul <= 7'h05;//5倍
base_parameter <= 7'h14;
                                                                                    begin
                                                                                      interp_mul <= 7'h64;//100倍
base_parameter <= 7'h01;
           3'b010:
          begin
               interp_mul <= 7'h0a;//10倍
base_parameter <= 7'h0a;
                                                                                    begin
                                                                                         interp_mul <= 7'h64 ;//100倍
base_parameter <= 7'h01 ;
            'b011:
          begin
               interp_mul <= 7'h14 ;//20倍
base_parameter <= 7'h05 ;
```

- 1)对于不同的插值倍数,控制 interpolation 模块输出不同的地址 mult\_factor\_ra\_b\_out,并读出 RAM 对应地址中滤波系数;如上图所示,base\_parameter 为对应插值倍数下的地址变化间隔。以 10 倍插值为例,读取每个 RAM 中第 0、10、20、...、90 个地址对应的滤波器系数。
  - 2)控制时序将输出的待插值信号和滤波器系数对齐,输出到乘法器模块。

以 10 倍插值为例, $cnt_factor$  每计数一次,输出到 RAM 读地址改变一次, RAM 读地址为第 0、10、20、 $\dots$ 、90,并从 RAM 中取出对应地址所保存的滤波器系数输出到  $multiplier_b$ 。

当 multiplier\_a 端的待插值信号与 multiplier\_b 的系数先后时序不对应时(每个 multiplier\_a 数据要与 0 地址对应的系数对齐,如上图所示,593 是 RAM1 中 0 地址存储的滤波器系数),可以通过对 multiplier\_a 端增删延时来达到时序和数据对应,即修改下图所示的 ram 读数延时代码段。

3) data\_process\_int\_first 和 data\_process\_int 模块的区别。rd\_fifo 是 data\_process\_int\_first 中多定义的输出端口,且 rd\_fifo 的使用仅在如下图所示的代码中,未被其他模块调用。

```
always @ ( posedge dpx_clk )
    begin
       cnt
       rd fifo <= 1'b0 ;
    else if ( cnt == (interp_mul - 7'h01) )
    begin
                    7'h0;
       cnt
               <=
        rd_fifo <=
                    1'b1;
    else
    begin
                   cnt + 1'b1 ;
              <=
       cnt
       rd_fifo <= 1'b0 ;
```

## 2.4 data\_operation 模块

1) 端口说明

```
module data_operation (
input
                  dpx_clk,
                            // 时钟
              fifo_clr,
                            // 清零
input
                            // fifo 满信号
input
              fifo_full,
                           // 乘法器输入(待插值信号)
input
       [9:0]
              multiplier_a,
                            // 乘法器输入(滤波器系数)
input
       [16:0]
              multiplier_b,
              carryin data,
                            // 加法器输入
input
       [32:0]
              delay_cnt,
                            // 延时
input
       [5:0]
             data_out
                            //数据输出(乘加结果)
output
      [32:0]
    );
```

2) 功能描述:




图 5-4 data\_operation 调用模块框图

实现乘法和加法运算。如图 5-4 所示, data\_operation 调用了 Various\_inter\_mult 和 Various\_inter\_adder 两个模块。

在 fifo\_full 有效且 fifo\_clr 无效时,乘加器在 dpx\_clk 时钟下工作,将 multiplier\_a 与 multiplier\_b 相乘的运算结果延时 delay\_cnt 个单位后,与 carryin\_data 相加输出到 data\_out。

### 3) 实现思路及代码分析




图 5-5 加法器的 FPGA 实现

#### 注: 图中的 D 表示延时, D 前的数字表示延时的个数

将待插值信号和滤波器系数输入到乘法器后,经过固定的延时得到乘法运算结果,由于编程时实现对代码的复用,采用菊花链式的编程方式。所以利用图 5-5 右来实现左边所示的加法器,将乘法运算的结果分别延时不同的时间,再经过加法器。这样在时钟有效沿时,乘法结果恰好与上一个加法器的输出相加,提高了代码的复用性。

## 2.4.1 Various inter mult (乘法器 IP 核)

### 1)端口说明

实现乘法运算。

在 fifo\_full\_temp 有效时, 乘法器在时序作用下工作, 将 multiplier\_a\_temp 与 multiplier b 相乘输出到 m d 端。

3) 实现思路及代码分析 乘法器 IP 核调用

### 2.4.2 Various\_inter\_adder

1) 端口说明

```
module Various inter adder (
                         // 时钟
input
              clk,
                         //清零, 高有效
input
              fifo clr,
                         //fifo 满信号, 高有效
              fifo full,
input
                         //加法器输入 (乘法器输出)
input
       [27:0]
              d in,
                            //加法器输入
input
       [32:0] carryin data,
                  delay cnt, //延时时间
input
       [5:0]
                            //加法结果
output reg [32:0] data out
           );
```

2) 功能描述

实现延时和加法运算。

在 fifo\_full 有效且 fifo\_clr 无效时,加法器才开始工作,d\_in 在延时 delay cnt 个单位后,与 carryin data 相加并输出结果 data out。

3) 实现思路及代码分析

乘法器同时输出了乘法结果采用图 5-5 所示的流程编程,利用 30 个 32 位的加法器实现加法。

延迟的实现代码如下:

通过移位寄存器(SRL32E)实现延迟的结果。通过 delay\_cnt 控制 d\_in 延时 1 到 30 个时间单位(延时时间是 delay cnt+1)。