













经验教训记录表										版本	A0	横展项目记录							
硬件工程师：按项目计划发出评审前，研读并横展此表中未关闭问题；有新增横展问题需记录此表并通知全部工程师。 经理/总监：维护本表并检查。 关闭：无遗漏平台项目，且通过基础原理图或其他途径完成横展，才能关闭，由记录者填写说明，并判断是否关闭条目。 若对横展项有疑问的请及时咨询对应的工程师和记录者。																			
序号	记录者	平台机型	分类	关键字	详细描述	涉及问题佐证	涉及平台模块	记录日期	同步录入DFMEA	同步设计指南	关闭原因说明	状态	MT8676平台模组	MT8678平台模组	CX-1平台模组	MT8668平台模组	MT8668 EVB板	MT8676/MT8678 EVB板	CX-1 EVB板
1	潘英立	ALL	原理图	原理图文档名	原理图最后页变更记录，要体现出此项目第一次制作原理图时，使用的那份参考机型原理图的准确文档名，便于后面的问题横展断点。	《PVT-YJ-001 AI硬件原理图设计规范》	ALL	20200330	N	N	基础原理图已按设计规范执行，已在服务器上公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	N.A	Y	Y	Y
2	潘英立	ALL	原理图	原理图设计	所有原理图设计必须遵守《PVT-YJ-001 AI硬件原理图设计规范》，统一设计及归一化，美观且便于评审。	《PVT-YJ-001 AI硬件原理图设计规范》	ALL	20200330	N	N	基础原理图已按设计规范执行，已在服务器上公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	N.A	Y	Y	Y
3	郭永胜	P13_EVB_V2.0	原理图	SDIO信号质量	data信号过冲太大，影响信号质量，需在信号线上串接22R电阻，参考K39 V3.1原理图设计。		K05/K13/K39/K41	20210711	N	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	Y	Y	Y	Y
4	潘英立	ALL	原理图	禁用料替换	原理图招标/禁用物料替换。原理图导出料号，在封装库/SAP/Agile中可查出哪些是禁用，同步更新原理图。如：电容、TVS、三极管、MOS、功率电感、晶体等。		ALL	20210819	N	N	各原理图已按要求排查禁用料，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
5	刘铁堂	P134 V3.0	原理图	VIO18_PMU/VBAT4V防护	VIO18_PMU电源网络分布广，电源域多，对内对外的设计均需要增加TVS/ESD器件保护，必要时串接电阻/磁珠。 VBAT4V是主电源输入口，对内对外的设计要求均需增加TVS/ESD器件保护。详细参考P41 V1.2/P39 V3.1原理图。		ALL	20211022	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
6	陈小军	P134	原理图	4G PA失效	4G PA失效无网络，vcc管脚损坏，原因是浪涌或ESD注入，无相关的防护导致PA EOS被击穿损坏。		P05/P13/P39/P41/P4A	20220521	Y	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	N.A	N.A	N.A
7	潘英立	P39 V3.1	原理图	POWER_10防护	模组内的POWER_10是比较脆弱敏感的电源域，容易收到一些EOS/ESD的内外部冲击而损坏，相关的POWER_10均需要增加TVS/ESD防护，详细参考P41 V1.2/P39 V3.1原理图。		P05/P13/P39/P41/P4A	20220721	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	N.A	N.A	N.A	N.A
8	曹晓杰	K41 V3.0	PCB	VBAT 4V走线	VBAT 4V电源走线评估不足，线宽及层数不满足MAX电流要求，导致核心板不开机。原理图及PCB匹配，需把估算的MAX电流备注在原理图和check list上，参考K41 V3.1 PCB和原理图设计。		ALL	20230205	Y	Y	PCB已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
9	彭佳豪	K39_EVB_V3.0	原理图	以太网通讯失败	BCM89272原理图设计失误导致EP模式设置错误使得PCIE调试卡在polling阶段，无法识别到设备，D16 PIN的MDC需要下来1K到GND配置对应模式，参考K39 V3.1原理图设计；		K13/K39/K41	20230330	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	Y	N.A	Y	N.A
10	潘英立	ALL	仿真	IBIS仿真	平台SOC的IBIS模型收集，模组的可以通过删除DDR、UFS、GPIO、PMIC和RF等只保留高速信号线和周边电源的ODB++文件输出，客户提取S参数仿真，具体参考MT8678的仿真文件。注意不能输出模组的源文件。		P05/P13/P39/P41/P4A	20230424	N	N	仿真输出文件已按要求排查，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	N.A	N.A	N.A
11	潘英立	P39 V3.1	原理图	Boot trapping启动配置	P39/P41核心板的Boot trapping启动配置引脚在复用时要特别注意，不能影响系统启动，特别是引出到模组PIN的网络要做详细的应用说明，详细参考P41 V1.2/P39 V3.1原理图及设计指南。		ALL	20230822	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	N.A	Y	Y	Y
12	潘英立	ALL	原理图	休眠唤醒管脚固定	每个平台核心板的休眠唤醒管脚都需要定义5~8个PIN建议给客户使用，如ACC/modem/仪表/ecal1/倒车等休眠唤醒，固定下来方便烧录夹具使用，且不会因为客户不同软件配置脚修改夹具，详细参考P41 V1.2/P39 V3.1原理图及设计指南。		ALL	20240523	N	Y	设计指南文件已按要求排查，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	N.A	Y	Y	Y
13	潘英立	K39_EVB_V3.1	原理图	PCIE差分时钟下拉的匹配电阻	MT8676的PCIE差分时钟需要 50 欧姆下拉的匹配电阻；MT8678则不需要。详细参考K39_EVB_V3.1原理图及设计指南，特别是兼容设计。		K39/K41	20240627	N	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	Y	N.A

14	潘英立	K39 V3.1	原理图	DP training 4lane DP兼容设计	基于P39/P41 DP training适配TI 983的调试问题，以及客户目前DP应用于高清大屏，模组的2lane DP+USB3.0考虑在底板做兼容设计，支持4lane DP/2lane DP+USB3.0的兼容设计，为支持客户调试做基础。参考K39_EVB_V3.1原理图。		K39/K41	20240812	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	Y	N.A
15	潘英立	P39 V3.1	原理图	座子升级	因底板兼容P39和P41模组设计，PCIE M.2座子需从Gen3升级到Gen4，USB座子升级到USB3.2 gen2，显示屏的farka座子均需升级为H-MTD支持更高的传输速率。参考K39_EVB_V3.1原理图。	元器件选型评审	K39/K41/K4A	20240911	Y	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	Y	Y
16	潘英立	K41 V3.0	原理图	eUSB2.0 redriver	K41因redriver的I2C地址冲突导致USB调试不通，应用redriver电路时共用I2C注意地址的配置区分；另外USB2.0增加redriver的眼图测试EOP报fail，因示波器没有更新带eUSB2 repeater test，实际eUSB允许EOP增加4UI长度。		K41	20241015	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	N.A	N.A
17	潘英立	P39 V3.1	原理图	SCP_I2C	SCP_I2C仅支持FIFO mode (16 byte)，不支持DMA mode，所以一些IC需要一次性大字的读写，不能用SCP_I2C去通信，如MP1/仪表/多指触摸等，除了IMU可以使用SCP_I2C通讯，其他的均建议使用AP侧的I2C通讯。		K39/K41/K4A	20241110	N	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	Y	Y
18	潘英立	P39 V3.1	原理图	MX96789 I2C设计	DS1 MX96789的I2C使用一组就可以了，且现有的K39_I2C兼容设计有误，需要把R567/R568的33Ω删除，不然会导致花屏。参考K39_EVB_V3.1原理图。		K39/K41/K4A	20241206	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	Y	N.A	Y	Y
19	潘英立	P41 V1.1	原理图	TDM设计	P39/P41音频接口共用clk和ch数需注意，I2S可以共用CLK，FM I2S只能用自己的CLK，P39只有1路I2M，最大支持8CH（2 data只能4+4ch），P41的TDM均可以共用CLK，最大支持16ch（2data只能8+8ch），若是共用CLK只能支持1路data in，详细指南参考MT8678_Audio_HW_Interface_User_Guide_V1.0。		K39/K41/K4A	20241206	N	Y	设计指南及对外参考设计已按要求排查，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	Y	N.A	Y	Y
20	曹晓杰	ALL	PCB	underfill安全间距	目前underfill的导入明确了点胶位及安全间距，每次平台设计需要underfill的芯片列出明细，器件布局芯片至少预留L型入胶≥1.0mm，出胶≥0.5mm的安全间距。		P39/P41/P4A	20241206	Y	Y	PCB已按要求设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	N.A	N.A	N.A
21	潘英立	P39 V3.1	原理图	UFS4.0	UFS4.0的应用目前是兼容预留设计，原理图需要把相关的电路NC，避免设计冗余及BOM出错。		P39/P41/P4A	20241209	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	N.A	N.A	N.A
22	潘英立	P39 V3.1	原理图	SMI230同步模式	BMI323兼容SMI230设计时，注意需增加ACC的中断给SOC以及兼容同步模式（常规的地图导航，精度更高），之前只有数据中断及哨兵模式（精度稍差），SMI230两者模式不能同时使用，只能二选一。详细参考P39_V3.1原理图。		P39	20241220	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	N.A	N.A	N.A	N.A	N.A	N.A
23	潘英立	ALL	对外资料	thermal&对外资料	thermal参数以及对外资料包必须经过审核才能邮件输出给项目及客户，同时附带对外资料包履历表，变更的内容需填写到履历表且录入到对外资料包，避免不一致导致扯皮，客户识别不了变更内容以及产生误会。		ALL	20250112	N	N	thermal参数以及对外资料包已按要求排查及走流程审核，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	N.A	Y
24	潘英立	K41 V3.0	原理图	SGMII&以太网	K41调试broadcomm bcm89891 2.5G PHY芯片时发现phy芯片与soc支持的serder模式不匹配、phy与soc无法link up成功并输出有效时钟，无法使用bcm89891芯片，需要更换2.5G PHY芯片选型：bcm89891支持的serder模式：USXGMII、2500BASE-X、2500BASE-R；MT8678 mac支持的serder模式：MII/RMII/RGMII/SGMII/HSGMII；PHY芯片需修改为bcm89892。		K39/K41/K4A	20250324	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	N.A	N.A	Y	Y
25	潘英立	ALL	环境实验	串口板电平设置1.8V	DV实验开关机异常/串口无输出，注意串口板的电平设置要为1.8V，避免电平不匹配导致SOC异常或被击穿。	/	ALL	20250328	Y	N	串口板已按要求配置1.8V电平，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
26	潘英立	P41 V1.1	原理图	USB2.0/SIM/SDIO需要增加电平转换	P41因3mm工艺部分接口不能高压，其USB2.0/SIM/SDIO需要增加电平转换才能适配对外接口，在设计时主要增加或审核客户旋料时注意检查，详细参考设计指南。		K41	20250328	Y	Y	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	N.A	N.A	N.A	Y	N.A	Y	N.A
27	潘英立	CX1 V1.1	原理图	测试点&OR电阻	因模组PCB布局紧凑，原理图设计，不相关的测试点以及OR电阻尽量删除，以优化layout设计。详细参考CX1原理图。	/	ALL	20250401	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
28	潘英立	P39 V3.1	原理图	External charge pump capacitors	UFS3.1/4.0的A10/B10,A11/A12连接的External charge pump capacitors (optional) 可以NC掉，UFS内部使用的是VCC 2.5V，没有VCC 1.8V，内部没有charge pump电路，所以可以定义为NC。详细参考P39_V3.1原理图。		P39/P41/P4A	20250429	N	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	N.A	N.A	N.A

29	潘英立	P39 V3.1	原理图	三星22uF 0603电容	P39/P41横组上若选用三星电容实物会比常用的要大，同样的PCB封装，三星电容会导致电容之间互相干涉，贴片时并排的焊盘pin脚会连锡，不能选用004.003.0055388 片式陶瓷电容MC, 16V, 22uF, ±20%, X5R, 1.5mm, 0603, SMD, TP, CL10A226M07JZNC, Samsung。核查原理图及BOM。		ALL	20250520	Y	N	基础原理及BOM已按要求排查，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y	Y	Y	Y	Y
30	潘英立	P41 V1.1	原理图	休眠暗电流过大	STR休眠时发现LMHB DRX FEM(1)两个PA的供电一直存在，关闭不掉导致暗电流过大，检查发现原理图网络连接错误，LMHB DRX的两个FEM芯片的1.8V供电需由V1018_PMU更改为VRF18_FE，参考P41 V1.2原理图。		P39/P41	20250612	Y	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	N.A	Y	N.A	N.A	N.A
31	陈小军	ALL	原理图	WIFI频偏	P41 WIFI频偏ppm过大，52Mhz晶体电路需要增加负载电容调整频偏，同时预留位置，详细参考P41 V1.1原理图。		P39/P41	20250722	Y	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	N.A	Y	N.A	N.A	N.A
32	刘铁堂	ALL	原理图	物料选型	元器件选型均要按照《元器件选型优选表》核逐一核对原理图物料及BOM，优选已量产验证且性价比高的物料。	《元器件选型优选表》	ALL	20250731	Y	N	基础原理中已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y		Y	Y	Y
33	潘英立	P41	PCB	PA连锡短路	P41 5G的PA SKY58100 #39/#40/#41 pin脚连锡，导致RF没网络(N28)/驻不上网/休眠异常唤醒VCN15_06过流。 1) 修改PA钢网改善前0.22*0.34mm方孔，厚度=0.08mm，PA钢网改善后0.20*0.33mm方孔，厚度=0.08mm，锡量减少11%； 2) 优化PA位置PCB焊盘开窗方式，将#39/#40/#41 PIN脚位置优化表面阻焊窗，同步横展所有PIN的阻焊窗修改符合规格书要求； 3) 所有LGA的PA封装固定阻焊窗及禁布区，更新PCB LAYOUT库文件。		ALL	20251122	Y	N	基础PCB已按参考设计修改且评审，公共文档上收集各工程师检查此问题，无反馈有遗漏。	close	Y	Y	Y		Y	Y	Y