

MEDIATEK

MT8668 Hypervisor Clock User Manual

版本: 1.0
出版日期: 2026-01-28

Use of this document and any information contained therein is subject to the terms and conditions set forth in Exhibit 1. This document is subject to change without notice.

版本记录

版本	日期	作者	描述
1.0	2026-01-28	王琦琦	正式版

目录

版本记录 2

目录 3

表目录 3

1 Clock 4

 1.1 概述 4

 1.1.1 基本概述 4

 1.1.2 缩略词 4

 1.2 架构/流程概要 5

 1.2.1 HW 架构 5

 1.2.2 SW 架构 5

 1.3 常见问题/故障排除 7

 1.3.1 Clock Dump 7

 1.3.2 测量 Clock 频率 7

 1.3.3 打开和关闭 Clock 8

 1.3.4 Debug: Subsys 读写 Register 卡住 8

附件一 附加条款 9

表目录

表 1-1. 缩略词 4

1 Clock

1.1 概述

1.1.1 基本概述

本章节主要介绍 MT8668 Clock 架构，Clock 模块主要有两个功能：

- 将平台支持的 Clock 注册到系统中进行统一管理
- 操作 HW 以符合相应 User Module 的 Clock 控制需要


1.1.2 缩略词

表 1-1. 缩略词

缩略词	全称及释义
CCF	(Linux) Common Clock Framework, Linux 通用时钟框架
CG	Clock Gate 时钟开关, 开启和关闭时钟信号
Divider	Divider 除频器, 降低频率, 输入频率/N = 输出频率
MUX	Multiplexer 多路复用器, 用于选择不同的时钟频率
PLL	Phase-Locked Loop 锁相环, 产生一定频率的时钟信号


1.2 架构/流程概要

1.2.1 HW 架构




1.2.2 SW 架构

1.2.2.1 Yocto/Android



1.2.2.2 Hypervisor (Yocto + Android)



1.3 常见问题/故障排除

1.3.1 Clock Dump

```
clkdbg() { echo $@ > /proc/clkdbg ; cat /proc/clkdbg ; }
clkdbg dump_clks
```

输出结果如下

```
[  clk_dts: clk_hw_name      :      clk_pwr, clk_is_prepared,  clk_is_enabled,
clk_rate, clk_parent_name]
-----
[ topckgen: cksys_axi_sel      :  ON,   1,   1,  156000000,   cksys_mainpll_d7_d2]
[ topckgen: cksys_axi_peri_sel :  ON,   1,   1,  156000000,   cksys_mainpll_d7_d2]
[ topckgen: cksys_axi_ufs_sel  :  ON,   1,   1,  156000000,   cksys_mainpll_d7_d2]
[ topckgen: cksys_bus_aximem_sel : ON,   0,   1,  218400000,   cksys_mainpll_d5_d2]
[ topckgen: cksys_disp0_sel    :  ON,   1,   1,  728000000,   cksys_mainpll_d3]
[ topckgen: cksys_mminfra_sel   :  ON,   1,   1,  624000000,   cksys_univpll_d4]
[topckgen: cksys_mmup_sel      : ON,   1,   1,  728000000,   cksys_mainpll_d3]
```

clk_is_on 对应值表示 Clock 依赖 Power 是否开启，不是表示 Clock 本身是否开启

参考下表判断 Clock 开关状态

clk_is_on	clk_is_prepared	clk_is_enabled	Clock 状态	Comments
OFF	NA	NA	OFF	Power off, 则 Clock off
ON	-1	0	OFF	没有 enable, prepare 为-1
ON	1	1	ON	有调用 prepare_enable
ON	0	1	MUX/CG: ON PLL: OFF	MUX/CG: 没有调用 prepare_enable, 但是 MUX/CG status bit 表示 Clock on PLL: 有调用 prepare_enable, 但是与该 PLL 关联的 MUX 都是 off, 所以 PLL 真实状态是 off

1.3.2 测量 Clock 频率

```
clkdbg() { echo $@ > /proc/clkdbg ; cat /proc/clkdbg ; }
clkdbg fmeter
```

输出结果如下

```
1: fm_axi_ck      : 156000
```

```
2: fm_axi_peri_ck : 156000
```

```
3: fm_axi_ufs_ck : 156000
```

可以量测的 Clock 有 PLL 和 MUX，Frequency 单位是 kHz，其中数值-1 表示该 Clock 没有打开

1.3.3 打开和关闭 Clock

```
clkdbg() { echo $@ > /proc/clkdbg ; cat /proc/clkdbg ; }
```

```
clkdbg prepare_enable xxx // 打开 Clock，xxx 是 Clock 名字
```

e.g.,

```
clkdbg prepare_enable cksys_disp0_sel
```

```
clkdbg disable_unprepare xxx // 关闭 Clock，xxx 是 Clock 名字
```

e.g.,

```
clkdbg disable_unprepare cksys_disp0_sel
```

1.3.4 Debug: Subsys 读写 Register 卡住

该问题可能与 Clock 相关，通常由下面两点导致

- 该 Subsys 所需 Clock 没有开启
- 在 Subsys 工作过程中，该 Subsys 所需 Clock 被其他 module 误关

针对上面两点，可以使用上述命令来手动打开 Clock 验证确认，如果手动打开 Clock 之后验证，问题不再出现，就说明是 Clock 控制不合理导致，然后需要：

- 如果 Subsys 对应 driver 没有正常开启、关闭 Clock，请 SW Owner 修改
- 如果 Subsys 对应 driver 有正常开启、关闭 Clock，就需要 Clock SW 协助添加 debug 来查找哪个 Module 误关 Clock 导致问题

附件一 附加条款

您(或您所代表的公司或其他法律主体, 以下合称「您」)是否得取得、下载与使用本文件及其相关信息皆应以您接受本附加条款为先决要件。您对于本文件之使用、取得或下载即表示您已接受本附加条款并同意受本附加条款之拘束。若您不同意受本附加条款之拘束, 您将不得使用、取得或下载本文件并应立即删除或毁弃所有本文件之副本。

本文件含有联发科技股份有限公司及其关联公司(以下合称「联发科技」)或其授权人之机密信息及专有信息, 仅供您为本文件所描述之联发科技芯片组作内部使用而不得用于其他任何目的(包括但不限于确认或提供支持任何对联发科技、其供货商及/或其直接或间接客户所提潜在专利侵权主张的证据)。禁止未经授权使用或揭露本文件及其中所含信息。您同意赔偿联发科技因您未经授权使用或揭露本文件及其中所含信息之一部或全部导致联发科技所受之任何损失或损害。

联发科技及其授权人保有本文件的所有权及组成所有权之各项权利且未针对任何知识产权授权(无论明示或默示、透过禁反言原则或其他方式)。联发科技得随时变更本文件内容而无须另行通知。联发科技无须承担与使用或信赖本文件相关或因使用或信赖本文件致生之任何责任, 包括但不限于间接损害或附带损害赔偿責任。

本文件及联发科技所提供关于本文件之任何其他材料、信息或技术支持, 均以现况交付为准, 联发科技不负任何明示、默示、法定或其他形式之担保责任, 特别是适销性、不侵权、针对特定用途之适用性、完整性或正确性之担保责任或任何由贸易惯例或交易、履行过程所生之担保责任。对于联发科技为符合您所提规格或遵循特定标准或标准组织的要求所作之交付物, 联发科技亦不应承担任何责任。

于未对前述条款造成限制之情形下, 联发科技不对其产品任何特定用途之适用性承担任何保证或担保责任, 亦不承担任何因产品、电路或软件之应用或使用致生之赔偿责任。您同意您应单独承担关于整合您的产品与联发科技产品所涉及之设计、验证与测试之所有责任, 并确保前述整合产品符合相关标准及任何安全性要求或其他要件。

本附加条款及所有与本附加条款或本文件相关之行为应以台湾法律管辖、解释与阐明, 不适用冲突法原则。

MediaTek Confidential
For ytliu@pvetec.com Use Only

MediaTek Confidential
For ytliu@pvetec.com Use Only

MediaTek Confidential
For ytliu@pvetec.com Use Only