

西安交通大学

博士学位论文

网络数据平面可编程硬件的研究

学位申请人：乔思祎

指导教师：管晓宏 教授

合作导师：胡成臣 教授

学科名称：控制科学与工程

2020 年 9 月

Research on Programmable Hardware for Network Data Plane

A dissertation submitted to
Xi'an Jiaotong University
in partial fulfillment of the requirements
for the degree of
Doctor of Philosophy

By
Siyi Qiao
Supervisor: Prof. Jianhua Zou
Associate Supervisor: Prof. Jianhua Zou
Automation Science and Engineering

September 2020

博士学位论文答辩委员会

网络数据平面可编程硬件的研究

答辩人：乔思袆

答辩委员会委员：

西安交通大学教授：嗷嗷 (主席)

西安交通大学教授：宝宝

西安交通大学教授：纯粹

西安交通大学教授：蛋蛋

西安交通大学教授：尔尔

答辩时间：2020 年 12 月 34 日

答辩地点：地点

摘要

网络通信是支撑当今社会的重要基础设施，当前的发展方向主要集中于建设高性能、高可创新性的网络架构。最近 10 年，软件定义网络 (SDN) 和可编程网络 (SDN2.0) 概念的提出很好的解决了过去网络创新难度大的问题，但随着流量和网络功能复杂度的快速增长，这种新的网络体系结构也带来了性能和鲁棒性两方面的挑战。性能方面：基于 CPU 的转发平台性能发展逐步减慢，基于 ASIC 的智能网卡硬件可编程性差。鲁棒性方面：数据平面和控制平面分离的 SDN 网络架构带来了稳定性不足和安全性、效率低的问题。

本文将问题从网络系统的三个维度进行分析：1) 主机侧网络，在服务器网卡层面，基于 CPU 的智能网卡性能难以满足目前虚拟化技术和网络监管细粒度化的发展需求。2) 交换侧网络，在核心网骨干网层面，基于 ASIC 的转发平面不足以提供网络网络处理的高灵活性，由于其与成本、性能之间平衡困难，网络工程师的创新空间受到了限制。3) 控制层-数据层交互，硬件流表是一种高效且昂贵的实现网络转发抽象的核心部件，在软件定义网络时代流表稀缺性更加突出。由于流数目和流量的快速增长，控制平面针对流表的操作导致数据平面和控制平面的大量协议开销，导致网络鲁棒性差，易形成安全隐患。近年来，现场可编程门阵列 (FPGA) 器件得到快速发展，以可编程硬件技术为首的异构架构已经大量融合到网络领域，带来高用户可定制能力的同时也能保证了一定的处理性能，这也为此论文的研究内容得到了基础的保障。

本文主要探索基于可编程硬件的高性能网络数据平面。本文研究在软件定义的网络编程框架内如何将这种可编程硬件抽象层融入整体系统，并设计与其配套的控制平面软件和协议，使整体网络系统的软硬件有机结合，在增强网络处理性能、灵活性的同时保证安全性和效率。论文从理论抽象分析中提出了体系架构，最后给出了系统实现并进行验证。本文将从以下三方面阐述：

1) 研究可编程设备加速主机侧网络方法。本文提出利用基于 FPGA 的智能网卡卸载操作系统层部分网络功能，以达到扩展网络接入层的性能的目的。探讨了不同场景下网络功能的构成，分析并提出一种基于可编程硬件的网络功能定义模型 (Data-Computing, DC 抽象)。本文把服务器网络功能任务中可转化为 DC 抽象的计算密集型功能通过合理转换下放到网卡的 FPGA 可编程器件中。论文基于可编程网卡设计了一套网络流量捕获，统计分析和回放系统。在满足网络功能不受改变的前提下，证明利用基于 FPGA 的智能网卡能有效地提升服务器的网络性能 (100x)、抖动 (降低 10^4 x) 和效率 (10x)。

2) 研究可编程设备加速网络硬件交换层方法。本文提出一种硬件异构型的可编程网络数据平面架构，将 FPGA 与 ASIC 交换芯片有机结合，以增强 ASIC 报文处理报文的灵活性，同时满足性能需求。论文设计了 ASIC 面向硬件可编程扩展的接口，将数据包头拆分并通过高速数据互联载体发送给 FPGA，利用 FPGA 可重配特性实现完全可

编程的报文处理数据平面；同时，本文基于 DC 抽象，将网络随路计算（network-centric computing）模式引入可编程网络体系架构；本文通过分析流量模型在 FPGA 中设计了一种并行化处理单元，在资源消耗可控的前提下大规模提高系统的可扩展性能；另外本文提出了一套基于可编程硬件混合网络架构的软件定义语言编程框架，实现了软件定义需求和可编程硬抽象层分离，以及针对底层数据平面的一种高效自适应的并行单元流分配算法，在可编程性与 FPGA 同等的条件下，比目前 FPGA 交换机性能提升 120x。

3) SDN 硬件流表可扩展性研究。本文针对不同层面网络设备的控制，进行全局优化、分布式优化。在可编程网卡和交换机组成的网络系统中，数据平面内最重要的资源是流表资源（瓶颈资源），本文从全局视野角度，结合可编程硬件的特性，在全网约束的条件下，对流表资源进行优化，以满足未来可扩展性需求。本文分析不同的流量规模和特征，以及系统多模块直接独特的互联协议，提出一种 SDN 网络流表空间全局共享机制。实现了在流量大规模扩展的情形下，保证数据平面稳定性，对受影响的流转发 RTT 时间和安全通道消息风暴数量的优化均达到至少 2 个数量级。

此外，为支持本文提出的相关设计概念，本文实现了一套基于 FPGA 的转发平面设备，包括智能网卡和交换机原型平台。此套平台资源容量大，外设接口丰富，可以满足本文在各类网络架构下实验验证需求。

关 键 词：软件定义网络；网络数据平面；可编程硬件；现场可编程门阵列

论文类型：应用基础

ABSTRACT

ABSTRACT

英文摘要正文每段开头不缩进，每段之间空一行。

The abstract goes here.

L^AT_EX is a typesetting system that is very suitable for producing scientific and mathematical documents of high typographical quality.

KEY WORDS: Xi'an Jiaotong University, Doctoral dissertation, L^AT_EX template

TYPE OF DISSERTATION: Application Fundamentals

目 录

摘要.....	I
ABSTRACT	III
1 绪论.....	1
1.1 研究的背景	1
1.1.1 研究的意义.....	1
1.1.2 技术简介	3
1.1.3 国内外应用与研究现状.....	4
1.2 研究内容.....	5
1.3 关键科学问题	7
1.4 主要研究成果	8
1.5 论文组织结构	9
2 相关工作综述.....	10
2.1 本章引论.....	10
2.2 网络可编程的发展历程.....	10
2.2.1 软件实现—早期网络基础设施.....	10
2.2.2 向硬件过渡.....	10
2.2.3 软件定义网络演进—软、硬任务划分, 物理隔离	11
2.2.4 协议无关数据平面可编程演进—可编程性层次划分, 逻辑隔离	12
2.3 网络可编程性的“图灵完备”	14
2.3.1 通用可编程性和可编程网卡	14
2.3.2 领域内可编程性和可编程转发设备	16
2.3.3 可编程数据平面的应用与问题	19
2.4 网络资源优化	20
2.4.1 软件定义网络安全通道机制	20
2.4.2 数据平面流表资源与问题.....	21
2.5 本章小结	23
3 研究可编程设备加速主机侧网络方法.....	24
3.1 本章引论	24
3.2 问题背景	24

3.3 系统架构.....	25
3.3.1 软件向硬件卸载分析	25
3.3.2 软件算法的硬件抽象方法.....	26
3.4 网络流量捕获与回放	28
3.4.1 概述.....	28
3.4.2 问题分析.....	28
3.4.3 设计.....	29
3.4.4 电路实现以及协议.....	30
3.4.5 优化.....	33
3.5 统计—网络测量实时压缩	33
3.5.1 概述.....	33
3.5.2 问题分析	34
3.5.3 基于硬件设计压缩效果与问题.....	35
3.5.4 优化.....	38
3.6 软硬一体化的系统实验平台	47
3.6.1 软件.....	47
3.6.2 硬件.....	49
3.7 系统评价	49
3.7.1 网络流量捕获与回放系统评估	49
3.7.2 网络测量实时压缩系统评估	51
3.8 本章小结	54
4 研究可编程设备加速网络硬件交换层方法	55
4.1 本章引论	55
4.2 问题背景	55
4.3 系统架构介绍	56
4.3.1 架构设计	56
4.3.2 开发流程	58
4.3.3 高层次语言映射样例	60
4.4 硬件设计	61
4.4.1 协议设计	61
4.4.2 SS 端固定功能	62
4.4.3 PL 设计	63

4.5 软件设计	68
4.6 系统性能评价	71
4.7 本章小结	71
5 SDN 硬件流表可扩展性研究	72
6 参考文献格式	73
6.1 图	73
6.1.1 单幅图	73
6.1.2 多幅图	73
6.2 表	73
6.3 公式	74
6.3.1 单个公式	74
6.3.2 多个公式	75
致 谢	76
参考文献	77
附录 A 公式定理证明	83
附录 B 算法与代码	84
B.1 算法	84
B.2 代码	84
攻读学位期间取得的研究成果	85
声 明	

CONTENTS

ABSTRACT (Chinese)	I
ABSTRACT (English)	III
1 Introduction of Thesis	1
1.1 What.....	1
1.1.1 Meaning	1
1.1.2 shortintro	3
1.1.3 inoutintro	4
1.2 is	5
1.3 sci.....	7
1.4 thesistree.....	8
1.5 arc	9
2 pdpintro	10
2.1	10
2.2	10
2.2.1	10
2.2.2	10
2.2.3	11
2.2.4	12
2.3	14
2.3.1	14
2.3.2	16
2.3.3	19
2.4	20
2.4.1	20
2.4.2	21
2.5	23
3 NIC	24
3.1	24
3.2 aa	24
3.3 aa	25

3.3.1 aa	25
3.3.2 aa	26
3.4 aa	28
3.4.1 aa	28
3.4.2 aa	28
3.4.3 aa	29
3.4.4 aa	30
3.4.5 aa	33
3.5 aa	33
3.5.1 aa	33
3.5.2 aa	34
3.5.3 aa	35
3.5.4 aa	38
3.6 aa	47
3.6.1 aa	47
3.6.2 aa	49
3.7 aa	49
3.7.1 aa	49
3.7.2 aa	51
3.8 aa	54
4 Switch	55
4.1 aa	55
4.2 aa	55
4.3 aa	56
4.3.1 aa	56
4.3.2 aa	58
4.3.3 aa	60
4.4 aa	61
4.4.1 aa	61
4.4.2 aa	62
4.4.3 aa	63
4.5 aa	68
4.6 System performance and evaluation	71

CONTENTS

4.7 aa	71
5 the table resource of SDN	72
6 Format of References.....	73
6.1 Figures	73
6.1.1 Single Figure	73
6.1.2 Multiple Figures.....	73
6.2 Tables	73
6.3 Equations	74
6.3.1 Equations.....	74
6.3.2 Subequations	75
Acknowledgements.....	76
References	77
Appendix A Proofs of Equations and Theorems.....	83
Appendix B Algorithms and Codes	84
B.1 Algorithms	84
B.2 Codes	84
Achievements	85
Declarations	

1 绪论

1.1 研究的背景

1.1.1 研究的意义

21世纪的新20年，网络正以前所未有的速度越来越紧密地参与到民生社会中，对满足国家民生需求、新基建拉动内需和产业升级起到了至关重要的作用。从“百度一下”到网红全民直播带货，从实现“三网通”到发展“新基建”的国家战略，小到优化社会资源效率的办公数字化，大到勾勒出智能交通、智慧城市和万物互联的5G海洋，无一不是构建在网络基础设施的快速发展之上。思科公司预计，到2023年全球家用互联网总带宽将达到 $5.85Ebps^{\circledR}$ （是现在的3.27倍），移动互联网用户预计达到57亿，其总流量可达 $11.3Ebps$ （将达到目前的5倍），其中5G流量将占据移动互联网总带宽的76.5%（0.6%，2019年）^[1-2]。由于深度学习、AI、大数据、云计算、物联网的快速发展，这些新技术将催使新零售、新金融、新医疗、新教育、新制造、云视频和云游戏等行业“云化”，海量的数据会在数据中心内部服务器间网络中及对外网关中交互，这些关键应用将会改变数据中心算力和数据中心内部网络结构特性。

IDC报告称，2019上半年中国公有云服务整体市场（IaaS/PaaS/SaaS）达到54.2亿美元，并预计在未来5年内以年均复合46%的速度快速增长^[3-4]。数据中心内服务器计算力呈现异构化趋势，GPU, AI Chip, FPGA等使用非通用类型指令集和特殊体系架构计算单元已成为目前分布式计算领域的热点话题。现在超大型数据中心一般可容纳数十万台终端服务器，内部网络链接数量多、拓扑规模大、传送海量数据，这使得现有的网络将变的异常复杂。同时，新的数据包类型层出不穷也使得现有网络变得异常脆弱。

传统网络技术已经无法满足当前的网络环境的需求，最近十年来网络技术和架构经历了快速地演进和变革，针对数据中心网络尤为明显。传统网络的互连包含了经典的二三层网络。为增强交换机的扩展能力，二层网络增加了广播，桥接等复杂功能。这种网络架构在小规模应用时可以展现强大的智能性与可扩展性，但当网络规模进一步增加，网络中容易出现的广播风暴、链路收敛等一系列尖锐问题变得难以解决。现代的大型网络设计思想摒除了略显冗余看似小聪明的功能设计，事先规划好网络拓扑层次，完整地保留网络的第三层，从而将网络扁平化。网络拓扑结构演化出可进行大规模扩展的CLOS型架构，为了降低系统复杂性，在各个层次之间的网络设备功能也逐步变得统一透明。网络设备统一化，可降低网络功能开发部署的难度。通常，研究人员需要持续地投入对网络进行测量、监控、容错、提升效能的工作。由于思想的创新和技术的推进，设备厂商不断开发出具备各种高级功能交换芯片。设备、芯片功能强大的同时，复杂的网络功能不断地对于网络的管理层又提出了新的挑战。

^① $1Ebps = 10^6Tbps = 10^{18}bps$

为解决设备制造复杂和设备管理复杂的问题，软件定义网络（Software Defined Network, SDN）概念的提出拨开了笼罩在网络体系结构发展道路上的迷雾。SDN 将数据平面和控制平面解耦。在数据平面上，对数据包的处理统一做查找-转发（Match-Action）抽象。控制平面复杂建立网络拓扑，控制并下发流表。这样所有的数据包转发行为都由控制平面的软件逻辑完成，数据平面可以支持任意一种网络协议的处理。由于软件具有强大的灵活性以及开发的敏捷性，SDN 大大加速了网络创新和智能化进程。数据平面和控制平面的安全通道由 OpenFlow 协议进行规范，将数据平面统一化、简单化，使得网络交换设备向白盒化方向发展。

大规模网络无论是在底层设备架构还是运维方式上仍不能停止变革的脚步，这为可编程硬件的发展带来了巨大空间。随着云服务概念和大规模机器学习的落地，近年来以云计算为代表的数据中心网络规模指数增长。网络功能虚拟化在数据中心内部是关键一环。虚拟交换机则是主机内各虚拟机之间数据包转发的核心软件。随着众核 CPU 架构快速发展，服务器内虚拟机布置资源大幅扩张，促使主机出口吞吐量从 40GbE 向 100GbE 甚至 400GbE 演进。不但如此，复杂的网络安全规则、流量监控等模组进一步导致 CPU 过多地消耗在处理网络功能上面。研究人员可能需要花费大量时间去解决目前网络架构的大规模扩展的方案。（创新变的异常艰难）。传统 x86CPU 架构适合于处理灵活多变的计算控制任务，对于做重复、常规流式数据处理，通用指令集架构并不能得到最优的效率，厂商往往不得不依靠大量部署 server 来解决。为缓解主机内 CPU 消耗过大，目前提出的智能网卡是一种新思路。智能网卡采用 FPGA，网络处理器，ARM 等器件，或以他们的组合形式形成在网卡端的新的算力集合，这种算力集合对于处理网络流量会有更高的效率。我们可以把转发动作，网络安全规则等功能下放进来，以削减服务器 CPU 的额外消耗。ASIC 具有最好的性能和最高的能量效率，但每次大批量的部署消耗时间长，投入研发资金大。对于运营商来说，设备、仪器等一次性支出都叫做 CapEx（Capital Expenditure，资本性支出）。对于目前快速发展的网络环境架构，设备的更新换代周期也在变短，在优化 CapEx 时已经不能把固定设备投入当做一次性支出。在探索新一代网络架构时，CapEx 也会成为重要的参考因素。

随着创新性和需求的进一步发展，让底层硬件拥有灵活的可控制能力才能满足目前行业变革的需求。因此，网络领域提出了编程协议无关（Programming Protocol-Independent Packet Processors, P4）概念。P4 协议不但支持 SDN 网络控制和管理的可编程性，还提出了数据平面可编程的概念。数据包在数据平面内的处理模型遵循解析-查找-匹配的抽象模式。P4 规定了一种编程语言^[5]，它可以控制数据平面对数据包的任意解析行为，也可以自由配置查找表的数据位宽和多级流表之间的查找流水线^[6-7]。这种更高阶的数据平面可编程模型使交换机设备更加白盒化，交换机与任意网络协议解绑，带来了具备灵活性的创新实践。除此之外，端到端大带宽、低时延的网络需求引申出了网络功能硬件卸载、网络随路计算等概念，这进一步增强了对高性能的网络数据平面可编程性的需求。

综上所述，现代网络在向软件定义、数据平面可编程的方向发展。网络架构的变迁

的核心是有一套可以映射上层可编程逻辑的硬件数据平面。本文主要探索一种面向网络数据平面的可编程硬件，能够满足快速迭代的网络创新性需求，同时能够提供与目前主流设备相仿的处理性能，以及可扩展性高的全局优化方法。

1.1.2 技术简介

软件定义网络的基本设计概念是将数据平面与控制平面分离^[8-9]。其中，网络数据平面是指完成计算机之间通信数据包的匹配、修改、传送、转发的软硬件设备。数据平面的可编程性要求网络管理员拥有对数据平面的各个特性做快速个性化定制。网络的控制平面维护全网视野数据，配置针对流的转发条目，控制平面中的应用程序几乎都由软件构成。当前数据平面的设计思想如图1-1所示，主要有软件方法实现，专用硬件实现和新设计的可编程硬件。




图 1-1 软件定义网络结构及其实现方案

在不同场景下，网络对于数据平面的需求千差万别，研究员一般根据场景的流量大小，处理过程复杂度来思考并选取数据平面的实现方案，本文将在第2章详细介绍各类数据平面的实现方案的优缺点，并着重于可编程性的分析。目前两种最重要的数据平面是“软件交换机”和“专用硬件交换机”。两者在功能上都是针对数据包做一系列处理，包括匹配、查找、统计、传送、转发和安全校验等等，其中“流表”是实现数据平面核心功能的函数（器件）。数据平面、都包含一个可以与远端控制器沟通的软件代理，这部分功能着重于通信协议的实现以及通道安全性加解密，主要由轻量级通用处理器完成。其二者的主要区别在于处理数据包的性能以及交换容量。数据包处理性能主要看数据吞吐量（字节每秒）和包吞吐量（包每秒），目前软件交换机做高性能的包转发几乎可以达到 60G/60Mpps^[10]。当数据包处理复杂度增加时，软件交换机的性能会直线下降，几乎与操作步骤数成反比。专用硬件交换机有接口数目多，交换容量大的特点，一般能满足 64 口乘以每口 25Gbps 的总交换容量。而且硬件交换机的性能与数据包处理步骤几乎无关，它拥有良好的性能稳定性，低转发时延等特性。虽然在核心网络和高性能网关领域主要使用硬件交换机，但是硬件交换机的功能固定，更换成本高昂，如果需要修改网络或者更改网络功能那么选用专用硬件交换机的场景将无从下手。所以目前在数据中心网络或服务器 NFV（网络功能虚拟化）等场景中，软件交换机依然占据很大份额。由于软件交换机的灵活性高，开发人员能够快速迭代部署新功能，且

传统单机 CPU 通信速率需求不高，软件交换机尚能满足在数据处理时延高、吞吐率低的前提下，提供足够的可编程灵活性。但随着人工智能领域、5G 的发展，数据中心网络内通信容量需求快速增长，转发时延需求快速收紧，软件交换机性能瓶颈快速到来，将不得不面对大量无谓堆叠 CPU 的情形。本文将主要侧重于研究主机侧网络和核心交换网络中使用可编程硬件来大大提高交换机的性能瓶颈。针对控制平面，本文将从单点优化开始用分布式优化和全局优化的思想，实现对网络中的瓶颈资源（如流表资源）的可扩展性和安全性提升。

1.1.3 国内外应用与研究现状

为增强数据平面的可编程性，工业界学术界互相促进、广泛研究并已经提出了许多方案。

1) 基于软件的数据平面

这类技术着重于开发便捷，价格低廉，无需在网络中部署专用设备场景，是快速实现功能的首选方案。目前在虚拟化的云服务系统中，已经部署了大量基于软件的功能：a) 转发层，华为 CE1800V^[11] 是专为数据中心云计算虚拟化环境部署的一种分布式虚拟交换机。其支持标准 Open Flow1.3 控制协议，以及 Open vSwitch 数据库管理协议（OVSDB），基于英特尔 DPDK（Data Plane Development Kit）技术提供每核 12Gbps 的转发吞吐，比业界平均水平高出 20%。b) 流量监管，Activelogic^[12] 是一个提供安全可靠、流量分类、提高 QoE（Quality of Experience）能力的网络管理工具。它基于软件可自动化部署，依靠超大规模性能、人工智能技术以及云计算场景优化的能力，在数据平面解决流量监管的问题。基于软件的数据平面功能可以依靠堆叠 CPU 核数来实现大规模的性能扩展，但由于计算复杂度过高、基于指令的图灵机在高速内存共享和海量数据处理场景中效率低下，即使简单转发的性能达到 100Gbps 线速也需要占用 8 个核心以上^[10, 13]。综上所述，我们发现单纯地依靠软件处理器扩张来增加网络性能边界收益将越来越小。

2) 基于白盒交换机和 P4 专用芯片的数据平面

在网络性能方面大幅超越基于通用服务器的 NFV 数据平面^[5, 13]。符合 OpenFlow 规范的白盒交换机可将控制平面移交给远端软件层，从而大幅提升设备的再开发能力，在 DDoS 防护、负载均衡等基础网络转发设备的智能化和可定制化方面给出了比较好的灵活性。阿里巴巴在其云计算网络场景中，通过可编程硬件交换机和通用服务器结合来实现公有云的网关服务。此架构既享受到芯片带来的网络转发性能提高（6.4Tbps, 400ns 延迟）和可编程能力带来的网络功能快速部署迭代，又能实现软件所擅长的复杂网络调度功能^[14]。这样同时兼顾了性能、灵活性，在大规模扩展网络体系结构时达到降低成本，满足业务需求和简化网络架构同时提升服务稳定性。数据平面可编程芯片提供了硬件层面上的可编程包头抽取器、可编程流表以及可编程执行器，他们的设计思想是依靠快速查表（TCAM, SRAM）法，或经过后期编程选取特定的冗余逻辑模块（在 ASIC 芯片内部的空间上堆叠的可编程单元）法，来完成专用电路（ASIC）的直接

描述逻辑^[6, 15]。不过这类可编程芯片架构提供的可编程执行器是不完备的，前后堆叠的流表限制了流表的宽度、深度范围，会造成逻辑资源浪费以及流水线处理延迟过长。同时，ASIC 设计定型之后无法增加新的用户特性（状态转发、随路计算、监测计数和包调度特性），导致这类 P4 专用芯片的可编程性是大大受限的。

3) 基于 FPGA 的自主设计的数据平面

现场可编程门阵列（FPGA）是一种灵活性可以与软件媲美可编程硬件，性能和效率与专用硬件比较接近。现代高速度云架构依赖于每个专用硬件（ASIC）网络节点的支持，随着网络功能需求多变与复杂化，ASIC 类型的网络处理芯片已经不能提供足够的可编程性，然而 CPU 核心无法提供高的处理性能。业界已经开始将网络堆栈向基于 FPGA 的自研网卡中卸载^[16-17]。为了推广可编程硬件，学术界牵头推出了基于 FPGA 的智能网卡开源项目 NetFPGA^[18]，业界龙头企业 Xilinx、Intel 等也纷纷推出了基于 MPSoC/FPGA 的自适应计算加速平台 Alveo^[19-20] 系列智能网卡和 N3000^[21]。目前，基于 FPGA 的可编程数据平面已经广泛应用在 5G 接入边缘网络^[22]、数据中心计算存储^[23]、核心网络低延迟加速器^[24] 以及高性能高可靠性高安全性的数据中心防火墙^[25] 加密通信^[26] 等领域。FPGA 的高灵活性由全可编程的逻辑门带来，目前一般用硬件描述语言 Verilog、VHDL 等开发。一个合格的硬件工程师的培养周期要远大于软件工程师，这也是目前网络领域硬件卸载最难所在。为了解决这种不足业界也推出了一系列类似 C 语言的高层次综合工具 HLS^[27]，但使用这类工具必须学习 1000 多页的开发文档^[28]。并不是所有代码都可以直接被工具转译，而且还需要考虑到硬件细节，降低 FPGA 资源消耗；需要自主决定并行区块；需要在代码中融入这种编译器的特性标记字符，总体来看，目前并没有从本质上改善对硬件编程的困难程度。除此之外，由于在 FPGA 中复杂逻辑对并行总线宽度的时延敏感度高，一个大型工程的主频一般不会超过 200MHz，即使每个时钟节拍都可以处理一个数据包，那么 FPGA 流水线在处理最小包时的最高吞吐量也只有 134Gbps^②，这对进一步需求性能的核心网包交换场景也形成了瓶颈。

1.2 研究内容

本文主要探索基于可编程硬件的高性能网络数据平面。论文提出基于可编程硬件的网络数据平面，对主机侧网络和交换层网络的数据平面实现加速，并研究在软件定义网络（SDN）概念下控制平面对全网核心流表资源的全局优化方法。如图1-2所示，论文把操作系统软件网络堆栈的大负载的网络存储和计算功能向网卡硬件卸载，利用 FPGA 与交换芯片使能交换网络数据平面的高性能高可编程性，把数据平面的主机侧网络、交换层网络的普通转发设备替换为具有硬件可编程特性的网络设备。流表资源是网络转发数据包的核心指令依据，本文基于软件定义网络控制面数据面分离的特点，对全网的流表资源进行了全局效率、可扩展性和安全性优化。

1) 研究可编程设备加速主机侧网络方法

本文提出利用基于 FPGA 的智能网卡卸载操作系统层部分网络功能，以达到扩展

^② 134Gbps=200Mpps*(64+20)*8bits




图 1-2 基于可编程硬件的 SDN 数据平面研究框架

网络接入层的性能的目的。探讨了不同场景下网络功能的构成，分析并提出一种基于可编程硬件的网络功能定义抽象（Data-Computing, DC 抽象）。本文把服务器网络功能任务中可转化为 DC 抽象的计算密集型功能通过合理转换下放到网卡的 FPGA 可编程器件中。论文针对网络流量捕获，统计分析和回放等功能场景，将其功能利用 DC 抽象方法，合理化地卸载到硬件网卡。在满足网络功能不受改变的前提下，证明利用基于 FPGA 的智能网卡能有效地提升服务器的网络性能、时延和效率。

2) 研究可编程设备加速网络硬件交换层方法

本文提出一种硬件异构型的可编程网络数据平面架构，将 FPGA 与 ASIC 交换芯片有机结合，以增强 ASIC 报文处理报文的灵活性，同时满足性能需求。论文设计了 ASIC 面向硬件可编程扩展的接口，将数据包头拆分并通过高速数据互联载体发送给 FPGA，利用 FPGA 可重配特性实现完全可编程的报文处理数据平面；同时，本文基于 DC 抽象，将网络随路计算（network-centric computing）模式引入可编程网络体系架构；本文通过分析流量模型在 FPGA 中设计了一种并行化处理单元，在资源消耗可控的前提下大规模提高系统的可扩展性能；另外本文提出了一套基于可编程硬件混合网络架构的软件定义语言编程框架，实现了软件定义需求和可编程硬抽象层分离，以及针对底层数据平面的一种高效自适应的并行单元流分配算法，可以稳定实时地保障系统交换层的高性能。

3) SDN 硬件流表可扩展性研究

本文针对不同层面网络设备的控制，进行全局优化、分布式优化。在可编程网卡和交换机组成的网络系统中，数据平面内最重要的资源是流表资源（瓶颈资源），本文从全局视野角度，结合可编程硬件的特性，在全网约束的条件下，对流表资源进行优化，以满足未来可扩展性需求。本文分析不同的流量规模和特征，以及系统多模块直接独特的互联协议，提出一种 SDN 网络流表空间全局共享机制。实现了在流量大规模扩展

的情形下，保证数据平面稳定性，降低系统中关键通信通道失效风险。

1.3 关键科学问题

1) 精度高、性能可扩展性强的软件网络流量功能卸载方法

面对当前数据量庞大复杂的操作系统网络环境，业界一般会使用专门的软件传输加速工具库（例如，DPDK^[29]），也会使用到例如 SR-IOV^[30] 的专有硬件加速。新一代的网卡还会支持 VXLAN、GENEVE 等封装技术的卸载，同时基于硬件的远距离直接内存访问（RDMA^[31-32]）技术大有取代 TCP 协议栈的趋势。然而这些基于固定转发平面的卸载技术只能将虚拟化的转发层或者 TOE（TCP Offloading Engine^[33]）卸载下去得到硬件加速，一些基于随路流量的有状态计算、并行计算以及灵活的流量工程却依然难以享受硬件加速带来的优势。目前基于 FPGA 硬件可编程网卡同时提供了高性能收发和足够强大的灵活性已经可以满足主机侧网络的性能需求，为更复杂功能的卸载提供了有力支持^[34-35]。如何利用可编程网卡实现高精度、高性能保障的网络功能硬件卸载，并且提出网络功能抽象、合理部署、合理划分任务是本文要解决的第一个问题。

2) 高资源利用率、高动态性的高性能硬件可编程数据平面设计方法

在云、服务器-客户端的计算网络体系结构下，由于新兴的内容应用（社交，虚拟/增强，混合现实）以及工业网络应用（移动性，大数据，机器学习）导致网络追求高的实时性、可扩展性和可靠性。网络设备数量和多样性随着数据中心、边缘设备的发展而壮大，因此，现在学界对交换层、核心网场景快速创建灵活解决方案的需求也愈发强烈。可编程数据平面交换机拥有很高的灵活性，可以快速重新定义新的数据包处理协议，为应对新形态网络发展提供了良好前景。其有三类典型设计架构但目前都存在缺陷：1) 软件交换机性能普遍低下，2) 基于 ASIC 的交换机无法拥有完全可编程性，3) 基于 FPGA 的交换机资源有限，交换性能无法满足业界需求。综上所述，本文第二个研究问题：如何设计一款转发性能强，而又拥有硬件可编程性的交换机设备？如果这种设备所需求的资料是目前产业界无法提供的，有没有一种对现有设备进行科学合理的具有最小改动可能性的方法？如何实现高资源利用率、高灵活性的高性能硬件可编程数据平面设计方法？

3) 流表关键资源的全局优化方法

网络数据包的转发动作依赖于数据平面内查找表的匹配结果，SDN 架构下亦是如此，当前 SDN 数据平面内将网络数据包的处理流程抽象为 Match-Action（匹配-执行）。在此基础上还交换机内增加了多种匹配域、多级流表结构，绝大多数平台中都视转发表为最核心以及成本占用最大的模块。以 OpenFlow 协议为代表，为更好的服务动态的新流，一般规定控制器与交换机之间流表安装流程为 Reactive 模型：交换机收到一条新流首先会上报控制器，随后控制器计算路径并下发流表到数据平面设备。基于硬件的高性能 TCAM（三态内容地址查找表）拥有单周期流水、掩码匹配等优秀性能，然而昂贵的价格使得用户无法购置容量足够大的表。因此，交换机内极易引发流表溢出的

现象，若此时新流到达此交换机节点并按照 Reactive 模型处理，由于可能需要频繁更替活跃流表内容，这会进一步直接引发控制平面和数据平面之间安全通道的消息风暴，否则会造成丢包或服务任务中断等异常现象。本文第三个研究问题：如何在维持交换机中原有流表容量的前提下，缓解流表溢出所带来的危害？在保持 SDN 网络平面分离优点的条件下，如何利用其全局化优势高效利用网络设备资源？

1.4 主要研究成果




图 1-3 论文主要研究内容以及成果

论文针对可编程网卡卸载有状态计算和流量工程、基于 FPGA 可编程硬件性能不足，流表溢出威胁风险大网络资源利用率低等问题展开分析和创新方法设计。如图1-3具体研究成果概况如下：

1) 提出了针对流量随路计算的网络功能卸载抽象模型

本文提出一种适用于网络功能硬件卸载的抽象模型：数据一计算抽象（DATA—COMPUTING, DC 抽象）。根据 DC 抽象，分离软件中适用于硬件加速的繁杂计算，使原本经 X86 计算架构需要频繁访存的任务，转换到硬件中做流水线式流计算，可在不影响功能精度的前提下，释放 CPU 资源，大规模扩展性能，提升系统效率。同时，再配合数据包的分类—查找抽象（Classification—Matching, CM 抽象），论文在可编程硬件的网卡中实现了更高精度、更高性能、资源利用率更好的流量捕获-统计-回放应用。在满足网络功能不受影响的前提下，证明利用可编程硬件能使原有软件性能效提升 100x、抖动降低 4 次方数量级、能源效率提升 10x。

2) 提出了 FPGA 与交换芯片（Switching ASIC）结合的自适应交换机架构

本文提出一种高性能的可重配交换层数据平面架构：自适应交换结构（Adaptive Switch, AS）。通过 FPGA 与交换芯片联合的设计思想，AS 架构将 FPGA 的高灵活性与交换芯片的强大性能同时对外表现。论文在前述 DC 抽象的基础上，继续研究 FPGA 可

编程硬件中高度并行的大规模性能扩展方法。为了保证 FPGA 低资源消耗，论文设计了一种基于硬件的灵活负载均衡机制。综上，AS 架构解决了 FPGA 性能差与资源少的限制，与交换芯片的有机连接更进一步增强了 AS 架构的整体性能。综上在可编程性与纯粹 FPGA 等同的条件下，论文将目前基于 FPGA 的可编程数据平面性能提升 120x。

3) 提出了一种针对流表资源不足场景下的网络内流表共享机制

网络转发层核心资源不足的问题，本文提出一种全局流表共享方法（Flow Table Sharing, FTS）。本文分析目前 OpenFlow 协议中有关 Table-Miss（流表缺失）的处理过程，并论证即使单纯依靠增加流表容量的资源堆叠方案，并不能使流表溢出的概率降低为零。本文在维持 SDN 网络控制面悬离特性不变的前提下，提出新的 Table-Miss 处理机制。FTS 方法通过控制器层面、交换机数据层面的软硬件联合设计方法，使得新的 Table-Miss 机制能实现对原先受影响的转发流量 RTT 时间和安全通道消息风暴数量的优化均达到至少 2 个数量级，并且能够容易回退、向下兼容现阶段的传统方案。

1.5 论文组织结构

根据主要研究内容的讨论，本文的组织结构安排如下：

第 2 章对相关工作进行调研，主要介绍网络中主要数据平面，以及其可编程化发展趋势，分析应对网络软件定义化的主要挑战。

第 3 章网络计算、流量工程卸载方法。

第 4 章自适应交换机，可编程数据平面，网络交换层。

第 5 章网络资源全局优化方法，table-miss 处理方法。

第 6 章总结。

2 相关工作综述

2.1 本章引论

本章综述了国内外网络基础设施技术的演进，主要分析其主要技术特征和局限短板，重点关注了现阶段实际情况下 SDN 可编程数据平面的灵活性与性能矛盾点，以及 SDN 网络架构下网络设备硬件资源匮乏的现状，为本文研究工作指明了方向和意义所在。

2.2 网络可编程的发展历程

2.2.1 软件实现—早期网络基础设施

网络对于业务的基本价值是网络实现了数据在计算机之间的任意传输。在早期^①，由于用户数量、计算机算力、存储、硬件性能都过于微弱，作为连接所有终端、服务与用户的管道，网络的主要特点集中在连通性、可行性和初期探索性上。在一个简单的星型拓扑中，一个路由器其实就是一台普通计算机。在学术和产业界的初期，人们并没有意识到网络需要单独拎出使其成为一套独立系统的价值。这在侧面也体现出软件作为网络实施载体的特点：“灵活性”。即：对于处理并实现一个新兴事物，软件可以发挥其巨大的灵活性优势，使其可以作为一种为数不多的手段，快速实现工程师学者的任意的新的思想。

后期随着社会生活、技术进步，步入信息时代之后逐渐发现人与人之间数字信息交互的需求和价值越来越大。因而研究重点开始关注在如何实现快速的包交换、路由查找。为此人们开始提出各种快速交换的数据结构：Cache 优化、哈希表、Radix Tree(树查找)等。很长时间基于软件的转发设备核心架构都没有变化，唯一变化的是跟随摩尔定律成长的芯片技术。CPU 和存储每 18 月性能翻番，网络设备的性能也顺势而上，人们对网络的发展信心十足。网络处理从单 CPU 向多 CPU 并行，向分布式存储 cache 结构进行了小小扩展，但也好像失去了创新的动力。然而人们对信息量需求的增长却大大快于摩尔定律。到 2011 年底，我国互联网入户带宽平均接近 20Mbps^[36]。从最初 14.4Kb 的拨号上网，网络容量的发展几乎是以每 18 个月翻 10 倍的速度在增长。在数百兆的路由性能要求下用软件作为转发设备基础比较合适，但如果核心网要升级到 1G 或数十 G 以上更高的带宽就会面临技术、成本等多方面的瓶颈。

2.2.2 向硬件过渡

数据包交换对于 CPU 来讲是一种很累的工作。虽然数据包转发算法既简单、又高效，但面对无穷无尽的任务量，依靠指令集的软件转发架构存在访存效率差、CPU 无法

^① 上世纪 90 年代中期以前

批处理等劣势。这时研究人员抛弃了基于指令集的软件架构，开始思考基于专用硬件电路（Application-specific integrated circuit, ASIC）的数据包处理模型。此时硬件转发的发展目标是如何增大交换设备的交换容量、以及研究具有更好的可扩展性的设计方案。电路交换 Crossbar（交叉开关）^[37] 架构追求 N 队列输入到 N 队列输出的无阻碍转发，其思想的本质是使用一种二维电子开关（Switching）矩阵来增强交换设备的转发能力。矩阵中有 N^2 个开关交点，可以实现任意的 N_i 输入映射到 N_j 输出，也易实现多对一、一对多映射。因报文长度不固定开关数量大导致控制器硬件算法难度高^[38-39]，以及传输冲突等问题^[40]，此后的一系列技术创新集中在如何降低 Crossbar 的管理时延、提高理论吞吐容量^[41-42]。人们也在思索如何在扩展交换容量时节约芯片面积，其中重要的思想是由单模块交叉开关联结为多交叉开关结成的网（fabric）^[43]。有专用硬件电路的加持，业界把单芯片交换能力提升至 25.6Tbps^[44]。能够支持在一个大规模数据中心内可以支持 256 台配置有 100G 网的卡服务器形成一个小区进行高速互联，这样的组网计算机的并行处理能力已经足够一个通常规模大数据算法使用。单芯片容量升高会使晶体管面积成 $O(N^2)$ 规模增长从而变得不再划算。如果想支持 1024 台服务器，网络架构商可以选用两级 Spine&Leaf(骨干与边缘) 架构，使用 12^②块 25.6Tbps 的交换芯片组成一个 102.4Tbps 的扩展规模网络。

当设备被大规模组网时，网络的管理问题变得尖锐。早期互联网的发展非常迅速，因为设备的扩展就是简单对接，每个设备独立控制自己，具备对外扩展的策略。随着时间的流逝，网络内产生了成百上千个新 IETF RFC(网络工程备忘录) 和 IEEE 标准。设备制造商需要用同一个产品向各类运营商提供服务，这导致在同一款路由设备产品中堆叠的功能特性也越来越多。一些 ISP 路由设备的源代码甚至超过 1 亿行，是最复杂电话交换机的 10 倍以上，要知道电话交换机也曾需要支持上百种协议^[9]，即使大多数客户只需要其中某一种功能。互联网也为这种高复杂度付出了代价：设备臃肿部件数量庞大、不节能效率低下、价格昂贵、API 的设计随意。由于路由设备行业门槛较高，初创企业难以进入市场并发挥创新能力。此时大的路由器供应商也为路由器的可靠性、高复杂性、安全性等问题苦恼，网络的创新速度又变慢了。

2.2.3 软件定义网络演进—软、硬任务划分，物理隔离

1) 数据平面的统一化与精简控制软件。

软件定义网络（Software Defined Networking, SDN）^[8] 的概念赋予运营商集中式或半集中式程序控制的便利。网络设备控制面和数据面的物理隔离，给这种体系架构带来经济学层面的优势：能将复杂的数据平面管理功能软件集中在少数几个地方，具有统一设计的数据平面抽象。最开始人们发现，每一个运行在网络系统里的数以千计的交换机和路由器都运行着一个程序处理器。大量这种分布式控制设备的数据平面运行的软件其实是一样的，但却需要设备数量十分之一^[45] 的网络管理员去不停地确保网络正常运转。相比于运维效率低，不确定性才是最危险的。由于传统网络的控制平面是分布

^② 12=4(Spine)+8(leaf)，每个 leaf 节点对外暴露一半的接口容量，最终扩展 4 倍到达 102.4Tbps

式的，在正常运行状态下没有人能够有一个清新的网络运行图，因而在网络出现问题时管理人员很难调试。对于数据平面的设计思想也很直接，数据平面必然完全接受控制平面的控制策略，而数据平面输入输出都是数据报文，那么数据平面内的所有操作都可以由 Matching—Action（匹配—执行）模型抽象出来。网络的功能就由远端控制平面上的软件来定义，这将有助于网络的“创新力”。因为网络功能、协议的定义不再只能由设备供应商提供，而能够由真正维护和使用网络的操作人员现场定义/修改。同时，操作人员能够拥有网络全局视图，对保障网络运行和安全控制也有极大的促进。

数据平面与控制平面之间的交互称为“南向接口”，目前南向接口的事实标准是 2008 年由斯坦福大学提出的 OpenFlow 协议。OpenFlow 协议由最开始的 OpenFlow1.0，快速发展到现在的 OpenFlow1.6。几年时间，OpenFlow 协议已经逐步完善到网络的各个细分领域：流量调度^[46-47]，光适配^[48]，广域网^[49-50]，超转发^{③[51]}等。

2) 云和虚拟交换。

随着云计算的持续发力，虚拟化成为其中重要技术。虚拟机内部互相通信需求增高，基于 SDN 的 OpenVSwitch 同样也令虚拟交换机编程更容易、转发更方便。软件定义网络加速云虚拟化的创新，软件定义网络能够提供非常复杂的虚拟网络语义，支持快速迭代。数据中心网络性能的提升需求远远快于 CPU 的处理能力的增长，通常来讲，CPU 一个核心能够支持 10Gpbs 的转发性能。对于未来数据中心服务器百 G 带宽需求，也许需要消耗 CPU 总体性能的 20%^④。

2.2.4 协议无关数据平面可编程演进—可编程性层次划分，逻辑隔离

1) 扩充报文编码与设备快速更新

如果说 SDN 给出了控制层的全局视野，那么这种协议无关可编程的数据平面给出了设备层的全局视野。SDN 已经将数据平面高度抽象，操作人员可以灵活的定义什么样的流，以及对这种流进行怎样的操作。但是在数据平面内数据包头的匹配域却是预先规划好的。固有转发平面的设计思想会引起如下两个问题：其一，添加新特性需要跟业界讨论、以及等待很长的设备研发时间；其二，在数据平面内固化现实中可能出现的每一个网络协议字段造成宝贵计算资源的巨大浪费。满足新阶段的网络创新需要比 SDN 更好的灵活性、动态性。因此斯坦福大学提出了 P4^[5] 编程语言框架，这种语言有能力重新定义数据平面的包解析模式。P4 源代码通过前端编译器编译为中间表示层代码，这个编译过程将提出源代码中的语义逻辑。之后需要根据不同的目标器件再进行后端编译，这个过程最终会生成目标器件对应的机器码，硬件可直接读取。目前 P4 的目标设备已经有基于 ASIC 的交换芯片、CPU、GPU 和 FPGA 等多种实现。

P4 是与流表式编程不同，它是另外一种维度的高层次可编程概念。在 P4 框架中，网络操作者可以根据新的设计，创造性地自行设计一种结构的数据包头字段。通过 P4 源代码，将新的包头结构编译到数据平面形成新的指令。这就实现了灵活定义数据平

^③ Super Packet Transport Network, SPTN。一种硬件功能组件可分解的高效可编程网络框架。^④ 以常见 Intel 志强 48 核心 CPU 处理器为例。

面解析过程。P4 的目标是让已经部署的硬件网络设备数据平面实现软件定义升级，可以达到在线无插拔地更换新设备的效果。P4 的出现也首次实现了数据平面不同逻辑层面上的可编程性。

2) 可编程硬件的未来

数据平面可编程概念引发了众多新技术和为解决不同问题所提出的创新实践，如图2-1, 本文从不同方向架构梳理这些工作。




图 2-1 可编程数据平面各界发展历史

当设备处理接收进来的每个数据包时，数据平面是网络当中最关键的环节。通常需要用到专用的硬件设施，或者经过复杂优化后的软件加速方案。在硬件方面，数据平面可以在 ASIC^[6, 15, 52-55], FPGA^[18, 56-62], 网络处理器^[63-65], 外挂有三态内容地址查找器件 (TCAM^⑤) 的系统^[66]，在软件方面有基于快速包分类算法^[67-69]的在 CPU 系统上实现^[10, 70-80]。从 2008 年提出软件定义网络，由于真实环境性能的需求，业界从未间断地开发基于硬件的可编程数据平面。在 P4 概念提出来之前，也有类似于半 P4 的混合型可编程数据平面，受限于设计架构，他们对于短长度域可以实现任意匹配，基本可实现常见协议的数据平面编程，但不能够有效支持宽域^[52]。

由于硬件可编程技术的加持，外加比虚拟机更轻量级的容器、高速分布式存储、无服务架构、AI 对 I/O 响应速度的要求，使得网络体系架构设计发展繁荣、爆炸增加。相信在未来业界将会出现更多的应用场景，这些场景也将不断催生出功能更强大的可编程网络、以及更强大的性能。

^⑤ Ternary Content Addressable Memory, TCAM

2.3 网络可编程性的“图灵完备”

2.3.1 通用可编程性和可编程网卡

上一章提到，我们需要使用智能网卡来卸载操作系统内的网络功能，以期望获得比 CPU 更好的效能，同时还可以兼顾网络设计中不断变化的革新需求。智能网卡也叫做可编程网卡，相比于普通网卡，一种认知认为^[81]：智能网卡不但可以完成网卡最基本的作用（主机与网络间通信），还应该有如下特征：输入输出多队列、TCP 卸载、流量整形、规则过滤、虚拟化等。从而增强一些通用场景下的网络性能：带宽扩容、优化 QoS^⑥、降低 CPU 利用率、降低通信时延等。如图2-2，是一个典型的 ASIC 智能网卡通路，易见，网卡将各种网络处理过程（流分类、流量工程、协议）硬化到专用硬件逻辑上，使处理效能增加。不难发现，基于 ASIC 的智能网卡本质类似于一个操作系统的外挂交换机，只是他与主机侧链接的延迟更短，主机拥有其完整的控制平面管理能力。




图 2-2 基于 ASIC 的智能网卡架构

这种开放控制平面的网卡架构，还称不上真正的智能网卡，因为它无法提供“核心部件”和“辅助部件”两方面的客制化的编程能力。首先，网卡的核心功能是一个数据包交换结构，完成“匹配—执行”操作，然而基于 ASIC 的网卡芯片出厂后就无法修改包头域的设置，核心部件不能实现可配置的交换，因而无法满足新协议的处理需求。第二，流水线中包括基于硬件电路的 QoS、访问控制（ACL）、协议卸载等辅助部件。这些卸载功能如果无法支持新的网络协议栈，那么此类功能只能从网卡重新回到通用 CPU 中处理，几乎失去智能网卡的性能优势。ASIC 的研发周期一般都比较久，并不能很好的适应目前快速迭代的网络架构需求，是缺乏适应性和可扩展性的。

随着时间的推移，人们还发现如果能够将计算^[82-83]、随路功能聚合^[84-85]、缓存^[86]甚至 AI^[87-88]都卸载到网络上，有能力显著提高分布式应用的处理效率。目前能够支持这种将更复杂计算卸载到网络中的网卡，都要求此智能网卡具有通用型的可编程能力。

1) 通用可编程的智能网卡

基于网络处理器（Network Processor, NP）的数据平面，拥有完全的可编程能力。如

^⑥ Quality of Service (QoS)，服务质量

图2-3上部所示，NP 芯片内部一般包括基于硬件的拥塞控制、队列调度、QoS 等协处理逻辑，还包括一组并行微码处理器。处理器按任务可分为核心处理器和转发引擎。处理器通过预先编制的微码来控制处理过程和内容。NP 编程模式简单，一旦有新的技术或者需求出现，可以通过软件语义重新定义数据平面。值得注意的是 NP 中的众核一般使用数据平面专用精简指令集，为了达到节能与节约面积，像浮点运算等复杂的处理指令是不支持的。NP 的每个内核处理性能一般较差，NP 的高性能主要靠结合使用专用外挂电路。一旦处理的内容无法映射到专用电路那么 NP 的性能会弱于通用软件。另外，NP 编程开发门槛较高，NP 运行软件无操作系统扶持。NP 的代码移植性差，开发人员需要深入理解 NP 的处理模型。因此 NP 始终只在一些狭窄的领域空间内发挥作用。




图 2-3 具有通用编程能力的智能网卡架构

基于 FPGA 的智能网卡拥有更为广阔而灵活的编程空间。FPGA 内部有大量 LUT 门电路，以及分布式片上互联网络，基于此结构的 FPGA 可以实现任何定制化的逻辑电路。FPGA 使用硬件描述语言开发（HDL），HDL 不直接体现门电路的拼接方式而只是一种行为描述语言，从而屏蔽了底层细节。如图2-3下部所示，FPGA 可以方便地移植程序，我们可以将 HDL 代码打包成 IP 核，只要按照规定好输入输出接口位宽和时序就可以任意复用。在设计电路模组时，我们一般会使用标准的总线接口来连接不同的功能模块，以增强开发的灵活性。如今 FPGA 厂商也会在 FPGA 中加入专用功能电路来增加芯片集成度、增强 FPGA 的处理某些任务时的性能。如 ARM 核、分布式 DSP

核、PCIe 收发器、分布式片上存储。

2) 灵活性与性能

如图2-4所示，基于目前业界的技术，为设计更灵活的数据平面，我们一般选取如下两种类型的系统做比较：其一，基于 NP 或 CPU 众核的智能网卡，拥有比较好的可编程性和灵活性，是具有“图灵完备”一类型设备，我们可以将其当做 CPU（计算）系统的延伸。但是他们的缺点也很明显：性能低，效率不足。其二，基于 FPGA 的智能网卡由于可以任意制定处理逻辑，也属于“图灵完备”的一系列设备。虽然 HDL 语言是高级描述语言可编程性强，但需要程序员基于硬件电路的思想来完成设计，学习成本高。这种思想层面中的“不灵活”作为一种挑战，又阻碍了 FPGA 的适用性。性能和可计算性如何更好地折中，或者如何选取一个更合适演进的线路图则成为本文主要考量之处。




图 2-4 性能与灵活性如何更好的折中

2.3.2 领域内可编程性和可编程转发设备

1) 领域内可编程性

在不同的信息技术领域内有不同信息处理需求，从信息技术蓬勃发展的过去的几十年到现在，随着微电子行业的诞生，一直不断地涌现出各种类型基于某种专业硬件的处理器，往往这些设备都兼具有某种软件的可编程性。如图2-5所示，下面简要介绍历史各个类型可编程处理器。第一，中央处理器（CPU）。CPU 解决的是通用类型的计算问题，工作生产生活中，人们往往会遇到各种各样的数学计算任务，使用 CPU 去辅助人们完成这类枯燥且量大的工作可以极高的提升社会生产效率。CPU 采用冯诺依曼结构，是一种图灵机。它将处理通用计算任务抽象为控制-计算-存储模型。控制模块从存储器内读取程序指令和数据指令，并把他们按逻辑分配给计算模块。人们预先可以将需要处理的任务和数据编写到可重复擦写的存储器中，实现各种灵活的任务需求。操作人员就从繁琐的计算当中隔离开来，只需要去关注如何设计控制逻辑已经对应的需要计算的数据。第二图形处理器（GPU）。图形从本质上是一组二维矩阵数据，像素数据量一般都在百万级别。视频信号又是由一帧一帧的图像先后排列形成，导致处理图形的过程中产生大量的数据量。这些数据由 CPU 处理往往需要占用很长的处理时间，消耗大量的计算能力从而效率低下。GPU 架构提出，图像处理没有先后依赖关系，处理

器对于每一帧图像处理的方式完全一致，因而可以利用多 CPU 并行处理以达到加速目的。所以 GPU 就是众多微小的 CPU 的堆叠，同时增加了片上存储密度以应对并发的指令读取需求。第三，信号处理器（DSP）。与 CPU 类似，但 DSP 增加了专门为信号处理设计的指令集，使 FFT 运算更快速。DSP 一般是数据地址与内存地址分开的双总线结构，支持灵活的编程。第四，神经网络处理器（NPU）。神经网络的训练过程需要进行大量的张量运算，适合于使用并行度高的处理器做运算，例如使用 GPU。但在神经网络的计算中数据位宽往往比较低（8bits）如果使用通用处理器会有比较大的资源浪费，能源效率也比较低。随着 AI 技术发展，业界对算力的需求持续增高，研究人员专门为神经网络计算任务设计了一种专用处理芯片，TPU 与 GPU 相比在同样能源消耗下，计算完成时间可缩短 70 倍左右^[89]。第五，协议无关交换架构（PISA）。网络包处理流程一般比较封闭，开发人员一般使用设备厂商固化好的网络设备进行数据包传输处理等。但由于网络功能应用环境的快速变化，研究人员发现固化的网络处理芯片无法满足增加新协议的需求，这严重制约了网络的创新。最近业界提出基于硬件的 PISA 模型，定义了可编程数据包处理的规范。它提出了开源的数据平面功能描述语言，为开发人员提供了可编程的包头描述能力，以及对应的包头信息抽取。在查找和匹配方法上，此类芯片使用多级查表法来实现任意的匹配和查找操作。




图 2-5 器件在不同的专用任务中性能和可编程性指标

在网络领域的可编程虽然较新，但已经引发业界很大的关注。不少工作都指出，可编程网络在超大规模数据中心网络、企业级交换网、网络内测量、负载均衡等领域都有广泛的实践以及优势。PISA 有能力只使用单一器件就可支持种类繁多的网络功能，这种高的灵活性可为企业节约更换设备的成本，统一结构的数据平台也使操作人员维护复杂网络的成本降低。综上所述，网络可编程也已经作为可编程专用任务中的重要一分子，在未来值得持续投入研究。

2) 可编程网络交换芯片架构

网络设备的最基本功能是解析数据包头，并对数据包头信息进行转发、丢弃、修改动作。最初的基于硬件的网络设备对于一个数据包包头定义是固化的，每当增加新协

议字段，这种固化的网络设备都无法胜任新工作。但如果所有操作都由 CPU 处理，则性能十分低下，无法满足核心网、骨干网中性能的需求。后来人们针对处理数据包灵活性不足和性能问题对 CPU 进行架构优化，设计出采用辅助硬件流水线增强和多核并行方式的网络处理器。网络处理器拥有 CPU 般的灵活性，但由于本质还是基于 CPU 的指令循环操作，以及众核架构的内存、数据总线复杂度高数据搬运压力大，NP 最终难以持续优化，目前业界顶级的基于 NP 的交换芯片性小于有 1Tbps，这极大地限制了 NP 的使用范围。新兴的基于 ASIC 流水线指令集的可编程处理器为 NP 的性能不足带来了一种解决思路（PISA）。

首先，需要解决基于 ASIC 的可编程包头解析器。交换机中的查找表必须查找固定协议字段，所以每个交换机都会包括一个包头解析器，它能够标识当前数据包包头的协议名称。如图2-6所示，数据包是一组串行数据，从数据包的开始位置起，包头协议依次串行排列。每个协议段长度固定，每个协议末尾会有标识码标明下一个协议字段名称。本协议字段的长度一般都存储在协议字段内部。包头中的协议字段是一种有向图关系，图的节点代表协议，向量字段代表转移关系。一个包的包头不一定包含图中所有的节点，和对应关系，但当数据包到来时，包头所包含的协议只能是有向图中的唯一一种路径。一般使用有限状态机（FSM）就可以提取出包头内的所有协议字段。FSM 内部存储完整的图关系，只要按照图对应关系来给包头不同字段打上协议名称标签即可。




图 2-6 数据包包头结构




图 2-7 基于 ASIC 的可编程包头协议解析器架构

可编程解析器须实现灵活可运行时配置的协议图。可编程解析器中的状态转移图可以通过状态查找表来实现。状态查找表可以由 RAM 和/或 TCAM 存储器组成，RAM 是一种基于地址的内容访问存储器；CAM 是一种基于内容的地址访问存储器。CAM 中在不同地址存储有内容，当 CAM 接收到一个内容输入请求（key）时，可以并行搜索所有位置，并返回内容等于 key 的地址位置。TCAM 则是在请求 key 中可以定义“不考虑” bit 位，在判断二者内容是否相等时所有“不考虑”位都认为是相等的。如图2-7所示，TCAM 的 key 的宽度与一个完整的包头相等，在 TCAM 的一个表项中，存储着某一个协议的包头标识数据，这个数据的位置与真实数据包包头中此协议的位置相同，但是其他位置都属于“不考虑” bit 位。因而只要包头可以匹配此 TCAM 表项，就代表包包头中有这个协议。当然由于包头域是个有向图，在不同阶段所需要看的标识位置是不一样的。下一跳状态信息就存储在 RAM 中，得到新的状态后，电路再去查找 TCAM，

直到有向图走完。只要我们有足够的 TCAM 表，我们可以通过任意修改表中存储的状态图信息来实现运行时可编程的包头解析器。

第二，需要解决基于 ASIC 的可编程流表匹配。在传统交换机中，当数据包完成包头域的解析，交换机通过查询流表来得到数据包的执行指令。如图2-8所示，处理每个协议的节点组成了协议有向图，节点一般可以抽象为“匹配-执行”的模式。由于包头协议状态转移图是固化的，所以交换机可操作的数据包的种类、数量也是固定的，其他数据包会被交换机当做未知类型而丢弃。在设计交换机之初，就需要根据各个协议字段不同位宽，不同流表匹配方法，制定固定深度的流表。因而目前固化交换机的数据处理核心都会设计异常复杂，需要适配各种有可能的协议，然而在某一个应用场景中只会存在其中一部分数据包类型，导致了很大能耗和经济的开销。




图 2-8 传统交换机中的查找匹配过程




图 2-9 基于 ASIC 的可编程匹配模型

可编程流表须实现灵活配置“查找-执行”逻辑结构。如图2-9所示，目前的设计思路，可编程匹配流水线由 N 个“物理块”（Phy_Stage）串联而成，每个 Phy_Stage 可以独立配置查找表的位宽、深度和类型。而且在每个 Phy_Stage 中堆叠了所有类型的“执行器”（Action）模块，在运行时这些部件依次按流水线背靠背方式处理。选路器可以由多路复用器（MUX）或交叉开关（Cross_Bar）组成。由于这些机构都可以被后期在线配置，在这样的流水线中一个 1024bits 的并行包头数据进入物理块后由第一个选路器（MUX）选出“待匹配域”送入所需的存储器接口，匹配之后的结果和包头域信息被第二个选路器（Cross_Bar）送往所需的执行器中进行操作。最后执行器将新的域插入（修改/删除）包头内形成新包头。多个“物理块”可以先后呼应形成一个更复杂的“逻辑块”，最终通过运行时配置这些“物理块”可表达任意类型的协议有向图。

2.3.3 可编程数据平面的应用与问题

协议无关（PISA）处理器从诞生至今已经覆盖了广泛的网络应用场景：

- 1) 替代传统网元（服务负载均衡^[90]、安全控制^[91]、流量控制^[92]、测量^[93]），使云网络自身成为一个软硬任务分配均衡且可编程的系统。
- 2) 增加网络随路专用功能，如键值查询（key-value store）^[94]。旨利用网络高速以及可编程交换机特点，使特殊功能的性能大幅提升。

在此之外，也有很多特性是 PISA 架构无法实现的：

- 1) 包头长度有限，目前数据平面可编程的流水线紧紧局限于处理宽度受限的包头。
- 2) 非图灵完全，只有有限个数的固化的“执行器”。
- 3) 没有讨论包调度问题。
- 4) 无法对数据包进行可编程的带状态处理。

而这些问题目前被认为是因追求高性能而带来的设计折中^[95]。

2.4 网络资源优化

2.4.1 软件定义网络安全通道机制

在前文提到，软件定义网络（SDN）的诸多优势是由于网络结构逻辑分层带来的。SDN 将控制平面抽离出来，形成对网络分布式数据平面的集中控制的结构。作为控制平面与数据平面交换机通信接口 OpenFlow 协议是目前最具影响力的，已经成为了业内事实标准。SDN 将网络业务抽象为网络操作系统（控制面）上的不同应用程序。如图2-10于控制平面与数据平面二者为远距传输，通信成本相对增大，主要体现在：第一，SDN 强调网络的快速变化，然而控制器对数据平面的控制都依赖于容易成为瓶颈的安全通道。安全通道一般通信速率较低，而且控制信令传输延迟大。这与快速变化的网络结构成为矛盾。第二，成为中间瓶颈的安全通道容易承载来自内部、外部的大流量，而遭受攻击。




图 2-10 SDN 架构的瘦腰问题

SDN 网络中存在需要快速变化的流表项信息。SDN 的控制平面包括一个符合南向

接口协议的网络操作系统，以及运行在其上的众多应用。SDN 网络操作系统与下层数据平面通过安全通道相连。网络操作系统基本的任务是管理与配置。管理包括，发现交换机、发现拓扑、发现端口、故障测量等任务。配置包括，流表配置、执行集配置，组表以及限速表等配置。在支持数据平面可编程（PISA）的交换机中还会有包头解析器配置和数据平面逻辑块的配置。由于网络动态性强的特征，上述配置内容均可能快速发生。针对于流表配置任务，如处理新流到达，SDN 有两种策略，一种是动态响应（Reactive）。Reactive 的核心思想是被动实时处理数据平面内出现的新流量。交换机如果发现这是一条无法匹配到结果的流，那么交换机会将次信息上报控制器，控制器认证、处理后将新的流表项下发到数据平面，从而完成此流后续转发。Reactive 的缺点就是控制平面与数据平面之间信息交互频繁，对安全通道造成很大压力，若遇到瞬时流量突发（burst），还有可能会耗尽控制器的能力资源，使数据面服务中断。另一种是规划响应（Proactive）。Proactive 的核心思想是控制平面根据网络拓扑、传输任务意图，提前将所有可能出现的流量信息全都下发到控制平面。这样可以避免后续实时配置过程中的不确定性，减小安全通道遭受大流量冲击的概率。但 Proactive 的缺点也很明显，他需要大容量的硬件流表转发表来预先安装可能还用不到的流表项，另外它还与流表项更替的一般思路“最近最少使用替换”（LRU）算法相冲突。

2.4.2 数据平面流表资源与问题

传统的表项查找方法都是基于 SRAM 的软件查找方法，共同特点是查找速度慢。线型查找法需要遍历表中的所有表项；二叉树查找法需要遍历树中大多数节点，而且查找速度受树的深度影响较大。目前最好的基于 Linux 内核的软件查找性能大约只有 1Mpps^[96-97]（64 字节最小包 1Gbps 吞吐）左右^⑦，是远不能满足核心路由器的处理需求的。数据平面交换机设备为支持大量流快速查找，一般需要使用基于 RAM/CAM 等硬件的快速存储器。

1) SDN 数据平面查找模型

交换机的本质工作是找到对某一数据包的处理方式，并执行这种处理。目前我们把这种处理抽象为查找和执行。查处在计算机学科内是一类最基本的问题，例如存储器就是一种典型的查找系统。总线输入数据地址（address），存储器可以返回对应地址上的数据（data）。在网络领域，输入的数据地址其实就是匹配域的值（key），返回的数据就是待处理的操作数（action）。这种过程也可以抽象为解决“key-value”的对应问题。操作数就对应着对数据包的具体执行动作，数据包在之后的流水线内可以被执行机构按操作数值进行处理。

2) 各类包头域查找匹配方法

第一，基于 RAM 的精确匹配查找。上文提到由于软件查找算法性能较差，高性能路由设备内一般会使用基于硬件的快速存储器，包括 RAM/CAM/TCAM 等。RAM 是最简单的一类流表查找方法。如图2-11所示，在初始化配置流表项时，包头域的值作为

^⑦ 指单个 CPU 核心，如果多核并行性能可进一步提升，但一般只能达到亚线性增长。

地址，操作数作为内容，存储到 RAM 内。查找时先从包头提取出匹配域的值（key），然后读出以 key 为地址位对应的数据即可得到操作数。一般 RAM 查找的时间复杂度只有 $O(1)$ 。但如果待查找的匹配域过宽，则会消耗掉一个很大 RAM 空间。例如，我们匹配 32 位的目的 IP 地址，则 RAM 表的地址总线宽度也是 32 位，如果用 1 字节（也就是可定义 256 种不同的操作）来定义操作数的话，那么总共需要的 RAM 空间是 $2^{32} \times 1\text{Byte} = 4\text{GBytes}$ 。由于实际的数据包中并不是每一个可能的 IP 地址都会出现，对于不会出现的 IP 地址，我们无需对其进行设置。在一个网络中，目的 IP 地址也许不会超过 100 万个，但是 4GB 存储空间却消耗了可以存储 40 亿个 IP 地址的空间，利用率很低、比较不经济。如果希望查找位宽更大的 MAC（48bits）层 key，则需要 $2.6 \times 10^5\text{GB}$ 内存容量，显然已经无法实现。但是对于查找一些小位宽的包头域（如，包头协议、TCP 端口号）^⑧，则可以在内存容量消耗小于 100KB 下，实现最快速的单操作周期查找，经济适用性比较高。




图 2-11 基于 RAM 的包头域查找过程




图 2-12 基于 CAM/TCAM 的包头域查找过程

第二，基于 CAM 的内容地址查找。前文提到，由于 RAM 查找法对于长匹配域无法实现资源优化，因而提出一种只跟内容数目相关的硬件查找方法（CAM）。如图2-12所示，在配置 CAM 时，将待查找 key 作为内容存储在 CAM 中，与 RAM 类似，每一个 key 都会对应到一个地址位置上。CAM 的输入内容是 key，当 CAM 接收到查找请求后，首先将 key 同步广播到每一个内容存储单元内，同时进行比较，如果与之前存储值相同，则会返回匹配成功，同时返回此单元内数值所对应的地址位置（addr0）。这一步操作的时间复杂度也是 $O(1)$ 。每一个 key 与地址位置等价，但地址位置并不能够代表操作数含义，因而在 CAM 后面会跟随一个“地址—操作数”转译 RAM 表。在此 RAM 表中，我们需要提前在 RAM 的 addr0 地址中存储一个操作数（action0）。所以当 CAM 查到 key 的地址 addr0 后，再由 RAM 查到 addr0 的内容 action0，两步查找的总时间复杂度还是 $O(1)$ 。由于 CAM 架构只需保存用户所需数目的 key，因而 CAM 可以将存储器空间资源占用率压缩到线性。CAM 在广播查找时电路并行度很高，所以大量的布线资源比较耗费芯片逻辑空间。一次查找会引发全部内容比较，因而芯片耗电量也会增加。所以 CAM 查找表一般容量在数万条流表。

第三，基于 TCAM 的三态内容地址查找。与 CAM 类似，都是讲 key 存到芯片存储单元内。TCAM 可以支持任意位的掩码查找，也就是说可以在匹配时对某些 bit 为设置

^⑧ 包头协议（8bits）对应内存容量空间 256Bytes，端口号（16bits）对应内存容量空间 64KBytes。

“不关心”状态，所有不关心 bits 都可以认为是匹配成功，TCAM 匹配的时间复杂度也是 $O(1)$ 。这种架构的优势是可以支持匹配某一 IP 范围的全部匹配。假设在表项中设置了 N bits 的无关位，由于无关位可以是任意值，所以总共满足可匹配的 key 数量是 2^N 个。因而 TCAM 理论上可以覆盖比 CAM 更多的 key 数目。TCAM 在实现最长前缀匹配，流量汇合等功能时具有无法替代的价值。但 TCAM 与 CAM 相比，在每个存储单元内增加了更多的逻辑数量，因而 TCAM 的造价和能源消耗也比相同表项数目的 CAM 更高。

3) SDN 流表面临问题

在软件定义网络时代，为了适配各种新的包头域，交换机内所需流表的宽度快速增长。相比较于传统 L2/L3 网络，软件定义网络所定义的包头域宽度是其数十倍。在流表容量不变的前提下，包头域宽度的增加就意味着深度减小。另外如上文所述，基于硬件的快速查表方案都存在硬件资源消耗大的问题。流表资源数目不足可直接引发诸多网络问题，例如，1) 数据平面内无服务，2) 因快速更替流表项内容导致安全通道内报文数量激增，3) 增大流表容量使设备价格上涨经济效益变差。值得注意的是，第二点问题会耗费大量控制器计算资源，降低安全通道通信带宽，从而进一步产生影响全网络安全的问题。

如何缓解这类问题成为当前研究的重点内容。CompactTCAM^[98] 提出一种宽、窄包头域的等效替换方式，压缩了已占用流表容量^[99]，从而减小流表宽度的需求。但由于更改了其他公共包头域的功能，但这个机制适用于内网，无法直接用于大容量需求的骨干网广域和数据中心网络。工作 uFlow^[100] 发现网络中小流可以经由控制器直接转发到目的地，从而不占用网络内流表存储。但其实大流的溢出才是最危险的，而且控制平面与数据平面混合会导致控制平面遭受 DDoS 攻击。并且现有工作都是从减小开销的角度去解决问题，但是本文后面证明，流表溢出在现有网络里是必然发生的，目前工作很难缓解当流表真的发生溢出后带来的网络安全危害。如何能够利用 SDN 全局视野以及目前新兴的可编程数据平面是本文研究的重点。

2.5 本章小结

随着网络数据传输需求日益增强、SDN 网络架构和可编程数据平面的提出以及数据中心虚拟化规模逐步扩大，本文发现制约网络性能的关键因素分别在网络的不同层面上：1) 主机侧网络。CPU 已经成为主机网络通信速率的瓶颈。2) 交换网络。目前的可编程数据平面依然有着灵活性与性能之间的矛盾。3) 网络资源。作为高性能网络内设备核心资源的流表因造价高、容量小导致网络内极易产生流表溢出等现象。

学术界和产业界为解决上述问题均提出了各种新设备架构和新思想。经过分析网络发展的不同阶段历史规律，本文力图依靠解决如何利用科学严谨的思想设计新架构、如何根据现有技术做取舍、如何集中发挥目前技术某方面优势，来满足业界新的需求。在确保高性能的同时、兼顾网络稳定性提高安全保障。

3 研究可编程设备加速主机侧网络方法

3.1 本章引论

3.2 问题背景

随着数据中心服务器网络接口容量快速增长，处理与网络数据相关的服务已越来越耗费主机 CPU 的计算资源。主机虚拟化、流量工程、网络监管等功能在现代化网络管理中已经占据重要的位置。尽管目前发展出一系列 RDMA、DPDK 等基于网卡的网络数据包快速搬运架构，但它们只针对于块儿数据的传递进行了优化，对于需要“每包处理”的任务依然没有良好的对策。

本文将复杂网络计算问题分为两类任务类型，一种类型是由于数据包到达频繁而触发的大量计算，也许这类型计算并不复杂（处理器使用几条指令即可完成计算），但由于需要对每个数据包都进行处理从而导致计算量庞大、CPU 无法胜任，例如查找、转发、分类等。第二种类型是由于计算过程复杂（处理器需要耗费多条指令才可完成计算），导致 CPU 无法提升针对每个数据包处理的速度，进而造成网络分发数据包个数降低、性能需求无法胜任，例如防火墙、安全分析等。数据中心运营商面对着不断增长的功能需求和性能需求，同时也面对着需要降低运营成本提升能源利用率和绿色环保。

网络随路计算（in-network computing）是一种解决网络程序性能差的有效途径。网络随路计算是指在网络数据传输链路中增加特定功能的硬件设备，使得数据包在传递到主机内部之前，就完成了网络任务中的相关计算需求。当计算从主机内，下方到了网络内后，这便释放了软件处理瓶颈，可以节约数据中心内宝贵的 CPU 处理资源。但主机内的计算任务并不能够全都被硬件卸载，因而我们需要选取可编程数据平面来完成这件事。前文提到过三类可编程网卡他们分别是：基于可编程 ASIC 的智能网卡，基于 NPU 的智能网卡，以及基于 FPGA 的智能网卡。首先本文分析基于 ASIC 的智能网卡是非“图灵完全”的可编程硬件，尽管其处理性能优异，但无法支持灵活配置，因而本文不考虑。其次基于 NPU 的智能网卡，NPU 由众核处理器架构组成，可提升处理并行度，但这是基于批处理的计算模型。针对目前流式计算和有状态计算，因 NPU 每核处理性能低，从而导致 NPU 方案整体运行性能差。

本文从上述两类问题中各选取了一个应用场景，来说明使用基于 FPGA 的智能网卡具更高精度的“每包处理”能力，以及强大的“复杂计算”能力。最重要的是 FPGA 可以支持网络内流式计算模型，本文在后面提出了一种在 FPGA 针对流式计算需求的 DC 抽象方法，可以将有前后状态依赖的“复杂计算”任务卸载到基于 FPGA 的可编程硬件。

3.3 系统架构

3.3.1 软件向硬件卸载分析

CPU 通过循环取指令等操作，完成通用的可计算任务。计算的数据通常有前后依赖关系，CPU 对于此类计算效率较低：由于中间计算状态在计算完成之后必须放回数据存储区，而下次重新拿回状态数据又需要再次搬运，数据在计算核心与存储池之间多次往返对计算最终结果是无意义操作。而即使使用众核处理器也无法优化此过程，虽然众核处理器可并行计算多个任务，但同一时刻每核心与其他核心处理内容并无关联。对于前后有依赖关系的处理，并行并不能加速其中一组数据的处理进程。在网络领域亦是如此，网络数据包到达密度很大，留给每个包的处理时间很有限，然而通常一个 CPU 无法在如此短时间内真正处理完一个包的触发计算。

1) 软件处理延迟大。

目前高速网络处理器可以设计为核间流水线模式，每个核只处理固定的一步计算。当一个数据包触发的计算包括多个前后依赖计算时，人们使用多个核串行处理这组计算。即每个核心领取一个固定的快速处理任务，这样每个核都可以以最快的速度处理完当前步骤，然后交给后续核心继续处理。这样数据包的处理吞吐其实就可以达到某一个核心的最大速度，而处理延迟则是这些核心之间传递完整一次的时间。不难发现，数据在众核之间搬运会遇到访存时间过长、访存请求冲突等现象。虽然使用 CPU 可以获取很大的灵活性，但这种方式进一步增大了每个数据包处理的时延。如今在云端加速 AI 计算的场景下，高频次小包、数据快速到达的需求越来越高，这使得以 CPU 处理网络数据包造成很大的云计算性能瓶颈。后续我们通过本文所举的例子可以明显提现这一点。

2) 软件处理时间精度低。

同时，由于共享内存与总线架构，数据在 CPU 核心、存储池之间搬运会造成随机的请求冲突、甚至计算等待，这将中断顺序串行处理节拍。由于这条处理链中的处理速度会受到这条处理链最慢处的制约，因而处理链的性能表现总以最慢的瓶颈向外表现。软件的处理收到操作系统的指挥，操作系统一般会划分时间片区来分配给每一个待处理的任务。虚拟化的操作系统内有很多任务进程，操作系统会划分很多时间片区。这也进一步降低了 CPU 的专用任务处理性能，还带来处理时间精度不足的现象。后续我们通过本文所举的例子可以明显提现这一点。

3) 软件功能向硬件卸载。

卸载是指将工作负载从一个实体转移到另外一个实体上去。软件功能的卸载遵循一定原则：

- 新实体可以做与原来实体相同的工作，但资源耗费更少。
- 新实体比另外一个实体更快地完成某种类型的工作。
- 新实体有能力做除此之外的其他任务。

硬件功能卸载已经广泛使用在计算机领域。早期，开发人已经把音视频处理从 CPU 完全卸载到图形处理器和音频芯片中。此外还有一些例子：数据包校验计算卸载到网卡，传输大宗数据时使用 DMA 控制器，在硬盘控制器中做数据错误恢复。事实上，从 CPU 中卸载出来的功能都比单纯由 CPU 执行能源效率高很多。但本文并不是强调 CPU 无用论，因为 CPU 是整个服务器中最具有灵活性的器件。卸载任务应该是简单、机械的，CPU 是系统内可编程、可运行花样繁多的算法，从而具有很高的难以替代性。

卸载通常是一种优化技术，与其他优化方法一样，仅在合适场景下适用，虽然他增强了计算效率，但这种卸载方式并不是完美的：

- 增加了软硬开发人员的工程任务量。
- 增加新的硬件，使系统结构复杂。
- 设计制造新硬件，增加研发周期、增加使用成本。
- 由于大量装配特殊器件，系统可移植性降低。

对于灵活多变的网络流量的处理任务，大多为分步骤且数据包信息前后依赖关系高。前文提到，如果使用基于 NPU 的可编程网卡，虽然灵活性可以被满足，但依然存在性能问题（单核性能低，单个数据包处理延迟大）。使用基于可编程硬件（FPGA）的智能网卡卸载网络功能，可以有效解决上述问题。

表 3-1 FPGA 的优势与劣势

FPGA 所擅长的处理内容	不适宜使用 FPGA 处理的任务
流式数据通路（视频处理）	多决策算法
并行算法	递归
低延迟、确定延迟系统	依赖于其他大型软件库
与硬件接口紧邻	急速变化的浮点数学计算过程

表3-1展示了使用 FPGA 作为卸载功能目的实体与 CPU 和 ASIC 对比的相对优劣点。虽然 FPGA 完全有能力完成分支多且复杂的决策算法，但相比于 CPU，在 FPGA 上实现会付出更多编码时间，不如使用通用处理器经济收益好。另外相对软件而言，FPGA 的处理过程具有精确无抖动（jitter-free）的时序效果。虽然独特优化的软件代码可以近似达到这种效果，但它依然严重地受到调度器，中断，不同处理路径的影响而产生抖动。

3.3.2 软件算法的硬件抽象方法

在高性能的大数据领域，批处理技术已经可以满足非常多的使用场景，但随着数据时效性价值提升，一种流式计算概念被提出。流式计算是实时的，常驻的，与 Hadoop, MaxCompute, Spark 等系统不同（它们是离线批处理），流式计算对延迟属性要求更为苛刻。而目前在大数据和高性能网络中的处理就更需要考虑如何利用 FPGA 来加速流式计算的需求。




图 3-1 FPGA 硬件编程抽象

1) FPGA 编程抽象。

基于 FPGA 的可编程逻辑，可以完成很多种计算。在软件思维转向硬件化的时候，如图3-1所示，给出了三种并行化加速方法：同一种功能 ($F(x)$) 的复制展开并行；一组数学计算的内部隐含（四则运算分配律和结合律）逻辑并行；分支选择的选路并行。

2) 功能卸载的“数据—计算” DC 抽象方法。




图 3-2 FPGA 加速流式计算的 DC 抽象方法与原则

网络计算卸载到 FPGA 中，需要在 FPGA 的并行计算加速基础上，引入一种适合于流式计算 FPGA 的编程抽象，本文称其为“数据—计算”模型 (Data-Computing, DC 抽象)。如图3-2所示，每个节点内都包括一个或一系列功能 (函数 $F(x), G(x)$ 等)，本文称其为“计算”，在不同的计算节点之间是数据流 (以数据包为驱动)，本文称其为“数据”。如何排列和组织这种“计算和数据”是 DC 抽象的核心内容。一般数字电路会设计为时序逻辑，也就是以时钟周期时间跨度为节拍的计算。各个逻辑块需要在同一个节拍内计算出相应结果。对于在数据处理时前后无关的计算可以归到内部并行中去，所以流式数据处理方法需要挑出数据计算时有前后相关的部分，并把它们按照一定拓扑串联起来。DC 抽象基于上述分析提出在 FPGA 内处理网络流式计算的加速的原则：

- 在流水线的每一级具有确定的节拍数。

- 数据前后内容具有依赖性。
- 有固定的流水线拓扑，但是数据在拓扑间可任意流动。

下面将重点介绍本文如何利用 DC 抽象原则，对基于可编程硬件的网络高时效性网络任务和高密度计算任务卸载加速的研究。

3.4 网络流量捕获与回放

3.4.1 概述

网络测量和分析是监控、调试和管理网络，进而设计反馈和优化网络结构以及改善网络服务质量的重要手段。近年来，互联网与网络应用的不断发展，网络内服务器遭遇的各类破坏与攻击也随之与日俱增，网络安全问题日益受到人们的重视。因此，在大型数据中心内，对入侵攻击的检测与防范、保障信息系统和网络系统安全已经成为研究人员的共识。为了快速确定网络攻击的发生，如何设计一种可以实时检测网络流量的网关系统变得异常重要。例如，当网关系统发现大规模 DDoS 攻击时，可以主动做出丢包等拦截动作，但是对正常数据包应采取放行策略。

这类系统对低传输时延、高吞吐迫切需求。对于复杂网络协议、和内容的分析，一般需要使用大型服务器的多核 CPU。由于网络中流的数目很多，因此可以将不同的流量分配到不同的并行 CPU 中去做并行入侵检测。但对极高流速的网络数据包的捕获，分发等工作却面临很大的性能压力。经过检测系统处理完的数据包还需按先后顺序汇聚，保证多核并行系统不会对原始流量数据包的内在逻辑产生影响。因其特殊的处理需求，以及数据包高吞吐特性，因此安全监测系统的网络收发部分是一项极为重要的挑战。因此本文的主要研究点服务器端网络数据的接入、分发与回流，其余的内容检测等属于上层软件应用，不在本文讨论范围之内。

3.4.2 问题分析

对于流量接入而言，其挑战在于如何快速地捕获足够的网络流量。经典的如 TCP-Dump 以及 TCPTTrace 等基于软件的流量捕获工具，可以完成将某网络接口数据包镜像并缓存的功能。简单来说数据包首先到网卡，然后通过软中断的形式触发内核对其进行处理，通过 DMA 写入内存，最后再被应用程序读取。软件首先使数据包经过 BPF（伯克利包过滤，BPF 能够通过比较第 2、3、4 层协议中各个数据字段值的方法对流量进行过滤）包过滤器，通过过滤的数据包放入 bufferQ 缓存（给应用程序读取数据包的缓冲队列），tcpdump 就是从 bufferQ 中抓取数据包。不难发现，这类操作必须由内核态到用户态两次传输，一个数据包需要经过多次 CPU 处理循环。

其主要问题有两点：操作系统时间精度低，软件处理丢包严重性能低下。首先，时间精度低。为了记录数据包接入的速度特征分布，我们需要对每个数据包首增加到达时间戳，这样在令数据包回流网络时可最大限度的保证不影响对每个流的网络服务特

性。数据包到达后发送软中断，软件为其添加时间戳时已经有了系统误差。这种误差来自于操作系统时间管理与任务轮询的不精确性（例如图3-3^①）。这样的不精确会给流分布的记录造成误差，最终导致某一段数据流抖动（jitter）增大，改变数据流特性。加之在真实场景中，软件收发包通过虚拟层，协议栈，内核态，用户态等多步骤处理，累计的总体时间抖动很大。第二，性能低下。目前在linux服务器环境下的捕获的丢包率偏高（例如图3-4），与真实网络接口速度差距过大。由于需要对串行数据中每个数据包依次增加时间戳，因而在此过程中无法引入软件并行，从而仅依靠单核极易造成性能瓶颈。




图 3-3 软件环境网络协议栈发包时间精度




图 3-4 TCPdump 收包工具丢包率

流量回放技术基于流量捕获基础之上完成，除前文提到用于实时入侵系统外，在离线性能测试、模拟攻击等领域还有重要作用。人工构造的流量并不能完全重现真实环境中的网络，研究人员利用流量回放还能用以测试实时网络安全系统。

为应对如今超大规模接口带宽，基于软件的流量捕获和回放系统遇到了极大的可扩展性问题，已无法满足目前的行业需求。本文以解决此问题为目标，在主机端使用可编程硬件网卡技术，来大幅度提升服务器捕获回放数据包性能。

3.4.3 设计

网络流量的捕获、统计与回放是统一的一套体系，在软件层面使用使用多核间的流水线完成加速。在流水线中的所有数据包，都可以看做同时受到各个前后功能的处理，这样可以大幅增加吞吐。本文的基本思路是将软件层的所有瓶颈功能全部下放到可编程硬件，只留轻负载的文件存储管理系统。当前基于软件的网络流量捕获系统收到数据包后由 CPU 处理所有操作（图3-5）。对此类型架构的一种典型优化方式为使用多核 CPU 并行加速。首先为每个 CPU 核心分配不同的任务，且应该尽量使任务负载均

^① 本实验指在测试软件协议栈的系统时间精度，一种简单方式是通过 PING 协议的 RTT 时延来作为参考。如果软件处理稳定性很高，则每次定点 RTT 的数值应保持稳定。由于目前云服务商在系统内禁止网关的 PING 服务，本文通过协议栈与本地回环（127.0.0.1）之间的 RTT 来近似代表，并计算出了用户态到本地网关之间的 RTT 抖动。但本文发现，即使测试本地网关，都依然有巨大的时间抖动性。

匀分配。之后数据流凭借共享内存的形式，依次串行通过所有功能核心。这样使多核 CPU 完成了类似流水线的结构。由于每一个核心不可能得到真正公平的任务负载，所以系统的最大处理能力受到链路内最窄处的制约。




图 3-5 基于软件的设计思路




图 3-6 基于可编程智能网卡的设计思路

如图3-6所示为本文基于 FPGA 的硬件可编程智能网卡系统架构。本文将之前在软件中的大部分计算密集型任务全部下放到硬件。与软件系统相比，本文提出软硬一体化网络流量捕获回放系统有如下优点：

- 时间戳精度高。FPGA 运行主频为 125MHz，硬件逻辑可精确地在数据包到达时刻将系统时间插入数据包字段内。硬件系统使用相对时间，由于数据包接入与回放只要保障相对顺序即可，时间戳无需使用操作系统内的绝对时间。125MHz 主频对应每一个时钟周期 8ns，因此系统对数据包的监测处理时间误差以 8ns 为单位，远远优于软件协议栈时间精度 ($10^3 - 10^6$ ns)。
- 时间同步性强。网卡中的相对时间计数器由一组寄存器构成。FPGA 内寄存器位置分布灵活，逻辑与寄存器组同步性好，这为数据包各个阶段的逻辑操作提供了统一的时间评价尺度。
- 流水线内无性能狭窄处。根据前文提到 DC 抽象方法，在数据计算密集型场景下，硬件系统内各个处理阶段应该有相同的节拍个数，因此保障了整个处理链路可预知的性能预期。
- 消除软件性能瓶颈。系统将密集型计算和控制卸载到硬件，在 CPU 中只保留了数据的存储管理功能。如果系统希望把捕获的数据暂存起来，留以后离线分析或者其他时间回放，则需要把大量数据包内容存储到计算机硬盘内。这部分操作相比之前的密集型计算负载更“轻”不是系统瓶颈，且易于并行扩展。它需要与高层文件系统、I/O 调度等交互，因此保留在软件层较为合适。

本文在流量捕获回放系统中间还加入了一种高存储优化的统计系统，此内容将在下一节单独介绍，不会影响本节内容安排。

3.4.4 电路实现以及协议

如图3-7所示为流量捕获回放系统 FPGA 内硬件核心逻辑架构，接下来分别介绍设计的核心思路。其中捕获通路中的统计电路采用了一种实时的带有数据压缩方式的设计，内容较为复杂。为了不影响论文结构层次，将其放在下一小节单独介绍。

1) 数据包硬件接口。

在智能网卡上，数据包首先经由物理网口（phy_port）进入板上电路，此时需要将网络通信的物理层信号协议转换为二层数据帧。一般由光电转换模块和物理层芯片结合处理。帧封装的数据包数据信息是串行高速总线协议，MAC 核逻辑将其转换为低速率的并行总线，并分离出数据的伴随时钟信号。之后为数据流（数据字）添加统一格式标记（控制字）。




图 3-7 流量捕获与回放系统数据通路 FPGA 核心逻辑架构

2) 流量捕获—数据包处理通路。

在数据通路中，本文需要增添三个硬件模块：时间戳模块、流量均衡分类器和多路输出调度器。

- 时间戳模块。为每个到达的数据包添加实时的 64bit 时间，数据总线结构如图3-8所示。FPGA 数据通路主频为 125MHz，每个时钟周期时长 8ns。时间戳寄存器每个时钟周期都被触发一次自增 8 的加法操作。每个数据包到达有严格先后顺序，所以每个数据包的时间戳都是独一无二的。64bits 数据可以表达正整数范围达到 1.8×10^{19} 以上，从 ns 换算成年，相当于地球年的 500 年以上，数据位宽足够使用。
- 流量均衡分类器。流量捕获系统将数据包从网口传递到硬盘模组，整个链路中最有可能成为瓶颈的地方是硬盘的 I/O 驱动，由于普通机械硬盘真实外部读写性能只有 1.5Gbps (SATA 接口) 左右^②，这极大地限制了系统的性能。为了增大系统的最终捕获速度，本文将大流量通过硬件哈希算法分类为 N 条子流量。子流量的流速期望就变为之前总流量的 $\frac{1}{N}$ 。哈希函数 (CRC-16) 的输入为网络流量数据包前五元组信息 (目的 IP 地址，源 IP 地址，目的端口号，源端口号，协议标签) 组成的 104bits 二进制数字。对于不包含五元组信息的数据包，可使用二层 MAC 地址 (96bits) 后补齐 0，来组成新的 104bits 数字。CRC-16 算法将输入数字转换成一组 16bits 的短数字，不同 hash 函数会转换出不同的值。但对于

^② 当时实验完成的板卡是以 PCIe2.0×8 为标准的主板插槽卡。互通总带宽为 $5\text{Gbps} \times 8 = 40\text{Gbps}$ ，因而 PCIe 总线不是系统瓶颈。

同一个 hash 函数不同的输入也可能得到相同的结果，最后我们选取结果的最后 2bits 位作为标记，以区分最终的缓存分支队列。一般的 CRC 函数都可以在同一个时钟周期内出结果，不会影响流水线性能。

- 多路输出调度器。多路调度器读取 hash 函数的输出结果并将此时的数据包按结果分发向不同队列。最终并行队列会分别上传到软件层，分别储存到不同的硬盘中。

控制字		数据字 64bits			
8'h FF		目的端口	长度	源端口	长度
8'h FE	时间戳				
⋮	数据包				⋮
8'h 00	包结尾				

图 3-8 数据包格式与控制字标志

3) 流量回放—数据包处理通路。

流量回放是流表捕获的逆过程，数据从多列硬盘中读出并发送到 FPGA 内部多列缓存中。FPGA 根据多队列数据流包头时间戳大小重新组合为一组数据流向板卡外发送，从而使系统可以完整模拟数据流现场状况。本文在回放通道中设计了两个硬件模块：时间比较模块、延迟开关。

- 时间比较模块。此模块读取所有队列中的时间戳，并返回时间最小的时间戳所在的队列编号。在软件中，查找 N 个数据中的最小值时间复杂度为 $O(N)$ 。利用硬件逻辑天然的并行优势，可以对 N 组数据两两比较得出结果后，再对结果两两比较，这样只需要 $O(\log N)$ 级比较即可输出最小值。值得注意的是，只有在比出最小值后取出队列首包，弹出后续包时间戳数据后，才能进行第二回合的比较。如果队列数过大，也许在同一个时钟周期内逻辑做不完比较从而产生输出不稳定的“竞争与险象”，从而得到错误的结果。例如，输入队列有 64 条，比较器的层数有 $6 (\log_2 64)$ 层，从中找出最小值需要至少 2 个周期或者 3 个周期时间^③。如果查询时间超过一个时钟周期，数据在流水线中必然无法实现“背靠背”处理，总体处理流程都需要等待最耗时的这一级。
- 延迟开关。当选出最短时间戳的数据包后，并不是马上就可以发送出去，因为数据包与数据包之间有不固定的时间间隔。延迟开关的作用就是根据时间戳前后相对差值，让数据包等够所需的时间之后，再打开放行。这是提高数据包模拟真实环境相似程度的关键一步。

^③ 具体耗费时延与选用 FPGA 器件特性有关，例如更低 nm 制程响应速度越快，也与运行主频有关。

3.4.5 优化

本小结主要分析流量捕获与回放系统的设计性能，并且探讨系统向目前主流网卡单网口 100Gbps 演进的优化方案。

上节提到，系统 FPGA 的主频选用 125MHz，数据位宽 64bits，则数据通路的总处理性能为 $P = 8Gbps$ 。假设目标条件采集/回放速率 $T = 4Gbps$ ，系统的瓶颈处：硬盘 I/O 需要扩充 $\frac{4}{1.5} = 3$ 倍，为保证性能可留有 30% 的设计余地，则选取 4 块硬盘并行写入，总写入能力达到 6Gbps。回放通路的逻辑瓶颈在于时间戳比较模块，4 路数据可以在一个周期内比较完成，因而也满足处理性能大于实际需求。由于当时技术协议发展水平受限，设计板卡的需求与现在相比略低。

如要适配当前高速率环境下的新协议，本文须重新分析设计瓶颈。FPGA 内主要数据通路性能必须要大于 100G（本文选取 200MHz 主频，512bits 数据位宽），需要网卡拥有 1 路 100G 的网口，PCIe3.0×16 ($8Gbps \times 16 = 104Gbps$) 的互通带宽。目前主流高性能固态硬盘的读写性能达到 10Gbps，因此我们需要选择 16 路分流并行存储，来解决存储 I/O 瓶颈，至此捕获通路无性能瓶颈。回放通路的性能瓶颈在于 16 个队列时间戳最小值比较，由于 16 队列需要至少 4 层并行 2 进 1 比较器，需要 2 个时钟周期才能完成。因此回放数据通路的处理性能只能达到 100Mpps，但是这并不意味，处理性能也会下降一半（到 50Gbps），只是在处理时无法满足最小包长的 100G 性能。如果通路内均为 128 字节包长，则系统也可达到 100G 线速。由于真实网络环境的平均包长度为 600 字节，留给每个数据包 10 个时钟周期的处理时间，因此在真实情况下性能是满足的。

3.5 统计—网络测量实时压缩

3.5.1 概述

随着云数据中心规模不断增长，基础设施架构自我设计制造成为主流，网络运营商因此有能力在网络监控和管理方面投入更多。目前许多基于云端和裸金属环境新提出的新应用（hypervisor，虚拟机管理）和算法（BBR，拥塞控制算法）对各种各样的网络测量结果产生极大的需求。网络测量是指在运行的网络中测量各种实时变动的状态参数，例如 RTT、包数量、流容量大小、流容量速度、拥塞程度等。这里大部分参数都可用被动方式进行测量，即，对运行中网络不引入任何影响。被动测量对网络运营商是一种有效的工具，例如，网络计费、安全监控、流量调度等。被动测量的过程一般分为 2 部分：首先，测量装置收集网络中的信息（通常以数据包驱动计数）；第二，软件代理定期收集测量结果，并汇报上层控制层。

为解决监测系统软件实现效率低下的问题，研究人员提出一类“高速—低速”混合存储器更新方案。首先将流维护在高速缓存中（SRAM），此时 SRAM 的为每条流开辟空间较小，当 SRAM 中某条流溢出时，将此计数器值更新到 DDR 中，并为 SRAM

中对应的计数器清零。此方法有效减缓了 DRAM 的更新次数。但是会引入读值速度慢，硬件电路结构设计复杂等问题。此外，有工作提出将多个 DDR 用于并行统计以减小读值复杂度。然而随着数据量的增大，固定长度位宽的计数器依然有很高的溢出风险。

核心网络中，流量在转发节点总吞吐可达到上百 T，流量数目可达到上百万，而流量转发节点数量也成百上千。对于精细地流量统计任务，每秒钟的更新量可能会达到 150 亿次^④，而因统计所耗费的存储空间需求可以达到数百兆^⑤。因此软件代理不可能做到每包更新。因而大量的统计数据缓存在本地高速内存中。如此庞大的统计任务一般会由分布式设备进行加速以及分流统计。尤其在数据中心网络，服务器的数量众多，因此在流量的端处进行统计能够尽量减少计算存储和汇报的性能压力。

上一章提到，云计算网络的设计理念为尽可能降低服务器 CPU 因网络任务而带来的大量消耗。由于网络任务本身是以数据包为驱动的，在大型数据中心的服务器往往对外网络性能可达到 100G，数据包触发速度可达到 150Mpps。网络功能每增加一步操作都会引起数量庞大的额外计算。此外，统计功能所占用的大量存储空间也成为设计挑战。CPU 中的一二级缓存（cache）虽然速度极快，但容量相对较小（1MB 以内）。则等待更新值的存储位置必然须在大容量的外置存储器（DDR）中，DDR 的随机读写性能极低，面对如此高频率的更新需求，系统 I/O 带宽成为瓶颈。即使都将数据暂存于快速 cache 中，以目前主流服务器 CPU 的 2.5GHz 左右时钟频率估计，更新频率大概也只有主频的十分之一或百分之一。两种因素互相钳制，导致使用主机 CPU 做细粒度统计开销极大，在 CPU 时间成本极大的云服务器领域，测量的效率问题成为亟待解决的一个难点。

3.5.2 问题分析

被动测量在网络中是一种基础服务，尤其在拥有可编程智能网卡的大型数据中心内，为实现高性能测量提供了可行性。目前 FPGA 板载高性能存储容量都有几十 MB，为实现各种应用提供了丰富的逻辑资源。然而如果将所有测量项目都实现在硬件中，依然会造成片上资源过度消耗。一方面，如果更产生一种新的测量需求，就重新开发硬件逻辑，这会对网络操作人员造成严重的时间浪费。另一方面，因为 FPGA 其他逻辑资源也需要消耗一定数量的存储，各个逻辑模块需要均衡地使用存储资源。为了 FPGA 后期布局布线，板载资源使用率尽量小于全部资源的 70%。这为本文研究基于 FPGA 的测量技术带来了极大挑战。

本文基于一种在硬件中实现的可压缩每流测量算法，有效地解决了此问题，从而可以在硬件上为每一条流保持统计信息，并且只使用少量的存储资源。即使使用大存储容量的器件，如果在实际应用中不使之压缩，统计学上总有计数器值溢出的风险。

^④ 以 10Tbps 容量，转发 64 字节数据包计算。 ^⑤ 以 10M 条流量，每条流统计占用 8 字节宽度为例。

3.5.3 基于硬件设计压缩效果与问题

1) 压缩算法

目前基于抽样的压缩统计方法是一种新兴的测量设计思想，因为只须将一部分数据包被选中而送往统计模块，这样可以大大降低存储资源消耗，同时能够减少计数器累加次数。简单抽样对于均匀流量有很好的效果，但是对于各个流量大小不一的场景，小流的误差值会很高。现阶段各类抽样方法中可被证明拥有最佳估计误差的压缩算法是 DISCO 算法。DISCO 算法是一种可被证明的无偏估计压缩方法，DISCO 算法的核心目标是减少高速缓存内关于每条流计数器的位宽占用大小，并且对包个数以及字节数的压缩都可适用。

假设 c 是计数器中存储的值（被压缩后的）， n 为统计流量大小的真实值，令函数 $n = f(c)$ 表示二者的压缩数量关系，

$$f(c) = \frac{b^c - 1}{b - 1} \quad (3-1)$$

式中， $b > 1$ ，且 b 为系统预先设置的固定值。可发现， $c = f^{-1}(n)$ 为一个凸函数，统计数值 c 的增长趋势一定是亚线性的。随着 c 增大， $f(c)$ 可近似为一个指数函数。因此对于一个足够大的 n ，函数 $f(\cdot)$ 可将原来线性增加的数值压缩至 $O(\log n)$ 。每当长度为 l 的数据包到达系统，针对此数据包的计数器应增加 $\Delta(c, l)$ ，此时 c 为当前计数器压缩后的值。根据定义 $f(c)$ ，可以得到 $\Delta(c, l) = f^{-1}(l + f(c)) - c$ 。如果存储 c 的计数器采用浮点数计数，则每次对 c 算出新增 $\Delta(c, l)$ 并相加后，得到的 c 都可以无误差地表达 n 的真实值。但存储带小数位的浮点数会占用更多存储空间，为了提高存储效率，须假定 c 是一个正整数。

```

1 v = random(0, 1)
2 分别计算 δ(c, l) 和 p_d(c, l)
3 if v ≤ p_d(c, l) then
4   c = c + δ(c, l) + 1      // 显然，当 p_d 越大，c 最终向上取整的概率也越大
5 else
6   c = c + δ(c, l)          // 向下取整

```

算法 3-1 DISCO 算法计数器估计更新方法

DISCO 算法为努力将存储空间降低，引入了一种概率估计。由算法3-1，系统可以获取整数估计后的压缩值 c 。其中 $\delta(c, l)$ 和 $p_d(c, l)$ 由下列公式定义：

$$\delta(c, l) = \lceil f^{-1}(l + f(c)) - c \rceil - 1 \quad (3-2)$$

$$p_d(c, l) = \frac{l + f(c) - f(c + \delta(c, l))}{f(c + \delta(c, l) + 1) - f(c + \delta(c, l))} \quad (3-3)$$

经一段时间的统计，监测设备向控制器上报计数值 c ，控制器可由公式3-1快速反向推导而出，同时此估计方法的无偏性由论文^[101]给出。

2) 压缩算法硬件实现的效果

算法3-1中，除加减法与比较、判断之外，求函数 $f(\cdot)$ 与 $f^{-1}(\cdot)$ 的关键计算指令是求“指数”与“对数”。计算机快速计算指数，一般使用自然底数变换法，辅以查询算数表以及对精度的层层消除，计算时间由原来硬解法的 $O(n)$ ，降低至 20 个指令周期左右。对数函数可以使用泰勒级数展开来近似计算，展开后计算方法均为指数乘法和加法，进而再次转化为指数复杂度的计算。

DISCO 算法提出后，由软件实现并达到单 CPU 核心 11Gbps 处理能力。目前的服务器终端网络通信容量已由 40Gbps 向 100Gbps 发展，继续扩展 CPU 核数满足处理需求已显低效。网络通信包数据量巨大，即使使用快速算法也无法满足网卡的线速处理需求。100G 网卡的数据包处理速度需求为大约 150Mpps，数据通路内时钟主频不会超过 300MHz。按上限计算，每个数据包的处理时间余量只有 2 个时钟周期（与快速算法相比，本文需求超过其能力 1 到 2 个数量级）。当然流水线设计方法可以把计算过程拉长到多节拍，从而保证吞吐量。但需要注意，本算法中数值 c 有先后依赖关系。即，首包处理时， c 若没有完成更新，第二个数据包无法进入处理通道。因此从全局看，更新环节无法真正打开为多级流水线。

注意到，本文公式中所有的底数 b 为预先确定值，因此在实践中可以存储只关于 b 的计算表，这样可以最大限度减小计算复杂度，也比较节约计算用存储资源。假定计算表的深度为 3072，宽度为 32bits，选定 $b = 1.006$ 。系统支持的最大计数量等效于 $f(3072) = 1.59 \times 10^{10} Bytes = 15GB$ 。而计数器 c 只需要 12 位（保存压缩后的值， $2^{12} = 4096$ ），而在不压缩的线性计数下则需要至少 34bits 的存储位宽 ($2^{34} = 1.71 \times 10^{10} > 1.59 \times 10^{10}$)。即，对于指数计算需求 $b^X (X \leq 3072)$ ，系统可以通过单周期查表方法获取结果。

使用查表法加速指数计算可获得很好的效果，但对数计算 ($\log X$) 即指数反函数计算无法实现一周期出结果。对数计算一般反向利用指数表进行二分估计。如图3-9所示，左边为上述的指数预算计算查找表。初始化值， $c=0$, $f(c)=0$ ，假设此时到来数据包长度为 1500 字节。根据公式3-2计算 $\delta(c, l)$ ，以及公式3-3计算 $p_d(c, l)$ 。首先，在计算 $\delta(c, l)$ 时，最关键需要计算 $f^{-1}(l + f(c))$ ，带入 $l = 1500$ 、 $f(0) = 0$ ，得到：

$$f^{-1}(1500 + 0) = x \rightarrow f(x) = 1500 = \frac{b^x - 1}{b - 1} \quad (3-4)$$

带入 $b=1.006$ ，经过变换：

$$b^x = 1500 \times (b - 1) + 1 = 1500 \times 0.006 + 1 = 10 \quad (3-5)$$

因此，计算 $f^{-1}(1500 + 0)$ 的结果可以等价为：在指数计算表中查找当 x 等于多少时指数值为 10。由于指数值是非连续、非等差数列，查找方法只能使用二分法逼近。如图3-9右侧所示，在 3072 个表项中从第一行开始进行二分查找至少需要 12 次跳转。

指数计算表	
指数(X)	指数值 ($b^X, b = 1.006$)
1	1.006
2	1.012
3	1.018
:	:
385	10.00
:	:
1536	9784
:	:
3071	95.15×10^8

图 3-9 反向利用指数表进行二分估以计求得对数函数值

计算出 $\delta(c, l)$ 后， $p_d(c, l)$ 可由指数查表与 $\delta(c, l)$ 结果共同计算。本文发现，由于不同的 c 数值与不同 l 数值，基于硬件计算 $\delta(c, l)$ 的时钟周期并不固定，例如当前 $c=1536$ ，那么对数查找的起始位置便不在第一行，而在整体表的中间位置，这样搜索空间会缩小，因此查找次数也会变少。如图3-10所示，假设流每个数据包大小统一为 $l = 1000$ ，当 c 的值越来越大，查找次数会往减小的趋势发展。




图 3-10 当流量中包长 $l = 1000$ 时利用指数表求对数函数值的查找次数

3) 存在问题。

本文总结上述分析，并将基于软件的 DISCO 算法硬件流水线在图3-11中展示。当数据包到达系统，首先获取当前对应流的统计量 C_i ，之后由指数计算和对数计算模块




图 3-11 压缩统计硬件流水线设计 (未优化)

求出中间变量，最后通过四则运算得到关键判定值 $\delta(c, l)$ 和 $p_d(c, l)$ 。对其进行性能分析：硬件设计为提高吞吐量一般采用流水线设计。为统合前后分级的节拍，要求每一级流水线的时延固定。本文发现二分查找虽然平均时延只有 7 周期，但最长时延可达到 12 周期，最短只需 1 周期，因此为了使流水线对外表现稳定，需要在硬件设计逻辑是增加许多配合打拍的逻辑，资源效率较低。另外在计算关键判定值时需要使用两次除法器。逻辑除法在 FPGA 设计中一般耗时需要 40 个周期以上，虽然除法器可以以流水线方式工作以提高吞吐，但本算法有一个更新闭环，在只有一条流量的时候，前后两次更新时间内不可进入流水线计算。因此一次更新所耗费的时长大约为 50 个周期，假设 FPGA 数据通路主频是 300MHz，因而更新频率只有 6Mpps。若对应 64 字节最小包，硬件加速后也只能达到 4Gbps 线速，与本文 100Gbps 设计目标相差甚远。

3.5.4 优化

1) 符合 DC 抽象的算法优化方法

前文提到的优化设计方法原则 1：每一级应有固定的节拍数。因为更新压缩表有强烈前后依赖关系，因此找到如何缩短整体处理时间，以及将可变动节拍计算逻辑固定化（应向减少节拍的方向优化）是本文的重大挑战。

本文发现，若 c 值处于比较大的阶段，当进行每包更新时， c 与更新值 c' 的差值最大为 1。即，公式3-2中 $\delta(c, l) = 0$ 。因此，根据算法3-1，有：

$$c' = c + \delta(c, l) + 1 = c + 1 \quad (3-6)$$

这是一个很重要的现象，由前一节本文提到，若想加速环节内的计算速度，须减少更新循环内耗费的时钟周期数。则要将时序数可变的逻辑修正为固定时序逻辑，且应该尽量朝向能够减小时钟周期占数的方向。如果只需要判断 c 更新后的值加一与否，也许可以避免掉大量的对数二分查找过程。另外对于当 c 比较小的时候，本文将其计

数转化为线性增加，因此计算复杂度也很低，若 c 较小也表明占用的计数位宽度不会很大。接下来本文分析此方案的可行性。本文首先分析，当 $\delta(c, l) = 0$ 时系统状态。由公式3-2与3-3, 本文得到：

$$\begin{aligned}\delta(c, l) &= \lceil f^{-1}(l + f(c)) - c \rceil - 1 = 0 \\ \lceil f^{-1}(l + f(c)) - c \rceil &= 1\end{aligned}\quad (3-7)$$

因此，得到：

$$\begin{aligned}0 &\leq f^{-1}(l + f(c)) - c \leq 1 \\ 0 &\leq f^{-1}(l + f(c)) - f^{-1}(f(c)) \leq 1\end{aligned}\quad (3-8)$$

由于 $f^{-1}(\cdot)$ 是增函数，且 $l > 0$ ，显然上述公式为正值，因此上述公式可变为：

$$\begin{aligned}f^{-1}(l + f(c)) - f^{-1}(f(c)) &\leq 1 \\ f^{-1}(l + f(c)) - c &\leq 1 \\ f^{-1}(l + f(c)) &\leq c + 1 \\ l + f(c) &\leq f(c + 1) \\ f(c + 1) - f(c) &\geq l\end{aligned}\quad (3-9)$$

在以太网规范中，包长 $l \in [64, 1518]$ ，根据上述不等式可知：须满足左边大于 1518 则不等式恒成立：

$$f(c + 1) - f(c) \geq 1518 \quad (3-10)$$

由于 $f(\cdot)$ 是增函数且导数始终大于零，则一定可找到一个最小的 c_{lmin} 值，满足：对于任意 $c \geq c_{lmin}$ 时，均有上式 (3-10) 成立，也即 $\delta(c, l) = 0$ 。

下面关注此条件下 $p_d(c, l)$ 的计算过程，DISCO 算法3-1对 $p_d(c, l)$ 的描述为：系统对压缩计数器以概率 $p = p_d(c, l)$ 增加 $\delta(c, l) + 1$ ，以概率 $p = 1 - p_d(c, l)$ 增加 $\delta(c, l)$ 。由上文，因 $\delta(c, l) = 0$ ，则此阶段的更新算法为：系统对压缩计数器以概率 $p = p_d(c, l)$ 增加 1，以概率 $p = 1 - p_d(c, l)$ 增加 0。

由公式3-3、以及条件 $\delta(c, l) = 0$ ，得到：

$$p_d(c, l) = \frac{l + f(c) - f(c + \delta(c, l))}{f(c + \delta(c, l) + 1) - f(c + \delta(c, l))}$$

$$\begin{aligned}
 &= \frac{l + f(c) - f(c+0)}{f(c+0+1) - f(c+0)} \\
 &= \frac{l}{f(c+1) - f(c)}
 \end{aligned} \tag{3-11}$$

观察上式，本文发现，当 $c \geq c_{lmin}$ ，DISCO 的计算操作可化简为算法3-2：

```

1  $v = random(0, 1)$ 
2  $p_d(c, l) = \frac{l}{f(c+1) - f(c)}$  // 计算概率值
3 if  $v \leq p_d(c, l)$  then
4    $c = c + 1$  // 根据概率值，计数器只增加 1
5 else
6    $c = c$ 

```

算法 3-2 当 $c \geq c_{lmin}$ 时约化的压缩算法

Input: b - 函数 $f(c)$ 中的预定义参数

Output: c_{lmax} - 基于硬件 DISCO 压缩算法中判断标志位

```

1  $PKT\_Length\_MAX = 1518$ 
2  $c = 0$ 
3 while  $True$  do
4    $c++$ 
5    $f(c+1) = \frac{b^{c+1} - 1}{b - 1}$ 
6    $f(c) = \frac{b^c - 1}{b - 1}$ 
7   if  $f(c+1) - f(c) \geq PKT\_Length\_MAX$  then
8      $c_{lmax} = c$ 
9   return  $c_{lmax}$ 

```

算法 3-3 求解硬件压缩算法不同阶段判定标志位 c_{lmax}

但此式中依然包含了硬件除法，由前文分析知，此步骤须耗费数十个时钟周期^⑥，因此本文将概率计算公式继续化简为查表算法。这将解决本文提出优化希望的第二个重点问题：计算依赖数据之间的时钟周期数量过大。

观察公式3-11，简化后概率 $p_d()$ 与两个变量 c, l 有关，且计算时只依赖于简单函数计算过程。 c 的范围在 [1, 3072] 之间， l 的范围在 [64, 1518] 之间。因此 c 与 1 合成的总体表项有 4 百万个，总共需耗费片上存储空间约 32Mb–128Mb^⑦由于 FPGA 内高速片上

^⑥ 根据不同结果保留精度以及除数被除数位宽需求，商用 Xilinx 除法器 IP 核须要耗费 40 到 80 个时钟周期不等。 ^⑦ 以 8bits 或 32bits 为结果存储位宽计算。

存储资源相对较少，实验用 ONetCard 网卡只有 16Mb，然而目前比较高端的 FPGA 片上存储也只有 100Mb 左右^[102]。设计过程中需要折中考虑资源占用与计算速度的互相矛盾的关系。显然查表占据了过多硬件资源，在工程实践上是不合理的。

接下来继续观察公式3-11，可发现：

$$\begin{aligned} p_d(c, l) &= \frac{l}{f(c+1) - f(c)} \\ &= \frac{1}{f(c+1) - f(c)} \times l \end{aligned} \quad (3-12)$$

上式表明，参数 $p_d(c, l)$ 可分解为两部分，第一部分只与 c 相关，另外一部分是一个乘数系数 l 。因此，本文将查表过程分解为两步：第一步，根据参数 c 查找数值 $p_c = \frac{1}{f(c+1) - f(c)}$ ，本文称此查找表为 PLUT (p_d Look Up Table)；第二步，计算 $p_d = p_c \times l$ 从而得到所需概率 $p_d(c, l)$ 。

Input: b - 函数 $f(c)$ 中的预定义参数; c_{lmax}

Output: PLUT - 快速概率计算查找表

```

1 Depth = 3072                                // 查找表最深为 3K 条表项
2 PLUT[3072]
3 for c = c_{lmax}, c_{lmax} + 1, ..., Depth do
4   f(c+1) =  $\frac{b^{c+1} - 1}{b - 1}$ 
5   f(c) =  $\frac{b^c - 1}{b - 1}$ 
6   p_c =  $\frac{1}{f(c+1) - f(c)} \times 2^{21.4}$ 
7   PLUT[c] = p_c                                // 保存表项内容

```

算法 3-4 求解快速概率计算 PLUT 查找表

系统在初始化之前须计算 PLUT 表项中的值。概率值是一个归一化的数值，但在硬件中浮点数的处理比较复杂且存储效率低。本文将概率归一化为 32bits 最大的整数值 ($2^{32} = 4294967295$)，因此 $p_c \times l$ 不应超过 2^{32} ， p_c 的最大值应满足 $l_{max} \times p_{cmax} = 2^{32}$ ，得到：

$$p_{cmax} \leq \frac{2^{32}}{1518} = 2829359.2 = 2^{21.4} \quad (3-13)$$

因此硬件中除了一个深度为 3k 的 PLUT 表，还需要一个最大 22bits \times 12bits (PLUT $\times l$) 的窄单周期乘法器^[103] 即可，最大总共消耗两周期即可完成所有计算。设计中的查找表占片上存储容量约 9KB (=3K 深度 \times 3Bytes)，远小于板上资源限制条件。

Input: l - 每个到达数据包的待统计包长度; id - 每个数据包的流分类标号;
 $Counter_Table[]$ - 统计计数器存储组;
 c_{lmax} - 基于硬件 DISCO 压缩算法中判断标志位

Output: 完成快速更新统计表 $Counter_Table[id]$

```

1  $f(c) = \frac{b^c - 1}{b - 1}$                                 // 初始化过程
2  $M\_Number = f(c_{lmax})$                          // 计算判断标志位所对应的统计容量
3  $Counter\_Table[id] = 0$                           // 计数器初始值均为 0
                                         // 循环开始, 针对每个到达数据包都做计算
4 for Each incoming packet do
5    $v = random(0, 2^{32})$     // 获取一个随机数字, 范围为 0-4 字节内任意数字
6    $c_{current} = Counter\_Table[id]$ 
7   if  $c_{current} + l \leq M\_Number$  then
8      $c' = c_{current} + l$       // 判断是否属于第一阶段, 只进行线性统计并更新
9      $Counter\_Table[id] = c'$ 
10  else
11    if first time get into 2nd stage then
12       $l = l - (M\_Number - c_{current})$  // 首次进入第二阶段须在存储数据的
13      最左 bit 位增加标志位, 并初始化
14       $c_{current} = c_{current} | 22'b10_0000_0000_0000_0000$ 
15       $c_{current} = c_{current} \& 22'b10_0000_0000_0000_0000$ 
16       $p_c = PLUT[c_{lmax}] \times l$ 
17      if  $v \leq p_c$  then
18         $c' = c_{lmax} + 1$ 
19         $c_{current} = c_{current} \& c'$ 
20      else
21         $c_{current} = c_{current} \& c_{lmax}$ 
22       $Counter\_Table[id] = c_{current}$           // 第二阶段进行压缩统计并更新
23  else
24     $c = c_{current} \& 22'b01_1111_1111_1111_1111_1111$ 
25     $p_c = PLUT[c] \times l$ 
26    if  $v \leq p_c$  then
27       $c_{current} = c_{current} + 1$       // 第二阶段为压缩计数阶段并进行更新
       $Counter\_Table[id] = c_{current}$ 

```

算法 3-5 硬件统计压缩算法（优化）

本文给出对于任意的系统测量需求范围计算上文提到的 c_{lmin} (算法3-3) 以及 PLUT 表 (算法3-4) 的计算方法。这两组参数均在系统初始化之前由控制器离线计算完成，在系统运行时加载如硬件查表空间即可。




图 3-12 压缩统计硬件流水线设计（优化）

图3-12展示了优化后的压缩计数架构设计（即算法3-5所描述的快速压缩更新的完整过程）。Magic_Number 值由 c_{lmax} 带入函数 $f(c)$ 中得出，第一阶段，系统采用线性增长方式，系统判断当线性增长的统计量大于 Magic_Number 后，统计方式改为压缩方法（第二阶段）。为快速区分某统计值所处统计阶段，本文将统计量 c 的最高位设置为标记位，当第一阶段时为“0”，第二阶段时须标记为“1”。




图 3-13 不同参数 b 下的计数曲线

本文提出的新压缩方法具有极大灵活性，在运行时用户可根据自身对于统计精度、统计容量大小 (b)，资源消耗率 (Depth)，来自行选择计算查找表内容。如图3-13，展示

了在不同计数容量需求下，修改参数 b 来扩展计数器统计容量范围（从 1.5×10^{10} Bytes 到 5.3×10^{12} Bytes，扩容 353 倍）。此时计数器位宽（20bits）与查找表 PLUT 的位宽深度（24bits，3072 项）均保持不变。

例：当统计量大于294495后进入第二阶段，此时C存储压缩后的数值。

输入：C=1254
输出：PLUT=RAM(1254) = 2371876

$p(c,l) = PLUT * pkt_length$
 $= 2371876 * 512$
 $= 1214400512$

$b=1.006$		RAM
		$M_Number = f(1250)$
		$=294495$
Addr	PLUT	
0	-	
1	-	
:	:	
1249	-	
1250	2429315	
1251	2414826	
1252	2400424	
1253	2386107	
1254	2371876	
:	:	
3070	45	
3071	45	

图 3-14 $b=1.006$ 时的 PLUT 查找表样例

图3-14展示了当 b 取 1.006，深度 3072 时，概率查找表（PLUT）存储内容的样例。若线性统计量超过 294495 后，进入第二阶段进行压缩统计。当此时 C 存储压缩值为 1254，且新入包长为 512 字节，则经过查表与计算得到 $p_c = RAM(1254) \times pkt_length = 2371876 \times 512 = 1214400512$ ，与随机数生成器比较后判断是否 +1，即可获得新的计数值。最终本文将耗时超过 50 个时钟周期的压缩计算过程缩短到 3 个时钟周期内完成。

2) 无偏估计证明

整理本文提出的计数器更新规则：

$$f(C) = \begin{cases} C & C \leq Magic_Number \\ \frac{b^C - 1}{b - 1} & C \geq C_{lmax} \end{cases} \quad (3-14)$$

其中 C 为计数器中存储值， b 为固定常数。定义阶段转换时系统状态：

$$\begin{aligned} f(C_{magic}) &= C_{magic} \\ &= \frac{b^{C_{lmax}} - 1}{b - 1} \quad (C_{magic} = Magic_Number) \end{aligned} \quad (3-15)$$

本文定义统计过程：统计从第一阶段开始线性累加，当统计量恰好等于 $Magic_Number$ 时，转换为第二阶段，其中判断数值 $Magic_Number$ 定义。 C_{lmax} 由（算法3-4）由（式3-15）定义，且此时压缩后的存储值（ C_{lmax} 为压缩后计数的初始值）所表达的实际值由

规则 $f(C)$ (公式3-14) 定义, 且初始值所表达真实值与 $Magic_Number$ 相等。

本文将证明上述的统计估计函数 $f(c)$ (c 为计数值) 在累积统计数据包长度 l 的各个阶段均为无偏估计。首先定义数据包统计过程, 不失偏颇, 本文假定针对某一条流进行叙述。计数过程的每次累加由数据包触发, 假设所有阶段内共有 m ($m \in N^*$) 个数据包到达并触发统计过程。数据包长度分别为 l_1, l_2, \dots, l_m ($l_i, i \in N^*$)。 c_i 为第 i 个数据包触发系统更新后的计数值。

定理 3.1: c 为公式3-14中的统计值, 其中 $f(c)$ 为真实统计量的估计值, 则 $f(c)$ 是一种无偏估计。即, 对任意 $i \in N^*$, 有:

$$E[f(c_i)] = \sum_{i=1}^m l_i \quad (3-16) \quad \square$$

证明: 首先, 考虑函数 $f(c)$ 的第一阶段。由于线性计数, 计数值等于累加值, 存在特殊情况 n ($n \leq m$), 使得:

$$c_i = \sum_{i=1}^k l_i \quad k \leq n; k, n, m \in N^* \quad (3-17)$$

又根据定义 (公式3-14), 可得:

$$\begin{aligned} f(c_i) &= c_i \\ &= \sum_{i=1}^k l_i \quad k \leq n \end{aligned} \quad (3-18)$$

因此:

$$\begin{aligned} E[f(c_i)] &= E(c_i) \\ &= c_i \\ &= \sum_{i=1}^k l_i \quad i \leq n \end{aligned} \quad (3-19)$$

其次, 考虑第二阶段, 前文工作^[101] 已经证明:

$$E\left[\frac{b^c - 1}{b - 1}\right] = \sum_{i=1}^m l_i \quad i \leq m \quad (3-20)$$

令 p 为第二阶段内的某一个数据包, 即 $n \leq p \leq m$, 根据定义3-15可得:

$$f(c_n) = c_n = \frac{b^{c_n} - 1}{b - 1} \quad p = n \quad (3-21)$$

由4-11与4-12得到：

$$E[f(c_p)] = E\left[\frac{b^{c_p} - 1}{b - 1}\right] = \sum_{i=1}^p l_i \quad p = n \quad (3-22)$$

由于 $p=n$ 时无偏性成立，因此当 $p>n$ 时，可直接应用结论4-11得证无偏性：

$$E[f(c_p)] = \sum_{i=1}^p l_i \quad n < p \leq m \quad (3-23)$$

联系4-10、4-13与4-14得到：

$$E[f(c_p)] = \sum_{i=1}^p l_i \quad p \in [1, m] \quad (3-24)$$

以上证明假定数据包 $1, 2, \dots, n$ 恰好组成了第一阶段，且数据包 $n, n+1, p, \dots, m$ 恰好组成第二阶段，并得证。另需证明一般情况，Magic_Number 无法由确定数量包长度之和组成，即：

$$\sum_{i=1}^n l_i < C_{magic} < \sum_{i=1}^{n+1} l_i \quad (3-25)$$




图 3-15 一般情形转化为特殊情形得以证明

对此（根据算法3-5），如图4-10，将第 $n + 1$ 个数据包的包长度 l_{n+1} 分为两部分: $l_{n+1} = j + k$ ，得到两个序列 $n' = 1, 2, \dots, n, j$ ，以及 $p' = k, n+1, n+2, \dots, m$ 且一定有 j 使得：

$$\begin{cases} E[f(c_{n'})] = \sum_{i=1}^{n'} l_i = \sum_{i=1}^n l_i + j = C_{magic} & n' \leq j \\ E[f(c_{p'})] = \sum_{i=1}^{p'} l_i & j \leq p' \leq m \end{cases} \quad (3-26)$$

因此，归约到特殊情况的结论（4-15）。证毕。 ■

3.6 软硬一体化的系统实验平台

基于软件的网络实现平台，例如 OVS，cPqd 软件交换机，易于修改与部署，且可以配合网络拓扑仿真框架进行流量测试。但其仿真性能受限于 CPU 架构，交换性能和仿真时间随着流量和节点的增加而快速变差。这种通常的实验设施无法完成本文对于高精度高性能设计的验证。因此对于本章节介绍的两个关键内容，本文使用基于硬件的真实网卡进行流量测试。本文实现了一款带有 PCIe Gen2 × 8 主机接口的基于 FPGA 的智能网卡 ONetCard。配以相应的软件驱动，实现并打通了数据通路。

3.6.1 软件

实验平台包括两部分，一部分是主机运行的软件驱动程序，另一部分是 FPGA 网卡中运行的逻辑编码。数据帧从硬件传输到软件依靠 CPU 中断的通知，所以当网络中的数据包传输速率非常快的时候，单位时间产生中断次数也非常多，数据包的处理过程被大量中断干扰，从而降低了性能。目前数据从硬件到软件的传输方式通常为 DMA，DMA 可以减小搬运数据所消耗的 CPU 时间，从而提升传输效率。针对网络流量捕获和回放的 DMA 驱动软件模块，通过 PCIe 接口在主机内存与网卡内收发 FIFO 直接传递数据。要求高速传输，因此 DMA 设计的时候要考虑“高带宽，低时延，低中断频率”。本模块大体分为三个主要部分：PCIe，DMA，数据包队列，各个模块功能特性如下：

- PCIe 模块。PCIe 接口为 Gen2 × 4，总带宽为 $4 \times 5\text{Gbps} = 20\text{Gbps}$ 。PCIe 接口 IP 采用 Xilinx 提供的 7Series_IntBlock_PCIe IP core，总线宽度为 128bits，总线时钟频率为 125MHz。
- DMA 模块。使用基于描述符换的 Scatter-Gather 型 DMA。使用多通道 DMA，通道数量可配置。低中断频率，在系统内存中设置多块缓存区采用“乒乓”操作（或基于简单的容量计数以及计时机制）控制中断频率的速度。包计数中断域值（或缓存块大小）计时器均可配置。
- 数据包队列。软件中数据包存储队列数可配置。收发队列互相独立，互不干扰。

1) 从网卡到内存。

主机为每一个收包队列建立一个环形 DMA 描述符列表，假定包括 10 个描述符，这 10 个描述符连续存放。每个描述符信息包括：有效数据包数量，对应缓存起始地址，对应缓存总占用容量。完成之后主机将每个队列的 DMA 描述符列表首地址写入网卡，并启动队列 DMA。网卡 DMA 被主机启动后，根据主机写入的描述符列表首地址读取每个队列连续两个描述符，仅在首次读取描述符时取两个，其后每次完成一个描述符

并更新后再读取下一个。则可以实现网卡上的描述符缓存，保证任意时刻都有描述符待命，以防止读取描述符过程中引起丢包。

2) 从内存到硬盘。

使用 linux 内核的存储外设接口。用户进程通过系统调用 write()/read() 向磁盘写数据，在内核中文件系统将底层硬盘外设完全抽象化。统一化的调用接口为分层设计：

- 虚拟文件系统层（Virtual Filesystem Layer, VFS）。系统调用 read() 会触发 VFS 函数，传递文件描述符和偏移量等信息。VFS 确定请求的数据是否已在内存缓冲区；若不存在，确定如何继续执行读操作。
- 映射层（Mapping Layer）。假设内核必须从块设备上读取数据，这样内核就必须确定数据在物理设备上的位置。这由映射层完成。
- 通用块设备层（Generic Block Layer）。内核通过 GBL 在块设备上执行读操作，启动 I/O 动作，完成数据传输。
- I/O 调度层（I/O Scheduler Layer）。在 GBL 之下是 I/O 调度层，根据内核的调度策略，对等待的 I/O 队列排序。
- 块设备驱动（Block Device Driver）。BDD 通过向磁盘控制器发送响应指令，执行真正的数据传输。

本系统实现了流量捕获与回放的吞吐性能为 1Gbps，其中捕获步骤中向硬盘写数据是系统最大的瓶颈，这是因为传统大容量机械式硬盘的写入速度慢通常只有 400Mbps 左右。为日后扩容性能，本文主要分析当前硬盘操作的相关技术发展现状。

在系统写操作（sys_write()）调用结束后，此时要写入的数据其实并没有被立即真正写入磁盘。已写入数据只是被拷贝到内核的缓冲区，并将相应的页标记为脏页。由于系统都需要高速缓存的支持，写操作实际上会被高速缓存延迟进行。当页高速缓存中的数据比后台存储的数据新的时候，该数据被称为脏数据。在内存中累计起来的脏页须最终被写回到磁盘。因而当发生以下两种情况时，写磁盘被触发：

- 当空闲内存低于一个特定的阈值时，内核必须将脏页写入磁盘，以释放内存空间。
- 当脏页在内存中主流时间超过特定阈值时，内核必须将超过的脏页写回磁盘，以确保脏页不会无限期驻留内存。

进行间隔同步工作的进程名叫 pdflush。pdflush 机制存在的问题：在多磁盘系统中，pdflush 管理所有磁盘的页/缓冲，从而导致一定程度的 I/O 瓶颈。从内核 2.6.32 开始，终止了 pdflush 机制，改成了 bdi_writeback 机制。新机制为每个磁盘都创建了一个专门线程，负责这个磁盘的页缓存数据刷新，从而实现了每个磁盘数据刷新程序在线程级别的分离，以提高 I/O 性能。另外目前固态硬盘（SSD）硬盘技术发展迅速，单块固态硬盘写入速度可高达 10Gbps，因此为日后系统升级铺平了道路。

3.6.2 硬件

为实现高精度的流量时间标注以及回放功能，本文实现了一款带有 PCIe Gen2 × 8 主机接口的基于 FPGA 的智能网卡 ONetCard（图3-16示）。



图 3-16 用于测试基于 FPGA 网卡的流量捕获功能的 ONetCard 实验平台

该网卡的核心器件使用 Xilinx 公司 FPGA 产品 XC7K325T，约有 33w 个可编程逻辑单元。为支持高速随机缓存和查找功能，FPGA 外部搭配了一块 9MB 的 QDR SRAM，以及 72MB 的 RLDRAM。网络接口部分有四个 G 比特电口和两路 SFP+ 万兆光口。PCIe 提供 Gen2×8 标准，总带宽达 40Gbps。板卡预留有 FMC 接口，可外扩高速串行总线的设备或接口，例如 TCAM 查找表、存储器、网络接口等。板卡尺寸与 NetFPGA 类似，但是能够提供的可编程逻辑数目更多，存储器种类更丰富。本文中的实验板卡可为各类网络计算加速应用提供工程实践支持。

3.7 系统评价

3.7.1 网络流量捕获与回放系统评估

基于 ISD14.1 及其自带仿真工具 isim，本文对数据通路中各个子模块分别进行功能仿真验证，最后通过上板测试符合时序约束的逻辑，系统运行在 125MHz 频率下。

1) 增加时间戳。

该模块为进入数据通路的数据包添加时间戳信息，输入数据和输出数据的四组信号如图3-17所示，该模块在一级包头后面添加了控制字 FE 与对应的时间计数器数值。

2) 回放数据包时间戳比较

验证时间戳排序比较器的功能，如图3-18最上方是四个时间戳 FIFO 的数值。分别是 800、1000、1200、4400 对应 1、2、3、4 路 DMA 写入网卡的队列。第一路时间戳为 800 是时间最小的，应该最早被输出。cmp_port_num 代表比较后的输出队列序号，可以看到有效的一个值是 0。这个数据将送给调度模块，控制其向后传送数据的通道来源，最终由 out_data 等信号输出端口输出按时间顺序排列的数据包。




图 3-17 包头添加时间戳仿真结果




图 3-18 时间戳比较器测试仿真结果

在样机测试中，实验使用发包仪向板卡 1Gbps 接口中发送了 127,503,023 个 64 字节最小数据包。流量分流机制均匀地向四个队列分流了全体数据包，四个队列共计接受数据包个数分别为，31875756, 31875755, 31875756, 31875756。在回放测试中我们从四块硬盘中分别向网卡发送了 44160639, 44160639, 44340794, 44316028 个数据包，共计 176978100 个数据包。数据包均按照正确的顺序向外发送，并且无丢包现象。




图 3-19 回放时间精度实验拓扑

3) 回放数据包精度

为测试数据包的回放真实精度，本实验设置了两台主机，如图3-19所示，每台主机内配置一个智能网卡。

- 主机 1，捕获数据包，并为数据包增加入队时间戳 (timestamp1)，以记录数据包真实到达时间分布。之后，对捕获的数据包进行回放。
- 主机 2，接受主机 1 发送的回放数据包，并第二次为其增加时间戳 (timestamp2) 包头。将所有的数据包捕获并存储。

因此本文可根据每个数据包包头时间戳来得到其真实到达时间分布，以及经过本




图 3-20 数据包回放时间精度概率分布

系统捕获和回放之后的输出时间分布。

如果系统不会引入时间误差则每对相邻数据包之间的时间间隔均相等。定义捕获数据包的时间间隔 $\Delta timestamp1_n = timestamp1_{n+1} - timestamp1_n$ ，回放数据包的时间间隔 $\Delta timestamp2_n = timestamp2_{n+1} - timestamp2_n$ ，时间系统误差 $time_bias_n = \Delta timestamp2_n - \Delta timestamp1_n$ 。

实验中本文分别测试了最大包（1518 字节）与最小包（64 字节），在 1Gbps 吞吐下的时间误差 $time_bias$ 。如图3-20所示，回放数据包中有将近 80% 可满足无时间误差。系统最大误差只有 32ns，即 4 个时钟周期时间长度。

3.7.2 网络测量实时压缩系统评估

本实验^⑧目标为 100G 在线实时进行压缩测量，使用新一代的 Xilinx FPGA 智能网卡 Alveo U250。板卡有 2 个 100G 光纤网口，配有 PCIe Gen3×16，与主机互通接口带宽可达 128Gbps。

1) 测量性能。

本文将测量基于 FPGA 智能网卡的压缩统计速度，并与 DISCO 算法，以及 Cacti 系统相对比。如图3-21本文对比了基于 x86 平台的 DISCO 算法，DISCO 运行时占用一个处理器核心的计算能力。另外本文还对比了相似工作 CACTI，CACTI 对 DISCO 在某种情形下做了优化。CACTI 利用少量（16 个）硬件高速计数器在数据平面内对流量做线性统计，之后定期将少量统计结果上报控制器，在控制器内对统计数量进行 DISCO 算法压缩。由于减小了压缩频率，因此 CACTI 能够获得比 DISCO 更高的吞吐性能。

对于 CACTI 系统，当流数目增多，硬件计数器需要频繁向 CPU 发送缓存更新请求。由于硬件计数器与 CPU 通信依然依赖于 PCIe 带宽（此类通信属突发传输），且

^⑧ 本实验为作者在赛灵思亚太研究院访问实习期间完成。本研究西安交通大学与赛灵思亚太研究院为共同第一完成单位。




图 3-21 本文基于 FPGA 智能网卡压缩算法与其他压缩统计方法性能对比 (64 字节小包)

系统不可占用过多通信管道资源，因此其系统设计时的最高通信容量只有 100kpps^[104]。一旦流数目超过了硬件计数器数量则系统会频繁请求更新，因此成为系统瓶颈理论性能大幅降低。本文实现的压缩统计最高需要耗费 3 个时钟周期，且对于同一条流的测量更新是阻塞的（更新时无法继续处理同一条流的后续请求），因此在测试单条流的测量时，性能只有理论最优的三分之一。当流数目多于三种时，每个更新请求可以按流水线方式进入处理通路，因而可以做的每包的单周期吞吐，64 字节小包处理性能可达到 133Gbps。




图 3-22 基于 FPGA 网卡硬件流量压缩统计系统可有效降低主机 CPU 消耗 (64 字节小包)

2) 主机 CPU 资源消耗。

DISCO 与 CACTI 的压缩过程均由 CPU 完成，当压缩任务请求频次增加，CPU 计算资源相应增加。如图3-22所示，实验为处理 64 字节小包时的最高性能情形下所对应的 CPU 占用率。本文将所有密集型计算任务均下放到基于 FPGA 的智能网卡，主机 CPU

只按需定期查看计数器值即可，无需做额外复杂任务，从而将服务器 CPU 资源最大限度释放。

3) 存储资源消耗。

通过不同方法实现 1 百万条流的统计所需求的存储空间如图3-23，对一条流进行简单线性叠加计数只需要开辟流对应的存储空间即可，在未优化的情形下一般需要为每一条流开辟 32bits 计数空间，然而此空间有固定上限（4GB）一旦超出需要开辟更大空间，或提前上报。可压缩的计数方式上限较高，本文在压缩率达到 38% 时，计数上限可达 100GB，比固定上限值大 25 倍。可压缩计数方式可以灵活且低成本地扩展计数上限。DISCO、CACTI 等压缩算法不同设计方式会额外占用不同大小的固定空间（计算表），但总体差别不显著。




图 3-23 在不同流个数下的压缩计数存储空间占用

4) 测量误差。

本文证明基于 FPGA 的硬件压缩是无偏估计，在统计学中，每一次估计都有估计偏差，本文利用前文^[101]提出的估计公式来表示估计偏差，且已经证明变异系数有如下关系：

$$COV(T(S)) = \sqrt{\frac{Var[T(S)]}{E^2[T(S)]}} = \sqrt{\frac{1 - 1/n}{2} \times (b - 1)} \quad (3-27)$$

其中 S 为随机变量，代表压缩后的统计值。 $T(S)$ 为由随机变量 S 估计的真实统计值。则变异系数即为标准差与平均值之比，变异系数常用于随机过程统计量偏差与误差分析。本文证明压缩估计方法为无偏估计，因而对于同一组序列的估计平均值为常数。则变异系数值越小说明估计值的误差错误比例越低。

因为小流的抽样频率低，所以抽样统计在处理小流量时的误差会相对较大。本文在数据流量较小阶段采用线性统计，误差率为零，极大地修复了基于抽象压缩算法的




图 3-24 对不同大小流量估计时的变异系数分布

准确性。

3.8 本章小结

在本章中论文提出了一种基于可编程硬件的智能网卡系统。系统将主机端 CPU 高耗费的网络应用卸载到可编程智能网卡内，大大缓解了传统网络系统性能低，精度低等问题。为进一步扩展服务器网络性能提供了一种思路和范例。

本文以高时间精度，高计算密集度的网络应用为例，设计了一套高性能的流量捕获，统计，回放系统。在网络安全，流量监测领域可提供性能支持。本文将网络协议栈时间控制精度由目前的几微秒提高到 20 纳秒。另外本文提出一种基于硬件的带有压缩存储空间容量的流量统计工具，根据本文提出的硬件加速设计 DC 抽象方法，本文将目前基于软件的 25Gbps 性能提升到 133Gbps 吞吐；同时可压缩相应的高性能存储空间 40% 的占用量，并显著改善了统计精度。根据本文提出的系列算法，将测量系统的灵活性、资源消耗率与高性能合理折中。由于功能卸载后效率更高，本文所耗费的 CPU 资源几乎比之前工作下降了 100%。

4 研究可编程设备加速网络硬件交换层方法

4.1 本章引论

4.2 问题背景

可编程网络硬件可以运行传统部署在服务器内的功能，从而将网络性能提高数个量级。由于软件定义网络概念的提出，网络灵活性增强，运营商更倾向于自主管理网络内设备的所有行为。具有灵活性的管理方式可以大大增加网络的运行效率，为特定的功能定制专用的网络场景。现有的面向网络通信的可编程数据平面一般有 x86 平台，开放接口配置的 ASIC 转发芯片，以及上一章本文提到的 FPGA 平台。他们在处理灵活性，转发性能等方面均有长足进步，但正如本文第二章中介绍，在面对转发容量进一步增强，灵活性需求进一步开放的网络应用时依然面临新的挑战：

1) 软件具有高度灵活性，但处理性能低下。

数据包交换对于 CPU 架构平台来说是一种很低效的机械劳动。在软件层面，数据包转发算法已经被优化的极为高效，但面对无穷无尽的任务量，依靠 CPU 指令集的处理架构存在访存效率低、无法批处理等问题。CPU 无法发挥自己实现灵活程序跳转、分支的优势，因此目前高性能软件网络处理性能也只能达到 10Gbps（单核心）。对于现代服务器面向 200G 接口，汇聚层交换转发动辄 5、6Tbps 的性能需求是远远无法满足的。

2) 基于 FPGA 可编程硬件平台。

FPGA 是一种逻辑可编程芯片，可提供软件一般的灵活性也具有硬件的性能。目前，主要的云计算厂商阿里巴巴、亚马逊、微软都在数据通路内部署了 FPGA 加速引擎以同时满足性能和灵活性的需求，例如提升网络加解密性能，定制传输层协议等。然而由于 FPGA 电路编码转换采用“查找表 + 内部互联网络”的原理，为保证时间同步性，使得 FPGA 综合对外的处理主频只能达到 200MHz，这样即使 FPGA 内流水线每个周期都能处理一个数据包，总吞吐性能也无法超过 100Gbps^[18, 60]。虽强于软件，但远差于网络的核心层性能需求。

3) 协议无关概念的交换芯片。

与协议无关交换架构（Protocol-Independent Switch Architecture, PISA）相对应的是 P4（Programming Protocol-Independent Packet Processor）。P4 是一种专用的编程语言，其目标是为任意包协议提供一种基于 ASIC 硬件（PISA）的现场可重配置能力。根据本文在第二章的介绍，PISA 有能力实现自定义包头解析，自定义流表的组成结构，并且最重要的它拥有最强大的处理能力（12.8Tbps，显然是唯一可以胜任核心转发设备的架构）。虽然这大大解决 OpenFlow 编程能力不足以及其设计本身所带来的的可扩展性差的难题，但它不具备真正意义上其所追求的“图灵完备”可编程。例如：(1) 数据通路内的处理动作只能被数据包触发，而无法响应其他行为。针对一些 QoS 场景系统更

希望根据队列深度做出一些响应，比如拥塞控制场景下的控制算法 NDP^[105]；（2）PISA 缺乏计算、控制属性的指令集，例如乘除法、灵活分支判断等；（3）PISA 为无状态转发的可编程流水线设计，则对状态协议处理以及有状态计算造成了困难（防火墙等）。

PISA 转为通用型的无状态转发同时提高了性能与灵活性，本文将对 PISA 架构芯片的目标处理内容做进一步扩展。本文的目标是设计一种适用于网络交换层的交换机架构，这种架构可从计算平面高灵活性的工作任务分离和卸载到网络中，包含但不限于有状态转发、复杂计算以及自定义触发方式。

4.3 系统架构介绍

P4 是目前广泛使用的可定义数据平面内的数据包解析和查表过程的语言。P4 将流水线外的功能需求通过 P4_extern 模块来让用户自行定义。然而 P4_extern 的编程范围只在 PISA 提供的执行器序列之内，例如校验算法，位移，插入数据等。目前的 PISA 芯片架构对于“PISA_extern”的功能需求没有支撑能力。一种显而易见的解决方案是当需要一种新的“PISA_extern”时，重新设计一种支撑新特性执行器的 ASIC 硬件。但这与 PISA 高灵活性的设计初衷相矛盾，从经济实用性角度分析也是不合理的。

本文提出一种硬件异构型的交换机架构，可以支持任意 P4_extern 所定义的功能。本文将这种结构命名为“自适应交换”，首先本文需要解决如何设计硬件结构使得灵活性和性能可以充分展现，其次本文需要解决如何开发编程语言以映射到自适应交换的数据平面。最终为了展示自适应交换的高扩展性，本文将上小节内提出的 PISA 难以应用的场景均在自适应交换平台中实现。

4.3.1 架构设计




图 4-1 自适应交换结构框图

自适应交换的硬件架构框图。自适应交换包括两部分，1) 固定功能的 ASIC 交换系统（Switching System, SS）；2) 用户定义可编程逻辑块（Programmable Logic, PL）。SS 基于标准的交换芯片（switching ASIC）处理功能，PL 利用 FPGA 类的可编程硬件支持用户自定义逻辑。一个标准的交换芯片功能包含了数据包头的解析，基本的 ACL 功能和各个字段的匹配以及执行转发/丢包等动作。额外还会包括流量管理、队列调度等 QoS 功能。架构中 SS 与 PL 两部分可由双芯片拼接的方式实现，SS 部分利用一个标准传统的交换芯片（既可以支持 P4 编程，也可以不支持 P4 编程）构成。PL 端使用 FPGA 芯片或由 FPGA 构成的多用途片上系统（MPSoC/ACAP）芯片。在双芯片拼接方案中，两个独立的芯片系统须通过高速互联总线相连接，例如 PCIe 接口，以太网接口或者类似的收发器。相应地自适应交换系统也可以由单独一颗芯片构建而成，PL 与 SS 部分通过片上高速总线相接，例如，AXI 协议总线。

如图4-1左半部分所示，交换网络是 SS 的核心组成部分。交换网络支持网络入端接口与出端接口多对多的数据包互联传送，一般由交叉开关（cross-bar）构成。数据包经由物理网络接口进入 SS 系统，在交换网络两边，数据包会经过入端（Ingress）处理流水线，以及出端（Egress）处理流水线。在两条流水线的组成分别有包头解析（抽取必要的包头域数据），流表（对包头域数据进行匹配和执行相应的动作集），封包（重组/修改数据包结构），以及流量管理（包缓存/调度/限速等）。

数据包进入自适应系统时，首先经由 SS 端的处理，通常情况下大部分数据包可以完整地被 SS 处理，并返回外部网络。只有在 SS 内的功能无法满足需求的那部分数据包会再次送入 PL 端做协同处理。对于送往 PL 端处理的数据包，在 SS 端在片上存储中（或使用片外存储）也保留有一份完整的数据包备份，SS 只将数据包的元祖数据信息送给 PL。元祖数据中包括了 PL 完成处理所需要的定制化的包头信息或者其他描述信息。PL 处理完成元祖数据后，会更新重写元祖信息中的包头以及描述字段，再返回给 SS。最后 SS 将备份的原始数据包与更新的元祖数据重新整合成一个完整的数据包后再次对其进行转发操作，或简单丢包。

本文将在传统的交换芯片中增加一个包存储管理机制（Memory Management Unit, MMU），图4-1中左边虚线内部所示。当数据包元祖信息送往 PL 处理时，这个数据包在 SS 端的完整备份由 MMU 管理。MMU 应包含三个主要功能：(1) 动态申请/释放数据包的存储块位置及其大小；(2) 驱动数据包向内存中读写时序；(3) 读出备份数据包后与从 PL 返回的新元数据对接重组。

上述自适应交换流程与原理是建立在本文对以下两方面的分析结果和假设之上。首先，在 PL 中处理的信息通常只依赖于包头，或者数据包包首部分的字段。在设计中被交换到 PL 的元数据可以被灵活地定义，并且保证只占用 SS 与 PL 之间一定量的通信带宽成本。在某些极端的例子中，如果处理过程需要数据包所有的数据时，元祖数据也将包含一个完整的数据包内容。第二，不是所有的数据包处理都需求调用 PL 端的功能。否则，如果有一种功能是普遍适用的，则一定会集成在现行的通用交换芯片内。或者这种功能需求可以直接拆分出来一部分由 SS 端完成处理。

自适应交换的高性能来自于对网络通用数据包包长的分析。本文考虑到，目前网络内平均包长度为 600 字节左右，假设元祖数据包含整个包头部分（64 字节之内），则 SS 与 PL 之间的通信成本只占需求流量的 10%。即，利用单插槽的 PCIe4.0 接口（256Gbps）作为高速互联，自适应交换系统可以将目前最高速度（12.8Tbps）交换芯片中 20% 的数据（>2Tbps）卸载到用户硬件可编程逻辑中进行处理。这远远超过了（ $\times 10$ 倍）单纯由 FPGA 组成的可编程数据平面的处理性能，也是本文研究的最主要的动机。

4.3.2 开发流程

对于基于 FPGA 的 PL 端，基本的开发设计流程包括如下几部分：

- 定义数据包处理需求以及所需要的数据流模型。
- 编写处理规则对应的函数或流程代码。程序代码可包括高级语言如 P4/P4_extern、P4_FPGA，或者底层的硬件描述语言如 verilog HDL。此外包括数据平面高层次生成系统，如 SDNet^[61]，也可以用于加速 PL 端的开发工作。
- PL 端的机器码编译器。不同 PL 目标器件下的编程，往往有不同的编译步骤。对于基于 FPGA 的编译器，本文使用 FPGA 芯片厂商提供的编译环境。但本文最主要的贡献是解决如何将数据包流处理模型在异构形态下重新组织，并且完成高性能的异构形态下包处理逻辑无语义偏差的拆分和翻译。




图 4-2 基于 SDNet 工具链的 FPGA-PL 端编译流程

本文利用 Xilinx SDNet/P4-SDNet 作为建立本文设计原型系统的基本开发工具，基于 FPGA 的 PL 编译流程如图4-2所示。SDNet 和 P4-SDNet 已经是成熟商用包装解决方案，并包含了为 FPGA 数据平面设计的 P4 语言到 verilog 硬件模块的编译工具链。P4-SDNet 内建两种专为 P4₁₆（提取包头数据，修改包头域值）提供的 P4_extern 功能。这种 extern 功能给用户提供了足够灵活的直接修改原始数据包头域的能力，但目前此编译器并不支持其他 extern 对象的编译，且用户也不可定义其自己的 extern 对象。

使用其类似的思路，本文在开发流程中增加新的编译模块，使其将能够使用户扩展 extern 对象定义的范围：扩展前端编译器，使其支持其他的高层次描述（描述中增加

标记符以提高后端编译器的性能), 并将其转译为逻辑中间表示层 (IR); 最后通过后端编译器再次映射到 PL 端。本文提出的硬件转发体系结构与通行产品不同, 下面将详细介绍本文开发流程与经典可编程数据平面 (以 P4 为例) 之间的差别。




图 4-3 基于 SDNet 工具链的 FPGA-PL 端编译流程

图4-3中左边为经典的 P4 程序编译标准流程, 对 P4 目标器件编程需要两个描述文件。首先是 P4 行为描述程序代码, 包含了待处理数据包的包头域定义, 包头域匹配关系图, 流表设计, 执行动作设计等。第二为 P4 架构图, 此文件由设备厂商提供, 编译器须根据不同底层芯片实现样式进行有针对性的编译, 这样编译器可根据结构图对程序进行等效变换以及重组。前端编译器会将文本代码转换为逻辑关系表, 也称作中间表示层 (Intermediate Representation, IR), 后端编译器一般有厂商提供, 可将符合规范的 IR 表示直接转为机器二级制配置文件。远端控制器将配置文件下载入可编程交换机设备即完成了数据平面重配置过程。此时, 控制器也需要收集 P4 定义信息, 以方便后续添加流表项等网络功能设置。

根据之前本文提到的自适应交换系统的额外特点, 如图4-3右边所示, 本文对基础编译框架进行补充。首先 P4 结构图需要修改为自适应交换机的底层实现, 例如需要体现包头域协同处理机制。其次本文支持高层次语言的 PISA_extern 对象编程, 因此在额外扩展的前端编译器中, 需要将高层次编译器适配入本流程。新增部分由红色区域块所示。最终后端编译器配合 P4 结构图生成 FPGA 中的 RTL 代码, 交由 FPGA 厂商工具链生成二进制流文件 (bitfile), 通过板上运行时代理下载入 FPGA 即完成了 PL 端配置。SS 端配置同经典过程所述。

4.3.3 高层次语言映射样例

代码 4-1 数据平面接口：PL 端高层语言描述

```

1  extern extern_example{                                // 声明模块名称: extern_example
2      ext_type(in bit<wdth> input_Port);           // 声明接口位宽以及数据流方向
3      int a = VHDL_method_example();                 // 模块使用其他语言快verilog
4      void CPP_HLS_method_example(a);               // 模块使用类C的函数描述语言
5  }
6  control control_example{                           // 实例化样例模块
7      extern_example(0x0) my_extern_example;
8      action my_extern_call(){                      // 调用PL端功能
9          my_extern_example.C_HLS_method_example();
10     }
11 }
```

PL 以 FPGA 芯片为例，自适应交换平台可以将 SS 交换芯片无法完成的用户定义功能映射到 FPGA 中。用户的额外功能对象须遵循 PL 端输入输出接口规范。P4 语言风格的数据平面接口规范如代码 4-1 所示。代码定义了一个名为“extern_example”的 PL 模块，模块可由 C 语言或 HDL 风格实现。对外接口位宽以及方向需要标记。在后期可实例化一个或多个样例，每个样例可自由调用 PL 端模块中的任意描述功能。

代码 4-2 extern 实例的 C++ 类声明

```

1 #include <hls/hls_sim/extern.h>                     // 头文件extern.h 定义了外围数据传输
2 using namespace std;
3 template <typename .. Args>
4 using ActionPrimitive =
5     hls :: ActionPrimitive <Args ...>;
6 using hls :: Data;
7 class extern_example: public ExternType{
8     public:
9         void init () override {
10             void C_HLS_method_example() {...}
11         };
12     HLS_REGISTER_EXTERN(extern_example);
13     int import_extern_example() {return 0;}
```

如代码 4-2 展示了 C++ 风格 extern 函数。头文件“extern.h”中定义了核心函数之前的流水线结构（需要用户注意并修改），无需提现在核心描述代码中。FPGA 高层次编译工具链（SDx, Bluespec System Verilog）可读取此类文件，并综合成带有用户功能的 IP 核，小的 IP 核可便于集成进更大的 FPGA 工程。

代码 4-3 extern 实例的 VHDL 模块声明

```

1 'timescale 1ns/1ps
2 module VHDL_method_example#(
3     parameter DATA_WIDTH = D_WIDTH,
4     parameter CTRL_WIDTH = C_WIDTH,
```

```

5      parameter EXTERN_REG_WIDTH = R_WIDTH,
6      ...
7      )( //---data interface
8          input [DATA_WIDTH - 1:0] in_data,
9          //---register interface
10         input [EXTERN_REG_WIDTH - 1:0] in_reg,
11         //---misc
12         input clk,
13         input reset );
14
15     // local parameter
16     // wires/regs
17     // modules
18     // method example logic
19 endmodule //VHDL_method_example

```

代码 4-3 展示了 VHDL 语言实现 PL 实例模块，在 VHDL 中须描述数据总线位宽，寄存器通路接口等。对于其他硬件系统，用户只需要指定通信用同步数据总线的时钟周期（时间约束）。实际上，本文所描述的所有编译工具链仍处于设计阶段，并需要大量代码工作完成自动化处理。本文主要目的在于规划框架以及作为商用工具链的补充设计参考。硬件开发时间周期过长，为快速进行数据平面验证，本文生成的所有 bit 文件均为手动整合代码。

4.4 硬件设计

4.4.1 协议设计



指令: Output, Group, drop, 有效字长

 └── metadata: Output, Group, drop (ASIC own structure)

 └── Internal metadata: 有效字长 (user defined)

图 4-4 SS 与 PL 内部通信帧格式

上节提到自适应交换架构中 SS 端与 PL 端的通信须包含元祖数据以及包头，本节论文详细讨论通信帧格式。本文设计了一种通信帧（可满足大部分需求，用户也可以自行定义），格式如图 4-4 所示。首先帧头指定了帧的编号 PID，帧由 SS 中的数据包生成，完整的数据包与帧使用同一个 PID 编号，方便 PL 协处理器处理之后重新组合。元祖信息（metadata）包括了数据包转发过程中的信息，例如输出端口，组表编号，丢包等。用户元组信息为帧有效字长，由于用户可以定义帧长度，这将给用户极大的灵活性空间。此外用户还可定义包头长度以及携带的数据包负载信息长度等。SS 与 PL 之间传递的大部分操作数都是商用 ASIC 中已经实现的指令，因此 SS 端设计可以极大程度复用已

有芯片设计。须增加的功能只有帧长度信息等域，这样可使对 ASIC 改动降到最低。

4.4.2 SS 端固定功能

SS 端对于目前商用普通交换芯片中需增加的功能为第一小节中提到的图 4-1 内左边虚线内的 MMU 模块。自适应交换的核心思想是利用基于 ASIC 的交换系统（SS）提供包交换的高性能，而用可编程硬件协处理器（PL）提供包处理的灵活性。因此在 SS 端本文将包处理逻辑做的最简化，只保留一个用户可配置逻辑（即帧长度的定义）。MMU 将用户定义的不超过帧长度的包头数据（指某一区间段）复制到通信帧中即可。MMU 的其余工作还包括了动态申请和释放数据包缓存空间，以及重组数据包。接下来本小结主要介绍 MMU 的分析与设计。

假设 SS 与 PL 之间单向通信带宽有 256G(PCIe4.0)，以帧内包含完整 64 字包头节为例，则包速率达到 380Mpps。目前交换芯片的时钟驱动频率大约在 1GHz 到 1.5GHz 之间。对于 MMU 模块，若留给每个数据包的处理时间 3 周期则不会超过时钟频率（需要约 1.2GHz 主频）。在之前的 MMU 设计中，内存被分割为每页 256 字节。调度器以页为单位进行分配，维护逻辑映射与物理映射之间的关系由于页容量比较小而变得比较复杂。因此 MMU 瓶颈处理一个分配任务需要耗时 25 周期^[60]，尽管这种设计思路在资源利用率上比较占优（平均资源浪费仅为 1/2page），但它的时间复杂度太高，导致分配性能受影响。在 ASIC 的存储设计中，其经济性要好于由 FPGA 组成的片上存储资源。因而本文在设计存储单位时将每个地址对应的容量配额扩大为 1.6KB（可完整放下一个最大包）。在分配以及查找长包时，可节省逻辑地址与物理地址之间多次正向/反向映射过程，因此大大提升分配速度。




图 4-5 高 pps 性能 MMU 的实现方案

如图4-5所示，本文使用了一组“标志位”寄存器来指示其对应的 page 空间是否被占用。当数据包请求一个新的可用地址时，优先译码器会将标志位最左边为“1”的位置作为地址（address）返回给调度器，且便立即将此位置的标志“1”更新为“0”。之后调度器会把数据包向此位置写入，并且令此位置的地址作为 PID 值填入 PL 通信帧的

首部。当 MMU 收到一个含有 PID 值的读请求时，MMU 会读取以 PID 值为位置的存储空间并将其组合为数据包重新发出到入队流水线中，完成后立即将此位置的标志位为“1”。此时数据包的 metadata 中一般包含了由 PL 端处理完成给出的执行需求，SS 端无需对此包做额外的分析工作。为了防止地址冲突以及标记位数据不同步带来的读写错误，优先译码器必须在完成上一个“读/写”请求之前，更新空闲地址，以备调度器无缝衔接下一个写请求，读请求则无需使用优先译码器结果，无操作风险。上文分析过，对每个读写操作，MMU 都预留了 3 个时钟周期的处理时间。在系统运行后，由于数据包连续到达以及连续读写，因此在一段时间内，平均读次数是等于写次数的。MMU 将读写交替进行，可为写请求争取 6 个时钟周期的译码时间，一般来讲对于有 4k 个位置的优先译码器，6 个时钟周期足够通过硬件并行地两两比较找出最优位置（每周期比较两次的情况下 $2^{6 \times 2} = 4096$ ，但一般可以比较次数更多）。

接下来分析 MMU 应维护的内存容量大小。在元祖信息帧由 PL 返回之前，数据包都需要维持在 MMU 的存储空间内。假设信息帧处理时间为 $T = n$ (微秒)，上文提到总体包处理频率不超过 $v = 380\text{Mpps}$ ，因而平均在等待的数据包个数为 $T \times v \leq 380n$ 。目前板间硬件处理时延应保证在 3 微秒以下，如果使用片内 AXI 总线互联，则完整处理时间应保证在 1 微秒^[106] 以内^①。为保险起见，本文将处理时间余量增大十倍假设最大不超过 10 微秒，则根据上式，可约估 SS 端等待数据包个数为 4k 个。上文提到每个数据包存储位置占用 1.6KB，则板上共计须设置最多为 6.4MB 存储空间。以目前的半导体工业水平可满足此需求。

4.4.3 PL 设计

基于 FPGA 的 PL 设计最大的挑战来自于大批量信息帧的处理速度 (380Mpps)。对于 PL 内部逻辑，由于帧内包含了基本的 metadata 信息以及包头域段落，对 PL 的性能设计可将其按照网络处理最小包 (64 字节) 的方式分析。按照 FPGA 主频 200MHz 计算，即使每个时钟周期都能由流水线处理完成一个数据包，FPGA 的性能也只能达到 200Mpps。对于某些带状态阻塞性处理机制 (如有状态查找表)，平均需要 2-3 个时钟周期才可处理完成一个数据包，因此 FPGA 的处理性能会下降到 60Mpps。远远达不到系统设计的需求。

一种思路是将 FPGA 内一条流水线完整复制多份，以均分总体任务量。例如可以将流水线同时复制 K 份，平均总处理性能是每条子流水线的 K 倍。然而这也意味着总资源提供量需要耗费之前每条流水线的 K 倍。但由于数据包流水线内有查表等大资源消耗量组件 (1k 深度的 TCAM 表项可占据整个 FPGA 逻辑资源的 1/3)，有限的 FPGA

^① 在数据包的处理过程中查找 TCAM 表是最费时间的，一般需要 20 个时钟周期，但正常处理流程内 TCAM 表项不会超过 2 个。普通精确匹配查找表只需要不超过 3 个时钟周期即可。我们假设比较悲观的情形，PL 内的处理过程包含 5 级 TCAM 查表以及 10 级精确匹配表，则总共须耗费 650 时钟周期。若以 200MHz 主频运行 FPGA，则总耗时约 0.7 微秒 (一般只需要 0.1 微秒)。因此本文认为，PL 的处理时延主要由信息帧传输过程贡献。PCIe 收发器结构复杂，突发的批次传输时延较大 (100 时钟周期^[106])，但高性能片上 AXI 总线的传输时延也很低 (不超过 10 时钟周期)。

逻辑面积不可能满足多条并行流水线的资源占用需求。

为解决上述挑战，本文提出一种微结构并行数据包处理流水线设计（micro-level parallel processing）。微结构流水线的核心思想是将原有的大表项拆分为多个小表项的等价组合，即通过不完整的复制大资源模块，而满足原始用户语义下的数据包处理需求。总结如下，本文将通过以下两个关键技术解决高效 PL 处理设计，1) 提出一种资源高效的并行数据包处理架构，2) 通过流表编译算法将流表项映射到多路子流表中，以达到流量均衡并高效利用硬件资源。

1) 资源与性能

查找表是数据包处理过程中最核心的部件，也是资源消耗最大的组件。为提升效率本文需要依靠并行子流水线的思路扩展数据包处理性能。同时，为满足资源消耗限制的约束，本文需要分析如何拆分流表。另外，多级流表是目前交换系统中流水线的重要设计特征。多级流表可以降低单张表的资源消耗，但每条子流水线中只包含部分信息，无法保证同一条流水线内数据包的完整处理诉求。

2) 并行流水

流水线被分为 K 个并行子流水线后，数据包流也应被尽量平均地分类为 K 份。然后将不同的组份以流量均衡的形式放置在不同的子流水线中。本文将数据包按照包头信息内的 ID 比特位来分成 $j (j > K)$ 个组份。例如，将包头信息哈希为 n bits 数值，以此数值来代表不同的流组份（根据哈希函数定义，同一条流的所有数据包均可分到同一个组份），则共可分成 $j = 2^n$ 份，显然每一份的流量大小是不一定相等的。如图4-6所示，本文将 j 个 ID 组份以流量均衡的形式安置在 K 条不同的流水线中。




图 4-6 j 组 ID 组份向 K 个集合中分配

为确保每个 K 集合中流量均衡，可调整 j_i 的排列，若假设 j_i 为第 i 个组份的流量大小，使得每个集合之间的总流量大小相近。则集合总流量 K 可表示为：

$$K_0 = \sum_{i_0}^{k_0} j_{i_0} \quad (4-1)$$

3) 流表拆分

本文首先讨论在 PL 端不同类型的流表拆分原则，然后讨论如何使拆分表组合为多级流表之后的语义保持不变。查找表从功能以及实现方式可以分为精确匹配和掩码匹配。由绪论部分可知，精确匹配目前有两种实现方式：(1) 内容地址映射表 (CAM)，(2) 基于 RAM 的查找表；掩码匹配可由 TCAM 实现。

前文提到，数据包在进入子流水线之前须经过哈希函数 (hash()) 分类，并确定最终去往的目标子流水线。将流水线分为 K 份，则流表也需要拆分为 K 份。哈希函数将全体数据包流分为了 j 份，因此利用哈希函数也可以将流表内容分为 j 份，并按照集合 K 中的分布，将流组份 j 对应的所有流表项也分配到 K 个流水线中。下面依次介绍每种表的拆分方法：

- CAM 表。此过程对于精确匹配的 CAM 表的分类比较直观，只需要按照哈希结果，将 CAM 表中每一条流表项分到对应的 K 集合内，亦可保证语义正确。
- LPM (Longest Prefix Matching, 最长前缀匹配) 表。与 CAM 不同，PLM 表内含有掩码位 (*)。不同的数据流被哈希函数分到不同的组份，由于不同的组份有可能被分到不同的子流水线，有可能导致被同一条 LPM 表项同时匹配的两条流被分到不同的子流水线。若按照无复制方式去拆分流表项，则必然造成一部分流量无法匹配成功。如图 4-7 所示，在做流量分类时，选取包头域中四个 bit 位进行哈希取值。若这些 bit 位中有位置对应到了带掩码表项 (1*10)，而此时，两条流“1010”与“1110”恰好又被哈希函数分到了两个子流水线中的组份 (j_1 与 j_2)，则此掩码表项须分别复制到两条子流水线中。




图 4-7 带掩码表项在拆分时，可能需要被复制多份

因此带有掩码的表项在做并行子流水线拆分时会占用比拆分前更多的表项空间。例如在 IP 路由查找场景下，通过分析掩码的位置以及流组成发现^[107]，适当调整包头域中抽取的 bit 位作为哈希函数的输入值，可保证多占用的表项空间维持在比较低的水平（6% 左右）。因为如果不选择带有掩码位置的 bit 位作为输入，则可化简为精确匹配的场景，因此也不会遇到无法匹配的问题。

- TCAM 表。与 LPM 相似，根据哈希函数抽取 bit 位置是否带有掩码 (*) 位，TCAM 表项也可能会占用比原始表项空间更多的流表项数目。
- RAM (直接查找) 表。查表时以带搜索 KEY 的值为地址，直接读出 RAM 地址

位对应的存储数据作为搜索结果。若搜索的数据位宽为 KEY 位，则 RAM 表的深度应为 2^{KEY} 。由于 RAM 表的深度只与 KEY 的位宽相关，RAM 表的存储依赖于连续地址空间，因此 RAM 表拆为 K 个也无法使 RAM 表的容量缩小为原来的 $1/K$ 。在第二章本文介绍过，由于使用 RAM 查表的域宽度一般不大，只有 16 位（查找端口号等），占用空间很小（不超过总资源的 0.5%），可以考虑完整复制。其次，若 RAM 真实利用量比较小，可以用 CAM 代替 RAM 表，从而更节约逻辑资源。

4) 多级流表与流量均衡分类器

在数据包处理的过程中，假设匹配 N 个域，每个域共 M 个流表项，若只使用一张流表，则总共需要消耗 M^N 深度的流表项。一般实际应用时，会为每个域单独设立一个查找表，多个域使用多级查找表以串行流水线方式完成匹配过程。这样只需使用 $M \times N$ 深度的表项，可大大节约资源消耗量。

然而，通过第一条子流水线的数据包在匹配下一个域时，下一张流表的流表项不一定与此数据包处于同一条子流水线。如图4-8所示，数据包 p_0 根据流量均衡哈希函数被分配到第 1 条子流水线，经流表 0 匹配结束后，此数据包还需流表 1 继续匹配，但此时发现，处理 p_0 数据包对应的流表 1 不一定依然存储在流水线 1 中，也许被拆分到了流水线 $K-1$ 内。则数据包 p_0 无法得到后续服务。




图 4-8 流表分割引发的数据包处理信息丢失问题

为解决此问题，本文提出一种新的“并行查找块结构”，对流量均衡哈希函数以及多级流表之间数据传递进行的重新设计。如图4-9所示，每一个查找块代替传统查找流水线内的一个流表（匹配 0 或匹配 1）。查找块使用串行方式组成流水线。每一个查找块内都包含了流量均衡分类器。数据包首先进入分类器，分类器提取出包头域中特征位，将此数据作为哈希函数的输入值进行哈希处理得到一个 8 位 ID 数字。本文将此 ID 号码代表前文提到的流分类组份 j 的值。接下来的 RAM 表中保存了对每一个 ID 编号应该由哪一个子表查找的信息。数据包得到子表编号之后，通过一个交换网络转发到对应的子表流水线中，并完成相应域的查找-执行动作。分类器中子表的映射关系直接关系到后续子流水线的查找任务负载程度，以及子表中存储的流表项数目大小。

本结构解决了本小结前述的挑战，增加了并行处理性能，同时能够减少复制流表所耗费的资源空间。但也引入了一系列其他结构，如分类器，交叉开关以及多路执行机构。接下来本文分析这些子模块的设计复杂度以及逻辑资源开销。

- 分类器。分类器由特征提取器，哈希函数以及一个查找子表组成。特征提取器和




图 4-9 PL 端带有流量均衡的并行查找块结构

哈希函数结构简单，特征提取器在电路中使用一个固定位选路器即可实现。哈希函数使用一些异或门电路以及少量加法逻辑可实现，资源占用可以忽略不计。查找子表是本模块消耗资源最大的，但对于一般流量，只需要将其分为 256 或 1024 (j) 类即可。其最多占用存储容量 1KB，现代通用型 FPGA 的存储资源多大上百兆，因此也可以忽略不计。

- 执行器。执行器内无须占用大面积存储资源，一些处理和控制功能属简单逻辑，因此执行器所消耗资源也微乎其微。
- 交叉开关。交叉开关可为 K 个输入通道与 K 个输出通道同时互相连接。是一种高性能的信息交换机制。交叉开关为每个输入与输出接口都放置了一个连接开关机构，因此一个 K 口输入输出交叉开关需要 K^2 个逻辑资源复杂度。本文在设计并行查找块时，其并行数量 K 在 4~8 个之间，因此交叉开关的资源耗费量也在可控范围内。

本文将在本章的4.6小结中给出以上几类模块的资源消耗，从数据可以看出，本文引入的模块与流表容量相比是可以忽略不计，因此设计是有效的。本文对一般结构的数据包处理流水线做了两方面的优化。在横向，每条子流水线包含了多级查找表设计；纵向，每条流水线之间的同级流表中流表项以分散的形式存储在子流表内。本文并不改变传统的查找表与执行机构的设计，只改变了其组织和使用方式，因此查找表依然可以使用目前工具链由高层次语言编译。因此在 PL 的编译中，本文的前端编译器只需要将流表定义转译为拆分后的结构。其他的辅助模块结构是固定的无需再修改，这也为本文的前端编译器设计工作减轻了负担。通过以上两种优化方法，本文可同时享受到并行包处理流水线带来的高吞吐量，也无需大量复制流表项，且能保证流表资

源不成倍增长。

4.5 软件设计

对本文提出的自适应交换系统的编程涉及到两个部分，一部分是分类器子表的配置，另一部分是流表项的配置。由前文分析可知，分类器子表的配置影响到后续子流水线中流量分配，以及子表中流表项数目的占用。而且如果更改子表配置，则后续对应的子流水线流表项也许同步进行删除和添加。分类器子表的配置是根据不同流组份流量大小来确定的。根据真实流量的分析^[107]，平均情况下一个流组份的流量大小基本保持不变。因此在得到最佳配置之前，可以先通过测量的方式来对分类配置进行实时调整。接下来本文分析分类表以及流表配置过程。

在哈希函数将数据包分类到 j 个组份之后，每个组份的平均流量大小是随机的，且不均匀。分配过程的主要任务是将各个组份分配到 K 条子流水线之后使子流水线中的流量尽量保持均衡。此外，每个组份所包含的流个数也不尽相同，但每一条子流表的深度是相同的（假设为原来匹配流表深度的 $1/K$ ），分配过程还应注意不同类别的流表拆分会导致流表多份复制，且应该使得每个子流表中所分配到的流表项数目均衡，并最大限度地减少流表资源的额外消耗。

未解决上述的多约束问题，本文首先将问题数学抽象：对于图4-9中所示的一个并行查找结构。假设 N_0 是这一级匹配拆分前所对应的原始流表项数目； C_0 是原始流表容量深度； R_d 是流表的资源消耗率； N 是并行流表中流表中已消耗的资源总量； K 是流水线并行度； $C_k(k \in [1, K])$ 是每个子表的设计容量；分组 ID 号码由 $\text{HASH}()$ 函数求得，且 $j = \text{HASH}(P \text{ bits})$ ，输入数据是一个 P 位宽度的数值， j 表示了 ID 值的空间范围。

因此可以得到对于流表资源的总约束条件：

$$N \leq \sum_{k=1}^K C_k \leq C_0 \times R_d \quad (4-2)$$

假设 $D_flow[i]$ 是网络中数据包流 i 的流量大小，则有：

$$\sum_{i=1}^N D_flow[i] = 1, i \in [i, N] \quad (4-3)$$

$D_id[j]$ 是属于同一个 ID 分组内的总流量大小：

$$D_id[j] = \sum_{flow[i] \in j} D_flow[i] \quad (4-4)$$

T 被定义为一个并行查找块内分布式子表的总流表空间占用超出原始用量的比例。

由于对 FPGA 内总资源的把控需求，可为流表多倾斜分配的资源有一个上限，可用 T 来表达。令 S 是组份 j 所组成的集合， $S = 1, 2, \dots, 2^P$ 。 Q_k 定义为每个哈希后 ID 组份的最终分配情况， $Q_k \in S$ ， $\cup Q_k = S$ ， $|Q_k|$ 表示一个子流表中组份的总个数。令 $D[k]$ 为第 k 个子流水线所承载的总数据包吞吐，则有：

$$D[k] = \sum_{j \in Q_k} D_id[j] \quad (4-5)$$

如前文（流表拆分）中分析，一个带有掩码的流表项可被拆分到不同的组份 j 中，但其中不同的组份还有可能被重新分配到同一个子流表内。因此可以将已经拆分开的掩码表项重新合成一条。定义总共被合并掉的表项个数为 V_k 。本文称待解决优化问题为“基于流量均衡的流表组合问题”。

将基于流量均衡的流表组合问题形式化如下，若服从：

$$Q_k \subseteq S, k \in [1, k], \cup Q_k = S; \sum_{i=1}^k C_k[i] \leq C_0 \cdot R_d$$

$$\left| \frac{Q_i}{C_{ki}} - \frac{Q_j}{C_{kj}} \right| \cdot 100\% \leq T (i, j, ki, kj \in [1, k])$$

$$BOOL(i, j) = \begin{cases} 1 & j \in Q_i \\ 0 & j \notin Q_i \end{cases}$$

$$G[j] = \sum_{i=1}^k BOOL(i, j) = 1 (j \in S)$$

$$\sum_{j \in S} G[i] = 2^P (j \in S)$$

$$D[k] = \sum_{j \in Q_k} D_id[i] (k = 1, \dots, K)$$

$$F_1[k] = MAX(D[k]) - MlN(D[k]) \leq q_1$$

$$F_2[k] = C_0 - \sum_{k=1}^K V_k \leq q_2$$

求一种帕累托方程优化最小值：

$$F[k] = (F_1[k], F_2[k]) (k \in [1, K]) \quad (4-6)$$

本文将证明上述问题为 NP 难解问题，而后给出一种基于模拟退火的启发式算法。首先引入一个经典的 NP 完全问题“平均分割问题”，随后本文通过给出此问题的退化过程，证明“基于流量均衡的流表组合问题”是一个 NP 难问题。

定理 4.1： c 为公式 3-14 中的统计值，其中 $f(c)$ 为真实统计量的估计值，则 $f(c)$ 是一种无偏估计。即，对任意 $i \in N^*$ ，有：

$$E[f(c_i)] = \sum_{i=1}^m l_i \quad (4-7)$$

证明：首先，考虑函数 $f(c)$ 的第一阶段。由于线性计数，计数值等于累加值，存在特殊情况 n ($n \leq m$)，使得：

$$c_i = \sum_{i=1}^k l_i \quad k \leq n; k, n, m \in N^* \quad (4-8)$$

又根据定义（公式3-14），可得：

$$\begin{aligned} f(c_i) &= c_i \\ &= \sum_{i=1}^k l_i \quad k \leq n \end{aligned} \quad (4-9)$$

因此：

$$\begin{aligned} E[f(c_i)] &= E(c_i) \\ &= c_i \\ &= \sum_{i=1}^k l_i \quad i \leq n \end{aligned} \quad (4-10)$$

其次，考虑第二阶段，前文工作^[101]已经证明：

$$E\left[\frac{b^c - 1}{b - 1}\right] = \sum_{i=1}^m l_i \quad i \leq m \quad (4-11)$$

令 p 为第二阶段内的某一个数据包，即 $n \leq p \leq m$ ，根据定义3-15可得：

$$f(c_n) = c_n = \frac{b^{c_n} - 1}{b - 1} \quad p = n \quad (4-12)$$

由4-11与4-12得到：

$$E[f(c_p)] = E\left[\frac{b^{c_p} - 1}{b - 1}\right] = \sum_{i=1}^p l_i \quad p = n \quad (4-13)$$

由于 $p=n$ 时无偏性成立，因此当 $p>n$ 时，可直接应用结论4-11得证无偏性：

$$E[f(c_p)] = \sum_{i=1}^p l_i \quad n < p \leq m \quad (4-14)$$

联系4-10、4-13与4-14得到：

$$E[f(c_p)] = \sum_{i=1}^p l_i \quad p \in [1, m] \quad (4-15)$$

以上证明假定数据包 $1, 2, \dots, n$ 恰好组成了第一阶段，且数据包 $n, n+1, p, \dots, m$ 恰好组成第二阶段，并得证。另需证明一般情况，Magic_Number 无法由确定数量包长度之和组成，即：

$$\sum_{i=1}^n l_i < C_{magic} < \sum_{i=1}^{n+1} l_i \quad (4-16)$$




图 4-10 一般情形转化为特殊情形得以证明

对此（根据算法3-5），如图4-10，将第 $n + 1$ 个数据包的包长度 l_{n+1} 分为两部分： $l_{n+1} = j + k$ ，得到两个序列 $n' = 1, 2, \dots, n, j$ ，以及 $p' = k, n+1, n+2, \dots, m$ 且一定有 j 使得：

$$\begin{cases} E[f(c_{n'})] = \sum_{i=1}^{n'} l_i = \sum_{i=1}^n l_i + j = C_{magic} & n' \leq j \\ E[f(c_{p'})] = \sum_{i=1}^{p'} l_i & j \leq p' \leq m \end{cases} \quad (4-17)$$

因此，归约到特殊情况的结论 (4-15)。证毕。 ■

NP 难题

4.6 系统性能评价

4.7 本章小结

5 SDN 硬件流表可扩展性研究

6 参考文献格式

参考文献格式应符合国家标准 GB/T-7714-2005《文后参考文献著录规则》。中国国家标准化管理委员会于 2015 年 5 月 15 日发布了新的标准 GB/T 7714-2015《信息与文献参考文献著录规则》。因为二者的差别非常小，所以采用了新的标准。标准的 BiBTeX 格式网上资源非常多，本模板使用了李泽平开发的版本，该版本提供了多种参考文献的排序规则。学校博士论文规范指定了两种排序方法：一是按照文献的引用顺序进行排序，二是按照作者姓氏加出版年份进行排序。本模板采用第一种排序规则，第二种排序规则的使用方法请参考文献 [108]。

参考文献格式应符合国家标准 GB/T-7714-2005《文后参考文献著录规则》。中国国家标准化管理委员会于 2015 年 5 月 15 日发布了新的标准 GB/T 7714-2015《信息与文献参考文献著录规则》。因为二者的差别非常小，所以采用了新的标准。标准的 BiBTeX 格式网上资源非常多，本模板使用了李泽平开发的版本，该版本提供了多种参考文献的排序规则。学校博士论文规范指定了两种排序方法：一是按照文献的引用顺序进行排序，二是按照作者姓氏加出版年份进行排序。本模板采用第一种排序规则，第二种排序规则的使用方法请参考文献 [108]。

虽然本模板不讲解 L^AT_EX 的详细使用方法，但是为了方便大家使用本模板撰写论文，本章对论文写作中经常用到的 图、表、公式等內容的排版方法做一个简单介绍。

6.1 图

6.1.1 单幅图

图 6-1 是用 TeXLive 自带的宏包 Tikz 绘制而成，Visio 画不出这么好看的图。

6.1.2 多幅图

如果一幅图中包含多幅子图，每一幅子图都要有图注，并且子图用 (a)、(b)、(c) 等方式编号，如图 6-2 所示。

6.2 表

表格要求采用三线表，与文字齐宽，顶线与底线线粗是 $1\frac{1}{2}$ 磅，中线线粗是 1 磅，如表 6-1 所示^①。

^① 注意：图表中的变量与单位通过斜线 / 隔开。




图 6-1 雷达回波信号 (注意: 图注是五号字)。



(a) 灰色的交大校徽

(b) 蓝色的交大校徽

图 6-2 交大校徽

6.3 公式

6.3.1 单个公式

L^TE_X 最强大的地方在于对数学公式的编辑，不仅美观，而且高效。单个公式的编号如式 (6-1) 所示，该式是正态分布的概率密度函数^[2]，

表 6-1 表题也是五号字

Interference	DOA / degree	Bandwidth / MHz	INR / dB
1	-30	20	60
2	20	10	50
3	40	5	40

$$f_Z(z) = \frac{1}{\pi\sigma^2} \exp\left(-\frac{|z - \mu|^2}{\sigma^2}\right) \quad (6-1)$$

式中: μ 是 Gauss 随机变量 Z 的均值; σ^2 是 Z 的方差。

6.3.2 多个公式

多个公式作为一个整体可以进行二级编号, 如式(6-2)所示, 该式是连续时间 Fourier 变换的正反变换公式^[109],

$$X(f) = \int_{-\infty}^{\infty} x(t) e^{-j2\pi ft} dt \quad (6-2a)$$

$$x(t) = \int_{-\infty}^{\infty} X(f) e^{j2\pi ft} df \quad (6-2b)$$

式中: $x(t)$ 是信号的时域波形; $X(f)$ 是 $x(t)$ 的 Fourier 变换。

如果公式中包含推导步骤, 可以只对最终的公式进行编号, 例如:

$$\begin{aligned} \mathbf{w}_{\text{smi}} &= \alpha \left[\frac{1}{\sigma_n^2} \mathbf{v}(\theta_0) - \frac{1}{\sigma_n^2} \mathbf{v}(\theta_0) + \sum_{i=1}^N \frac{\mathbf{u}_i^H \mathbf{v}(\theta_0)}{\lambda_i} \mathbf{u}_i \right] \\ &= \frac{\alpha}{\sigma_n^2} \left[\mathbf{v}(\theta_0) - \sum_{i=1}^N \mathbf{u}_i^H \mathbf{v}(\theta_0) \mathbf{u}_i + \sum_{i=1}^N \frac{\sigma_n^2 \mathbf{u}_i^H \mathbf{v}(\theta_0)}{\lambda_i} \mathbf{u}_i \right] \\ &= \frac{\alpha}{\sigma_n^2} \left[\mathbf{v}(\theta_0) - \sum_{i=1}^N \frac{\lambda_i - \sigma_n^2}{\lambda_i} \mathbf{u}_i^H \mathbf{v}(\theta_0) \mathbf{u}_i \right] \end{aligned} \quad (6-3)$$

致 谢

致谢中主要感谢导师和对论文工作有直接贡献和帮助的人士和单位。致谢言语应谦虚诚恳，实事求是，字数不超过 1000 汉字。

用于盲审的论文，此页内容全部隐去。

参考文献

- [1] 华为公司年报[EB/OL]. 2019. https://www-file.huawei.com/-/media/corporate/pdf/annual-report/annual_report_2019_cn.pdf.
- [2] 思科公司互联网发展跟踪白皮书（2018-2023）[EB/OL]. 2019. <https://www.cisco.com/c/en/us/solutions/collateral/executive-perspectives/annual-internet-report/white-paper-c11-741490.html>.
- [3] 国际数据公司（IDC）. 上半年中国公有云市场[EB/OL]. 2019. https://www.idc.com/url.do?url=/getdoc/pdf_download.do?containerId=prCHC45634819&position=15&transactionId=39032154&term=&page=5&perPage=100.
- [4] IREASEARCH. 中国公有云服务市场跟踪[EB/OL]. 2020. <http://news.iresearch.cn/yx/2020/02/315730.shtml>.
- [5] BOSSHART P, DALY D, GIBB G, et al. P4: Programming protocol-independent packet processors [J]. ACM SIGCOMM Computer Communication Review, 2014, 44(3): 87-95.
- [6] BOSSHART P, GIBB G, KIM H S, et al. Forwarding metamorphosis: Fast programmable match-action processing in hardware for sdn[J]. ACM SIGCOMM Computer Communication Review, 2013, 43(4): 99-110.
- [7] HONDA M, HUICI F, LETTIERI G, et al. mswitch: a highly-scalable, modular software switch[C]// Proceedings of the 1st ACM SIGCOMM Symposium on Software Defined Networking Research. [S.l.: s.n.], 2015: 1-13.
- [8] MCKEOWN N, ANDERSON T, BALAKRISHNAN H, et al. Openflow: enabling innovation in campus networks[J]. ACM SIGCOMM Computer Communication Review, 2008, 38(2): 69-74.
- [9] CASADO M, MCKEOWN N, SHENKER S. From ethane to sdn and beyond[J]. ACM SIGCOMM Computer Communication Review, 2019, 49(5): 92-95.
- [10] SHAHBAZ M, CHOI S, PFAFF B, et al. Pisces: A programmable, protocol-independent software switch[C]//Proceedings of the 2016 ACM SIGCOMM Conference. [S.l.: s.n.], 2016: 525-538.
- [11] HUAWEI. 1800V 虚拟交换机[EB/OL]. 2018. <https://carrier.huawei.com/~/media/CNBG/Downloads/Product/Fixed%20Network/b2b/0920/1800-en.pdf>.
- [12] SANDVINE. Hyperscale data plane for next generation telco networks[EB/OL]. 2020. https://www.sandvine.com/hubfs/Sandvine_Redesign_2019/Downloads/2020/Datasheets/Network%20Optimization/Sandvine_DS_ActiveLogic.pdf.
- [13] CENTEC. Hybrid v580 sdn switch[EB/OL]. 2019. <http://www.centecnetworks.com/cn/DownView.asp?ID=2272&SortID=153>.
- [14] 高山渊, 蔡德忠, 赵晓雪, 等. 企业数字化基石-阿里巴巴云计算基础设施实践[M]. 北京市海淀区: 电子工业出版社, 2020.
- [15] BAREFOOT. Second generation of world's fastest p4 programmable ethernet switch asics[EB/OL]. 2020. <https://www.barefootnetworks.com/products/brief-tofino-2/>.
- [16] LU G, GUO C, LI Y, et al. Serverswitch: a programmable and high performance platform for data center networks.[C]//Nsdi: volume 11. [S.l.: s.n.], 2011: 2-2.
- [17] FIRESTONE D, PUTNAM A, MUNDKUR S, et al. Azure accelerated networking: Smartnics in the public cloud[C]//15th {USENIX} Symposium on Networked Systems Design and Implementation ({NSDI} 18). [S.l.: s.n.], 2018: 51-66.

- [18] ZILBERMAN N, AUDZEVICH Y, COVINGTON G A, et al. Netfpga sume: Toward 100 gbps as research commodity[J]. IEEE micro, 2014, 34(5): 32-41.
- [19] XILINX CO. L. [EB/OL]. 2020. <https://www.xilinx.com/about/company-overview.html>.
- [20] XILINX. Smartnics for diverse workloads[EB/OL]. 2020. <https://www.xilinx.com/applications/data-center/network-acceleration.html#smartnics>.
- [21] INTEL. Fpga programmable acceleration card n3000 for networking[EB/OL]. 2020. https://plan.seek.intel.com/psg_WW_psgcom3_LPcs_EN_2019_PACN3000ProductBrief.
- [22] INTEL. 5G 前传边缘网络 FPGA (IP) 方案[EB/OL]. 2020. https://plan.seek.intel.com/5GFrontHaulGatedFormCN_LP?erpm_id=8235613&erpm_id=8235613&elq_cid=6511651.
- [23] XILINX. Stand alone nvme-of acceleration solution[EB/OL]. 2020. https://www.xilinx.com/publications/solution-briefs/partner/nvme-of_solutionbrief.pdf.
- [24] INTEL. SDN/NFV 低延迟 GRE 处理加速器[EB/OL]. 2020. https://www.intel.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/wp/low-latency-gre-processing-accelerator-evaluation-cn.pdf.
- [25] INTEL. 电信解决方案 FPGA PAC N3000 助力在云环境中实现大容量 DDoS 防护[EB/OL]. 2020. <https://www.intel.cn/content/dam/www/programmable/cn/zh/pdfs/literature/solution-sheets/sb-high-capacity-ddos-protection-in-cloud-environments-cn.pdf>.
- [26] INTEL. 英特尔 FPGA 可编程加速卡 N3000 的 IPsec 加速解决方案[EB/OL]. 2020. https://www.intel.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/solution-sheets/sb-accelerating-ipsec-arrive-technology-intel-fpga-pac3000-cn.pdf.
- [27] XILINX. Vivado high-level synthesis accelerates ip creation by enabling c/c++ and system c specifications[EB/OL]. 2020. <https://www.xilinx.com/products/design-tools/vivado/integration/esl-design.html>.
- [28] XILINX. Vivado hls documentation[EB/OL]. 2020. <https://www.xilinx.com/products/design-tools/vivado/integration/esl-design.html#documentation>.
- [29] INTEL. Data plane development kit[EB/OL]. 2020. <https://www.dpdk.org/>.
- [30] VMWARE. Single root i/o virtualization(sr-iov)[EB/OL]. 2019. <https://docs.vmware.com/en/VMware-vSphere/7.0/com.vmware.vsphere.networking.doc/GUID-CC021803-30EA-444D-BCBE-618E0D836B9F.html>.
- [31] MELLANOX. Remote direct memory access(rdma)[EB/OL]. 2019. <https://community.mellanox.com/s/global-search/rdma>.
- [32] MELLANOX. Rdma over converged ethernet(roce)[EB/OL]. 2020. <https://docs.mellanox.com/page/viewpage.action?pageId=19811943>.
- [33] MICROSOFT. Information about the tcp chimney offload, receive side scaling, and network direct memory access features[EB/OL]. 2008. <https://support.microsoft.com/en-us/help/951037/information-about-the-tcp-chimney-offload-receive-side-scaling-and-net>.
- [34] XILINX. Alveo u250 data center accelerator card[EB/OL]. 2020. <https://www.xilinx.com/products/boards-and-kits/alveo/u250.html>.
- [35] NETFPGA. A line-rate, flexible, and open platform for research, and classroom experimentation.[EB/OL]. 2020. <https://netfpga.org/site/#/about/>.
- [36] 中国工业信息化部. 2012 年使用 4M 宽带的用户将过半[EB/OL]. 2011. http://www.gov.cn/jrzq/2012-04/01/content_2104826.htm.
- [37] MCKEOWN N. A fast switched backplane for a gigabit switched router[J]. Business Communications Review, 1997, 27(12): 1-30.

-
- [38] KATEVENIS M, PASSAS G, SIMOS D, et al. Variable packet size buffered crossbar (cicq) switches [C]//2004 IEEE International Conference on Communications (IEEE Cat. No. 04CH37577): volume 2. [S.l.]: IEEE, 2004: 1090-1096.
 - [39] AYBAY G. Method and apparatus for forwarding variable-length packets between channel-specific packet processors and a crossbar of a multiport switch[M]. [S.l.]: Google Patents, 2000.
 - [40] NACHIONDO T, FLICH J, DUATO J. Buffer management strategies to reduce hol blocking[J]. IEEE transactions on parallel and distributed systems, 2009, 21(6): 739-753.
 - [41] CISCO. Cisco 12000 series routers[EB/OL]. 2006. <https://www.cisco.com/c/en/us/products/routers/12000-series-routers/index.html>.
 - [42] YOSHIGOE K, CHRISTENSEN K J. A parallel-polled virtual output queued switch with a buffered crossbar[C]//2001 IEEE Workshop on High Performance Switching and Routing (IEEE Cat. No. 01TH8552). [S.l.]: IEEE, 2001: 271-275.
 - [43] HEITNER M L, SONG J J, VIANNA R. Folded clos architecture switching[M]. [S.l.]: Google Patents, 2004.
 - [44] BROADCOM. Tomahawk 4 industry's highest bandwidth ethernet switch chip at 25.6tbps[EB/OL]. 2019. <https://www.globenewswire.com/news-release/2019/12/09/1958047/0/en/Broadcom-Ships-Tomahawk-4-Industry-s-Highest-Bandwidth-Ethernet-Switch-Chip-at-25-6-Terabits-per-Second.html>.
 - [45] CASADO M, FREEDMAN M J, PETTIT J, et al. Ethane: Taking control of the enterprise[J]. ACM SIGCOMM computer communication review, 2007, 37(4): 1-12.
 - [46] AL-FARES M, RADHAKRISHNAN S, RAGHAVAN B, et al. Hedera: dynamic flow scheduling for data center networks.[C]//Nsdi: volume 10. [S.l.: s.n.], 2010: 89-92.
 - [47] HELLER B, SEETHARAMAN S, MAHADEVAN P, et al. ElasticTree: Saving energy in data center networks.[C]//Nsdi: volume 10. [S.l.: s.n.], 2010: 249-264.
 - [48] ONF/TS-022. Optical transport protocol extensions[EB/OL]. 2015. https://3vf60mmveq1g8vzn48q2o71a-wpengine.netdna-ssl.com/wp-content/uploads/2014/10/Optical_Transport_Protocol_Extensions_V1.0.pdf.
 - [49] JAIN S, KUMAR A, MANDAL S, et al. B4: Experience with a globally-deployed software defined wan[J]. ACM SIGCOMM Computer Communication Review, 2013, 43(4): 3-14.
 - [50] ARYAKA. Managed sd-wan for digital transformation[EB/OL]. 2017. <https://www.aryaka.com/aryaka-sd-wan-solutions-for-manufacturing/>.
 - [51] ONF/TS-029. Mpls-tp openflow protocol extensions for sptn[EB/OL]. 2017. <https://3vf60mmveq1g8vzn48q2o71a-wpengine.netdna-ssl.com/wp-content/uploads/2017/07/MPLS-TP-OpenFlow-Protocol-Extensions-for-SPTN-1-0.pdf>.
 - [52] DE CARLI L, PAN Y, KUMAR A, et al. Plug: flexible lookup modules for rapid deployment of new protocols in high-speed routers[C]//Proceedings of the ACM SIGCOMM 2009 conference on Data communication. [S.l.: s.n.], 2009: 207-218.
 - [53] ANWER M B, MOTIWALA M, TARIQ M B, et al. Switchblade: a platform for rapid deployment of network protocols on programmable hardware[C]//Proceedings of the ACM SIGCOMM 2010 conference. [S.l.: s.n.], 2010: 183-194.
 - [54] INTEL. Intel ethernet switch fm6000 series[EB/OL]. 2013. <https://www.intel.com/content/dam/www/public/us/en/documents/product-briefs/ethernet-switch-fm6000-series-brief.pdf>.
 - [55] BAREFOOT. The world's fastest p4 programmable ethernet switch asics[EB/OL]. 2017. <https://barefootnetworks.com/products/brief-tofino/>.

- [56] NAOUS J, ERICKSON D, COVINGTON G A, et al. Implementing an openflow switch on the netfpga platform[C]//Proceedings of the 4th ACM/IEEE Symposium on Architectures for Networking and Communications Systems. [S.l.: s.n.], 2008: 1-9.
- [57] YABE T. Openflow implementation on netfpga-10g design document[M]. [S.l.]: Stanford University, 2011.
- [58] HAN J H, MUNDKUR P, ROTROS C, et al. Blueswitch: Enabling provably consistent configuration of network switches[C]//2015 ACM/IEEE Symposium on Architectures for Networking and Communications Systems (ANCS). [S.l.]: IEEE, 2015: 17-27.
- [59] LI B, TAN K, LUO L, et al. Clicknp: Highly flexible and high performance network processing with reconfigurable hardware[C]//Proceedings of the 2016 ACM SIGCOMM Conference. [S.l.: s.n.], 2016: 1-14.
- [60] WANG H, SOULÉ R, DANG H T, et al. P4fpga: A rapid prototyping framework for p4[C]// Proceedings of the Symposium on SDN Research. [S.l.: s.n.], 2017: 122-135.
- [61] XILINX. Packet processor smartcore[EB/OL]. 2017. <https://www.xilinx.com/support/documentation/navigation/development-tools/software-development/sdnet.html>.
- [62] FIRESTONE D, PUTNAM A, MUNDKUR S, et al. Azure accelerated networking: Smartnics in the public cloud[C]//15th {USENIX} Symposium on Networked Systems Design and Implementation ({NSDI} 18). [S.l.: s.n.], 2018: 51-66.
- [63] INTEL. Ixp4xx product line of network processors[EB/OL]. 2010. <https://www.intel.com/content/dam/www/public/us/en/documents/specification-updates/ixp4xx-product-line-network-processors-spec-update.pdf>.
- [64] OPENSWITCH. Cavium-xpliant® family of programmable ethernet switches[EB/OL]. 2010. <https://www.openswitch.net/cavium/>.
- [65] NETRONOME. Agilio cx 2x40gbe intelligent server adapter[EB/OL]. 2016. <http://colfaxdirect.com/store/pc/catalog/Agilio-CX-2x40GbE.pdf>.
- [66] PAGIANTZIS K, SHEIKHOLESLAMI A. Content-addressable memory (cam) circuits and architectures: A tutorial and survey[J]. IEEE journal of solid-state circuits, 2006, 41(3): 712-727.
- [67] FELDMAN A, MUTHUKRISHNAN S. Tradeoffs for packet classification[C]//Proceedings IEEE INFOCOM 2000. Conference on computer communications. Nineteenth annual joint conference of the IEEE computer and communications societies (Cat. No. 00CH37064): volume 3. [S.l.]: IEEE, 2000: 1193-1202.
- [68] KOGAN K, NIKOLENKO S, ROTTENSTREICH O, et al. Sax-pac (scalable and expressive packet classification)[C]//Proceedings of the 2014 ACM conference on SIGCOMM. [S.l.: s.n.], 2014: 15-26.
- [69] SRINIVASAN V, SURI S, VARGHESE G. Packet classification using tuple space search[C]// Proceedings of the conference on Applications, technologies, architectures, and protocols for computer communication. [S.l.: s.n.], 1999: 135-146.
- [70] GREENHALGH A, HUICI F, HOERDT M, et al. Flow processing and the rise of commodity network hardware[J]. ACM SIGCOMM Computer Communication Review, 2009, 39(2): 20-26.
- [71] FLOWFORWARDING. Link is not closed[EB/OL]. 2013. <https://flowforwarding.github.io/LINC-Switch/>.
- [72] FLOODLIGHT. Open source project to support openflow on a range of physical and now virtual switch platforms[EB/OL]. 2013. <https://github.com/floodlight/indigo>.
- [73] IN BRAZIL E I C. Basic openflow software switch[EB/OL]. 2013. <https://cpqd.github.io/ofsoftswitch13/>.

-
- [74] SNABB. Snabb switch:a simple and fast packet networking toolkit[EB/OL]. 2015. <https://github.com/snabbco/snabb>.
 - [75] PFAFF B, PETTIT J, KOPONEN T, et al. The design and implementation of open vswitch[C]//12th {USENIX} Symposium on Networked Systems Design and Implementation ({NSDI} 15). [S.l.: s.n.], 2015: 117-130.
 - [76] MOLNÁR L, PONGRÁCZ G, ENYEDI G, et al. Dataplane specialization for high-performance openflow software switching[C]//Proceedings of the 2016 ACM SIGCOMM Conference. [S.l.: s.n.], 2016: 539-552.
 - [77] PANDA A, HAN S, JANG K, et al. Netbricks: Taking the v out of {NFV}[C]//12th {USENIX} Symposium on Operating Systems Design and Implementation ({OSDI} 16). [S.l.: s.n.], 2016: 203-216.
 - [78] CONSORTIUM P L, et al. Behavioral model (bmv2)[J]. URL: <https://github.com/p4lang/behavioral-model> [cited 2020-01-21], 2018.
 - [79] AZURE M. Open source network operating system[EB/OL]. 2016. <https://azure.github.io/SONiC/>.
 - [80] DALTON M, SCHULTZ D, ADRIAENS J, et al. Andromeda: Performance, isolation, and velocity at scale in cloud network virtualization[C]//15th {USENIX} Symposium on Networked Systems Design and Implementation ({NSDI} 18). [S.l.: s.n.], 2018: 373-387.
 - [81] SHINDE P, KAUFMANN A, ROSCOE T, et al. We need to talk about nics[C]//Presented as part of the 14th Workshop on Hot Topics in Operating Systems. [S.l.: s.n.], 2013.
 - [82] COSTA P, DONNELLY A, ROWSTRON A, et al. Camoop: Exploiting in-network aggregation for big data applications[C]//Presented as part of the 9th {USENIX} Symposium on Networked Systems Design and Implementation ({NSDI} 12). [S.l.: s.n.], 2012: 29-42.
 - [83] SAPIO A, ABDELAZIZ I, ALDILAIJAN A, et al. In-network computation is a dumb idea whose time has come[C]//Proceedings of the 16th ACM Workshop on Hot Topics in Networks. [S.l.: s.n.], 2017: 150-156.
 - [84] MAI L, RUPPRECHT L, ALIM A, et al. Netagg: Using middleboxes for application-specific on-path aggregation in data centres[C]//Proceedings of the 10th ACM International on Conference on emerging Networking Experiments and Technologies. [S.l.: s.n.], 2014: 249-262.
 - [85] GRAHAM R L, BUREDDY D, LUI P, et al. Scalable hierarchical aggregation protocol (sharp): a hardware architecture for efficient data reduction[C]//2016 First International Workshop on Communication Optimizations in HPC (COMHPC). [S.l.]: IEEE, 2016: 1-10.
 - [86] LIU M, LUO L, NELSON J, et al. Incbricks: Toward in-network computation with an in-network cache[C]//Proceedings of the Twenty-Second International Conference on Architectural Support for Programming Languages and Operating Systems. [S.l.: s.n.], 2017: 795-809.
 - [87] SANVITO D, SIRACUSANO G, BIFULCO R. Can the network be the ai accelerator?[C]//Proceedings of the 2018 Morning Workshop on In-Network Computing. [S.l.: s.n.], 2018: 20-25.
 - [88] SIRACUSANO G, BIFULCO R. In-network neural networks[EB/OL]. 2018. <https://arxiv.org/pdf/1801.05731.pdf>.
 - [89] JOUPPI N P, YOUNG C. In-datacenter performance analysis of a tensor processing unit[EB/OL]. 2017. <https://arxiv.org/ftp/arxiv/papers/1704/1704.04760.pdf>.
 - [90] MIAO R, ZENG H, KIM C, et al. Silkroad: Making stateful layer-4 load balancing fast and cheap using switching asics[C]//Proceedings of the Conference of the ACM Special Interest Group on Data Communication. [S.l.: s.n.], 2017: 15-28.

- [91] LAPOLLI Â C, MARQUES J A, GASPARY L P. Offloading real-time ddos attack detection to programmable data planes[C]//2019 IFIP/IEEE Symposium on Integrated Network and Service Management (IM). [S.l.]: IEEE, 2019: 19-27.
- [92] YANG T, JIANG J, LIU P, et al. Elastic sketch: Adaptive and fast network-wide measurements[C]// Proceedings of the 2018 Conference of the ACM Special Interest Group on Data Communication. [S.l.: s.n.], 2018: 561-575.
- [93] KIM C, SIVARAMAN A, KATTA N, et al. In-band network telemetry via programmable dataplanes [C]//ACM SIGCOMM. [S.l.: s.n.], 2015.
- [94] JIN X, LI X, ZHANG H, et al. Netcache: Balancing key-value stores with fast in-network caching [C]//Proceedings of the 26th Symposium on Operating Systems Principles. [S.l.: s.n.], 2017: 121-136.
- [95] SCIENCE N C. Rmt and p4 notes[EB/OL]. 2018. https://cs.nyu.edu/~anirudh/CSCI-GA.2620-001/lectures/lec8_rmt_p4.txt.
- [96] TOONK A. Linux kernel and measuring network throughput.[EB/OL]. 2020. <https://medium.com/d-evops-dukes/linux-kernel-and-measuring-network-throughput-547c3b68c4d2>.
- [97] BERNAT V. Performance progression of ipv4 route lookup on linux[EB/OL]. 2017. <https://vincent.bernat.ch/en/blog/2017-performance-progression-ipv4-route-lookup-linux>.
- [98] KANNAN K, BANERJEE S. Compact tcam: Flow entry compaction in tcam for power aware sdn [C]//International conference on distributed computing and networking. [S.l.]: Springer, 2013: 439-444.
- [99] 周亚东, 陈凯悦, 冷俊园, 等. 软件定义网络流表溢出脆弱性分析及防御方法[J]. 西安交通大学学报, 2017(10): 53-58.
- [100] 郑鹏, 胡成臣, 李昊. 基于流量特征的 OpenFlow 南向接口开销优化技术[J]. 计算机研究与发展, 2018, 55(2): 346-357.
- [101] HU C, LIU B, ZHAO H, et al. Discount counting for fast flow statistics on flow size and flow volume [J]. IEEE/ACM Transactions on Networking, 2013, 22(3): 970-981.
- [102] XILINX. Alveo u200 and u250 data center accelerator cards data sheet[EB/OL]. 2020. https://www.xilinx.com/support/documentation/data_sheets/ds962-u200-u250.pdf.
- [103] XILINX. Multiplier v12.0[EB/OL]. 2015. https://www.xilinx.com/support/documentation/ip_documentation/mult_gen/v12_0/pg108-mult-gen.pdf.
- [104] 杨骥. 细粒度可控可测可管的软件定义网络数据平面研究[D]. 中国, 陕西, 西安: 西安交通大学, 2017.
- [105] HANDLEY M, RAICIU C, AGACHE A, et al. Re-architecting datacenter networks and stacks for low latency and high performance[C]//Proceedings of the Conference of the ACM Special Interest Group on Data Communication. [S.l.: s.n.], 2017: 29-42.
- [106] XILINX. Understanding performance of pci express systems[EB/OL]. 2014. https://www.xilinx.com/support/documentation/white_papers/wp350.pdf.
- [107] ZHENG K, HU C, LU H, et al. A tcam-based distributed parallel ip lookup scheme and performance analysis[J]. IEEE/ACM Transactions on networking, 2006, 14(4): 863-875.
- [108] LEE Z. GB/T 7714-2015 参考文献 BiBTeX 样式[EB/OL]. 2016. https://github.com/zepinglee/gbt_7714-bibtex-style.
- [109] VETTERLI M, KOVACEVIC J, GOYAL V K. Foundations of signal processing[M]. Cambridge: Cambridge University Press, 2014.

附录 A 公式定理证明

附录编号依次编为附录 A, 附录 B。附录标题各按一级标题编排。附录中的图、表、公式另行编排序号, 编号前加“附录 A-”字样。这部分内容非强制性要求, 如果论文中没有附录, 可以省略。

排版数学定理等环境时最好给环境添加结束符, 以明确定理等内容的起止标志, 方便阅读。官方模板未对这些内容进行规范, 本模板中定义的结束符采用 \diamond , 例子的结束符采用 \blacklozenge , 定理的结束符采用 \square , 证明的结束符采用 \blacksquare 。

定义 A.1 (向量空间): 设 X 是一个非空集合, \mathbb{F} 是一个数域 (实数域 \mathbb{R} 或者复数域 \mathbb{C})。如果在 X 上定义了加法和数乘两种运算, 并且满足以下 8 条性质:

1. 加法交换律, $\forall x, y \in X, x + y = y + x \in X$;
2. 加法结合律, $\forall x, y, z \in X, (x + y) + z = x + (y + z)$;
3. 加法的零元, $\exists 0 \in X$, 使得 $\forall x \in X, 0 + x = x$;
4. 加法的负元, $\forall x \in X, \exists -x \in X$, 使得 $x + (-x) = x - x = 0$ 。
5. 数乘结合律, $\forall \alpha, \beta \in \mathbb{F}, \forall x \in X, (\alpha\beta)x = \alpha(\beta x) \in X$;
6. 数乘分配律, $\forall \alpha \in \mathbb{F}, \forall x, y \in X, \alpha(x + y) = \alpha x + \alpha y$;
7. 数乘分配律, $\forall \alpha, \beta \in \mathbb{F}, \forall x \in X, (\alpha + \beta)x = \alpha x + \beta x$;
8. 数乘的幺元, $\exists 1 \in \mathbb{F}$, 使得 $\forall x \in X, 1x = x$,

那么称 X 是数域 \mathbb{F} 上的一个向量空间 (linear space)。

例 A.1 (矩阵空间): 所有 $m \times n$ 的矩阵在普通矩阵加法和矩阵数乘运算下构成一个向量空间 $\mathbb{C}^{m \times n}$ 。如果定义内积如下:

$$\langle A, B \rangle = \text{tr}(B^H Q A) = \sum_{i=1}^n b_i^H Q a_i \quad (\text{A-1})$$

其中 a_i 和 b_i 分别是 A 和 B 的第 i 列, 而 Q 是 Hermite 正定矩阵, 那么 $\mathbb{C}^{m \times n}$ 构成一个 Hilbert 空间。 \blacklozenge

定理 A.1 (Riesz 表示定理): 设 H 是 Hilbert 空间, H^* 是 H 的对偶空间, 那么对 $\forall f \in H^*$, 存在唯一的 $x_f \in H$, 使得

$$f(x) = \langle x, x_f \rangle, \quad \forall x \in H \quad (\text{A-2})$$

并且满足 $\|f\| = \|x_f\|$ 。 \square

证明: 先证存在性, 再证唯一性, 最后正 $\|f\| = \|x_f\|$ 。 \blacksquare

附录 B 算法与代码

对于数学、计算机和电子信息专业，算法和代码也是经常用到的排版技巧。

B.1 算法

算法描述使用 algorithm2e 宏包，效果如算法 B-1 所示。

```

Input:  $\mathbf{x}(k)$ ,  $\mu$ ,  $\mathbf{w}(0)$ 
Output:  $y(k)$ ,  $\varepsilon(k)$ 

1 for  $k = 0, 1, \dots$  do
2    $y(k) = \mathbf{w}^H(k)\mathbf{x}(k)$                                 // output signal
3    $\varepsilon(k) = d(k) - y(k)$                                 // error signal
4    $\mathbf{w}(k+1) = \mathbf{w}(k) + \mu\varepsilon^*(k)\mathbf{x}(k)$     // weight vector update

```

算法 B-1 LMS 算法详细描述

B.2 代码

源代码使用 listings 宏包，LMS 算法的 Verilog 模块端口声明如代码 B-1 所示。

代码 B-1 空时 LMS 算法 Verilog 模块端口声明

```

1 module stap_lms
2 #(
3   parameter M          = 4,      // number of antennas
4           L          = 5,      // length of FIR filter
5           W_IN        = 18,     // wordlength of input data
6           W_OUT       = 18,     // wordlength of output data
7           W_COEF      = 20      // wordlength of weights
8 )
9   output signed [W_OUT-1:0] y_i,    // in-phase component of STAP output
10  output signed [W_OUT-1:0] y_q,    // quadrature component of STAP output
11  output          vout,      // data valid flag of output (high)
12  input   [M*W_IN-1:0] u_i,    // in-phase component of M antennas
13  input   [M*W_IN-1:0] u_q,    // quadrature component of M antennas
14  input          vin,      // data valid flag for input (high)
15  input          clk,      // clock signal
16  input          rst,      // reset signal (high)
17 );

```

攻读学位期间取得的研究成果

研究成果包括以下内容：

1. 已发表或已录用的学术论文、已出版的专著/译著、已获授权的专利按参考文献格式列出。
2. 科研获奖，列出格式为：获奖人(排名情况). 项目名称. 奖项名称及等级, 发奖机构, 获奖时间.
3. 与学位论文相关的其它成果参照参考文献格式列出。
4. 全部研究成果连续编号编排。

用于盲审的论文，只列出已发表学术论文的题目和刊物名称，可以备注自己为第几作者，及期刊影响因子。

声明

学位论文独创性声明 (1)

本人声明：所呈交的学位论文系在导师指导下本人独立完成的研究成果。文中依法引用他人的成果，均已做出明确标注或得到许可。论文内容未包含法律意义上已属于他人的任何形式的研究成果，也不包含本人已用于其他学位申请的论文或成果。

本人如违反上述声明，愿意承担以下责任和后果：

1. 交回学校授予的学位证书；
2. 学校可在相关媒体上对作者本人的行为进行通报；
3. 本人按照学校规定的方式，对因不当取得学位给学校造成的名誉损害，进行公开道歉；
4. 本人负责因论文成果不实产生的法律纠纷。

论文作者(签名): _____ 日期: _____ 年 _____ 月 _____ 日

学位论文独创性声明 (2)

本人声明：研究生_____ 所提交的本篇学位论文已经本人审阅，确系在本人指导下由该生独立完成的研究成果。

本人如违反上述声明，愿意承担以下责任和后果：

1. 学校可在相关媒体上对本人的失察行为进行通报；
2. 本人按照学校规定的方式，对因失察给学校造成的名誉损害，进行公开道歉；
3. 本人接受学校按照有关规定做出的任何处理。

指导教师(签名): _____ 日期: _____ 年 _____ 月 _____ 日

学位论文知识产权权属声明

我们声明，我们提交的学位论文及相关的职务作品，知识产权归属学校。学校享有以任何方式发表、复制、公开阅览、借阅以及申请专利等权利。学位论文作者离校后，或学位论文导师因故离校后，发表或使用学位论文或与该论文直接相关的学术论文或成果时，署名单位仍然为西安交通大学。

论文作者(签名): _____ 日期: _____ 年 _____ 月 _____ 日

指导教师(签名): _____ 日期: _____ 年 _____ 月 _____ 日

(本声明的版权归西安交通大学所有，未经许可，任何单位及任何个人不得擅自使用)