
机器字长是指参与运算的基本位数,即CPU在同一时间内能进行一次处理的二进制数的位数




数据的表示与运算

(-)

数制与编码

进位计数制及其相互转化:十进制、二进制、八进制和十六进制的相互转



校验原理 0, 2

2 补0后的信息位与多项式进行模2除法

将余数替换掉信息位后面的0

接收方收到数据与多项式进行模2除 法、余数为0,没有出错,余数不为 0,将所得余数对应的信息位取反

CRC循环冗余校验码

字扩展:将芯片的地址、数据、读写 控制线相应并联、片选译码选择相应的片/片组。增加存储单元个数

字扩展位:既增加了存储单元个数, 又增加存储字长

主存与CPU的连接

关注抓码计算机考研公众号 +群851694052领更多资料

扩展

NAND闪存: NAND型闪存以块为单位进行擦除操作

整片区域执行擦除操作

编程操作: 1变0

擦除操作: 0变1

读取操作

分类

操作

闪存

关注抓码计算机考研公众号+群851694052领更多资料

关注抓码计算机考研公众号 +群851694052领更多资料

引入目的:解决CPU与主存速度不匹

配的矛盾

直接映射:主存数据块只能装入到 Cache中唯一的位置

映射方式

全相联映射:可以把主存数据块装入 Cache中的任何位置

组相联映射:将Cache分为若干组、 组间直接映射、组内全相联映射

先进先出(FIFO)算法:选择最早调入的块进行替换

替换算法

2 近期最少使用 (LRU) 算法:选择近期内长久未访问的块进行替换

る 最不经常使用:将一段时间内被访问 次数最少的存储行换出

随机算法:随机确定被替换Cache块

直写法(写直达法):写操作时只把数据同时写入主存和Cache

写回法:写操作时只把数据写入 ② Cache,而不写回主存,只有当 Cache数据被换出时才写回主存

写策略

写分配:写不命中时将所写的块读入

Cache

非写分配:写不命中时只写入主存, 不调入Cache

存储系统 (三)

高速缓冲存储器Cache

关注抓码计算机考研公众号 +群851694052领更多资料 关注抓码计算机考研公众号 +群851694052领更多资料

关注抓码计算机考研公众号 +群851694052领更多资料 引入目的:解决主存不足的问题

	① 页式存储器 	以页为基本单位。主存空间和虚拟空 间都划为为若干大小相等的页。				
	② 段式存储器	以段为基本单位。讲主存按段分配, 各段的长度因程序而异。				
基本分类	② 段页式存储器	讲程序按照其逻辑结构划分段,每段 再划分为若干页;主存空间也划分为 若干同样大小的页。段式和页式存储 的结合。但是要经过两级查表才能完 成地址转换,比较费时				
	᠍ 快表 (TLB)	讲当前最常用的信息放在一个小容器的高速存储器中,构成快表。快表扮演的角色是作为页表的Cache,对快表的查找和管理全部用硬件来实现。				
	① 页表机制:通过	查表获取相关信息				
	中断机制:要访问页不在内存时产生 缺页中断					
组成部分	3 地址变换机构:把逻辑地址变换成物 理地址					
	4 内存和外存:需要 外存的支持	要一定容量的内存和				
	● OPT:选择以后	不再用的页				
	② FIFO:选择最先装入的页面					
置换算法	3 LRU:选择最近最少使用的页					
	4 CLOCK:选择最近未使用的页					
	5 改进型CLOCK:考虑页面修改问题					
地址翻译: TBL→页表 (TBL不命 中) →Cache→主存→CPU						

存储系统(四)

虚拟存储器

关注抓码计算机考研公众号

关注抓码计算机考研公众号

关注抓码计算机考研公众号

汇编程序(as)对汇编语言源程序进行汇编,生成一个可重定位目标文件,以o为扩展名。它是一种二进制文件,因为其中的代码已经是机器指令,数据以及其他信息也都是二进制表示的,所以它是不可读的,即打开显示出来的是乱码。

链接程序(ld)将多个可重定位目标文件和标准库函数合并成为一个可执行目标文件,可执 行目标文件简称为可执行。

编译器、汇编器和链接器

关注抓码计算机考研公众号 +群851694052领更多资料

+右手851094	1052领史多	负 科			+群851694052领更多资料
		指令持		完成指令,分析指令,和执行指令的 操作,即程序的顺序控制	
		操	作控制	取到指令后,应该产生完成每条指令 所需要的控制命令	
		功能	时间控制		控制命令产生后,需要对各种控制命令加以时间上的控制
			数数	据加工	在执行过程中,对数据进行算术运算 和逻辑运算
CPU的基本结构和功能			中	断处理	对计算机运行过程中出现的异常情况和特殊请求进行处理
			,	运算器 	是对信息进行处理和运算的部件。它的功能是完成算数运算和逻辑运算,并将运算的中间结果暂存在运算器中
		基本结	构	控制器	是整个计算机的指挥中心。它的功能是控制、指挥程序和数据的输入、运行以及处理运算结果
	取指	司期		限据PC中的内容从指定地址读出指令 比码并放在IR中	
	指令周期	间址	司期		双操作数的有效地址(并不是所有指 分的执行过程中都会有间址周期)
		执行	执行周期		限据指令字的操作码和操作数执行相 区的操作
		中断	中断周期		上理中断请求
指令执行过程		単指			对所有的指令都选用相同的执行时间 来完成
		多指金			对不同类的指令选用不同的执行步骤 来完成
		指令流		戋 —	指令之间可以并执行的方案
		(CPUp	內部总线	将所有寄存器的输入端和输出端都连 接到一条或多条公共的通路上,将多 个部件共享,可以存在一条或多条
数据通路的功能和基本结构			专用数据通路总线		根据指令执行过程的数据和地址的流 总线 动安排连接的线路

关注抓码计算机考研公众号 +群851694052领更多资料

中央处理器 (一)

关注抓码计算机考研公众号 +群851694052领更多资料 关注抓码计算机考研公众号 +群851694052领更多资料 由复杂的组合逻辑门电路和一些触发 硬布线控制器 器构成,由硬件给出控制信号 把每条机器指令设计成一个微程序, 概念 由微指令给出控制信号

组成

编码方式

中央处理器(二)

控制器的功能和工作原理

微程序控制器

微指令的操作控制字段中每一位代表 一个微命令

● 控制存储器 (核心部件)

2 微指令寄存器

6 微地址寄存器

○ 微指令形成部件

● 直接编码

段,把互斥的微指令放在一个字段中 编码,把相容性微命令放在不同字段 字段直接编码 中编码

一个字段的某些微命令需要另外一个字段间接编码 字段的某些微命令来解释

把直接编码和字段编码(直接或间 ④ 混合编码 接)混合使用

操作控制字段 各位操作控制信号的集合

顺序控制字段 包括判断测试字段和后继微地址字段

断定方式:直接由微指令的下地址形成后继地址

地址形成

格式

根据指令的操作码形成,指令的操作码结果微地址形成部件形成

关注抓码计算机考研公众号 +群851694052领更多资料

关注抓码计算机考研公众号 +群851694052领更多资料

故障中断是由硬连线出现异常引起 的,如存储器校验错误、总线错误等

异常是由CPU内部产生的意外事件, 分为硬故障中断和程序性异常

程序性异常中断也称软件中断,指在 CPU内部执行指令而引起的异常事件

● 故障

在引起故障的指令启动后、执行结束 前被检测到的异常事件。例如,指令 译码时,出现"非法操作码"

自陷也称陷阱或者陷入,它是预先安 排的一种"异常"事件。通常是事先 在程序中用一条特殊指令或设定特殊 控制标志来人为设定陷阱,当执行道 被设置的陷阱的指令时,CPU在执行 完自陷指令后,自动根据不同的陷阱 类型进行相应的处理,然后返回道自 陷指令的下一条指令执行。

异常的分类

2 自陷

注意: 当自陷指令是转移指令时,并 不是返回到下一条执行指令,而是返 回到转移目标指令执行

故障异常和自陷异常属于程序性异常 (软件中断)

在执行指令的过程中发生了使计算机 无法继续执行的硬件故障,如控制器 出错等,程序将无法执行,只能终 止,此时调出中断服务程序来重启系 统。

❸ 终止

终止异常和外中断属于硬件中断

指通过可屏蔽中断请求线INTR向CPU 发出的中断请求。CPU 可以通过在中 断控制器中设置相应的屏蔽字来屏蔽 它或不屏蔽它,被屏蔽的中断请求将

● 可屏蔽中断

2 不可屏蔽中断

不被送到CPU。

中断的分类

指通过专门的不可屏蔽中断请求线 NMI向CPU发出的中断请求,通常是 非常紧急的硬件故障,如电源掉电 等。这类中断请求信号不可被屏蔽, 以让CPU快速处理这类紧急事件。

缺页或溢出等异常事件是由特定指令 在执行过程中产生的,而中断不和任 何指令关联,也不阻止任何指令的完

中断和异常的两个重要不同点

异常的检测由CPU自身完成,不必通 过外部的信号通知CPU。对于中断, CPU必须通过中断请求获取中断源的 信息,才能知道哪种设备发生了何种 中断

中央处理器 (三)

异常和中断机制

一条指令,按指令流规定的顺序串行执行指令流中的若干条指令。

SIMD是指一个指令流同时对多个数据流进行处理,一般称为数据级并行技术。这种结构的计算机通常由一个指令控制部件、多个处理单元组成。

MISD是指同时执行多条指令,处理同一个数据,实际上不存在这样的计算机。

MMD 是指同时执行多条指令分别处理多个不同的数据,MIMD 分为多计

计算机通常仅包含一个处理器和一个 存储器,处理器在一段时间内仅执行

算机系统和多处理器系统

多处理器基本概念

概念: 把一个重复的过程分解为若干子过程,每个子过程与其他子过程并行执行

多指令流多数据流(MIMD)结构

部件功能级流水:将复杂的算术和逻辑运算组成流水线工作方式 按使用级别分 指令级流水:则将对指令的整个执行过程分成多个子过程 处理机级流水:由两个或多个处理机通过存储器串行连接起来,每 个处理机对同一数据流的不同部分分别进行处理 单功能流水:只能实现一种固定的功能。 按完成功能分 多功能流水:可有多种连接方式来实现多种功能。 分类 动态流水:则允许在同一时间内将不同的功能段连接成不同的 功能 子集(前提是功能部件的使用不发生冲突),以完成不同的功能 按连接方式分 静态流水:在同一时间内只能以一种方式工作。它可以是单功能 的, 也可以是多功能的 线性级流水: 从输入到输出, 每个功能段只允许经过一次, 不存 在反馈回路,一般的流水线均属于这一类 按有无反馈信号分 非线性级流水:除有串行连接通路外,还有反馈回路,在流水过 程中,某些功能段要反复多次使用 又称资源冲突, 由多条指令同一时刻 结构相关 争用同一资源而形成的冲突 又称资源冒险,必须等到前一条指令 执行完成后才能执行后一条指令的情 数据相关 影响因素 又称控制冒险,遇到转移指令和改变 PC情况而形成的断流 控制相关 指定的单位时间指令流水的完成任务 吞吐率 完成同样一批任务,顺序执行时间与 性能指标 加速比 流水线执行时间之比 效率 流水线中各功能的利用率

指令流水线

概念: 在指令流水线中, 会遇到使得 流水线无法正确执行后续指令而引起 的流水线阻塞或停顿,这种现象称为 流水线冒险 由于多条指令在同一时刻竞争同一资 源而形成的冲突, 称为资源冲突, 也 是由于硬件资源竞争造成的冲突 前一指令访存时,使后一条相关指令 (以及其后续指令) 暂停一个时钟周 结构冒险 (资源冒险) 单独设置数据存储器和指令存储器, 使取数和取指令操作各自在不同的存 解决方法 储器中进行。事实上,现代计算机都 引入了Cache 机制,而LI Cache 通常 采用数据Cache和指令Cache分离的 方式,因而也就避免了资源冲突的发 结构冒险、数据冒险和控制冒险的处 生。 在一个程序中,下一条指令会用到当 前指令计算出的结果, 此时这两条指 令发生数据冲突。当多条指令重叠处 写后读相关 理时就会发生冲突,数据冒险可分为 数据冒险(数据冲突) 读后写相关 三类 写后写相关 指令通常是顺序执行的, 但是在遇到 改变指令执行顺序的情况, 例如执行 转移、调用或返回等指令时, 会改变 PC值,会造成断流,从而引起控制冒 险。 对转移指令进行分支预测 控制冒险 (控制冲突) 预取转移成功和不成功的两个控制流 解决的方法 方向上的目标指令 加快提前形成条件码 提高转移方向的猜准率

+群851694052领更多资料

中央处理器(四)

同时并发多条独立指令

件使用多次

超长指令字技术


多发技术

超标量技术: 在每个时钟周期内可以

超流水线技术:在一个时钟周期内再分段,在一个时钟周期内一个功能部

由编译程序挖掘出指令间潜在的并行性,将多条能并行操作的指令组合成一条具有多个操作码字段的超长指令

概念: 总线是连接多个部件的信息传输线, 具有各部共享的传输介质



传送过程

数据传送

DMA后处理

占有总线传输数据,数据传输完全由DMA控制

CPU执行中断服务程序做结束DMA处理