QAOA 回路の最適化

Apr 23, 2026

Kifumi Numata
IBM Quantum
kifumi@jp.ibm.com

© 2026 International Business Machines Corporation

QAOA回路の最適化

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。





QAOA回路の最適化

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。

頂点数4のグラフ
プログラムグラフ



コストハミルトニアンから作成した
レイヤー



実際の量子デバイスの
カップリングマップ



SWAP ゲートを挿入することで、限られた量子ビット接続を克服します。
ただし、SWAPゲートを追加するとノイズが増加するため、その数を最小化することが望ましいです。



プログラム回路をハードウェア実行可能回路にマッピング



回路最適化なしの場合



回路最適化ありの場合



適切な初期マッピングと SWAP ゲート挿入を行う必要があります。

QAOA回路の最適化の手法

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。

手順

1. SWAPストラテジーによる回路のルーティング
2. SAT による初期レイアウトの決定
3. その他のハードウェア特性を考慮

QAOA回路の最適化の手法

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。

手順

1. SWAPストラテジーによる回路のルーティング
2. SAT による初期レイアウトの決定
3. その他のハードウェア特性を考慮

回路のルーティング

回路のルーティングとは、論理的な量子ビットの操作を、実際の量子デバイスの接続制約に合わせて並べ替えることです。

- ミキサー演算子 $e^{-i\beta H_M}$は1量子ビットゲートのため、通常、ルーティングは問題になりません。

- コスト演算子$e^{-i\gamma H_C}$は、R_{ZZ}が必要であり、量子ビットが物理的につながっていないペアには、そのまま実装はできません。ただし、 R_{ZZ}には可換という特徴があります。



可換のため順番を変えてもOK

SWAPストラテジー

SWAPストラテジーとは、SWAPゲートを入れる場所・順番を決めるルールのことで、以下を考慮します。

- $Rzz - SWAP$ ゲートのキャンセルを活用できるようにします。



- カップリングマップ上で同時に実行可能なSWAPゲートのレイヤーセットを定義します。
- レイヤーセットを順番に配置し、量子ビット接続が可能になるごとに$Rzz(\theta)$ゲートを適用します。



J. Weidenfeller, etc.

- 接続されたエッジに対して交互にSWAPゲートを適用することは、線形カップリングマップにおいて最適であることがわかっています。

SWAP ストラテジーと接続グラフ

- 線形カップリング マップの場合、n個の量子ビットすべてが互いに隣接している状態 (完全接続) にするには、k=n-2 個のSWAPレイヤーが必要になります。 (J. Weidenfeller, etc.)





線形カップリング マップ上の 4 量子ビットでの例

QAOA回路の最適化の手法

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。

手順

1. SWAPストラテジーによる回路のルーティング
2. SAT による初期レイアウトの決定
3. その他のハードウェア特性を考慮

SWAPレイヤーを減らしても完全接続になるかの判別

問題のグラフ



問題から作られた
コストレイヤー



この回路をトランスパイルすると
8 SWAPレイヤーが必要。

2 SWAPレイヤーだけの場合を考える



2 SWAPレイヤー後の
接続状態



[Matsuo et al. (2023)]



同じ形があるか?



初期レイアウトの決定

9 → q_0
8 → q_1
4 → q_2
6 → q_3
1 → q_4
7 → q_5
2 → q_6
5 → q_7
3 → q_8
0 → q_9

右のグラフの中に左のグラフと同じ形があるかどうか判別する(部分グラフ同型問題)。
見つかった場合、対応するノードの番号を物理量子ビットの初期レイアウトとして使う。
見つからなかった場合、SWAPレイヤーを増やして、再度探す。

このレイアウトを使うことでSWAP
レイヤーが8 → 2 と大幅に減少！

SATを使って部分グラフ同型問題を解く

部分グラフ同型問題を SAT 問題に定式化することで、高速なSATソルバーを使ってこの問題を解くことができます。

SAT (satisfiability problem, 充足可能性問題)とは、一つの命題論理式が与えられたとき、それに含まれる変数の値を偽 (False) あるいは真 (True) にうまく定めることによって全体の値を‘真’にできるか、という問題のことです。

例1）x1:true、x2:falseを代入すると下記の論理式はtrueになります。よって解答は「はい」です。

$$(x_1 \vee x_2) \wedge (x_1 \vee \neg x_2) \wedge (\neg x_1 \vee \neg x_2)$$

論理否定：$\neg x$

論理和：$x_1 \vee x_2$

論理積：$x_1 \wedge x_2$

例2) x1, x2, いかなる真偽値を代入しても下記の論理式はfalseになります。よって解答は「いいえ」です。

$$(x_1 \vee x_2) \wedge (\neg x_1 \vee x_2) \wedge (x_1 \vee \neg x_2) \wedge (\neg x_1 \vee \neg x_2)$$



[Matsuo et al. (2023)]

部分グラフ同型問題をSATにするには、以下の3条件を論理式で表します。

条件 1：プログラムグラフのノード i は、接続グラフの 1 つのノード j にのみ割り当てられます。（1対多は認めない）
条件 2：プログラムグラフの 1 つのノード i のみが、接続グラフのノード j に割り当てられます。(多対1は認めない)
条件 3：プログラムグラフで隣接しているノードは、接続グラフに割り当てられた後も隣接したままです。

判定アルゴリズム

初期レイアウトの問題を充足可能性(SAT)問題として定式化する

問題「コスト演算子をℓ層のSWAPレイヤーにした場合、
完全な接続性に到達できる初期レイアウトは存在しますか?」

No → ℓ が小さすぎる => ℓ を増やす

Yes → より小さいℓが存在? => ℓを減らす



- 大きなℓでは、充足可能な初期レイアウトを見つけるのはだいたい自明。
- 小さいℓでは、充足可能な初期レイアウトは存在しないことがある。
- 中級レベルのℓでは、SAT問題を合理的な時間内に解くのが難しく、タイムアウトしてℓを増やす。

=>

出力: 最小限のSWAP層 ℓ_{min} で実装可能な量子ビットの初期マッピング。

QAOA回路の最適化の手法

目標: QAOA回路をハードウェア・ネイティブ回路に変換したい。

手順

1. SWAPストラテジーによる回路のルーティング
2. SAT による初期レイアウトの決定
3. その他のハードウェア特性を考慮

エラーの大きさは

測定エラー > 2量子ビットゲートエラー > 1量子ビットゲートエラー

IBM Quantum Platform
→ Compute resources
→ ibm_fez
で確認できます

ibm_fez

Details

Qubits	2Q error (median)	2Q error (layered)	CLOPS
156	2.64E-3	4.32E-3	320K

Status	Region	QPU version	Processor type
Online	Washington DC (us-east)	1.3.37	Heron r2

Basis gates	Pending jobs	2Q error (best)	Readout error (median)
cz, id, rx, rz, rzz, sx, x	0	1.28E-3	1.29E-2

CZ error (median)	SX error (median)	T1 (median)	T2 (median)
2.642E-3	3.122E-4	138.59 us	104.78 us

測定(読み出し)エラー ~10^{-2}

2量子ビットゲートエラー ~10^{-3}

1量子ビットゲートエラー ~10^{-4}

Instance access

Calibration data Last updated: 1 hour ago

Learn more about calibration and benchmarking.

Map view | Graph view | Table view Expand

Qubit: Readout assignment error — Median 1.294E-2 (min 2.93E-3, max 4.141E-1)

Connection: CZ error — Median 2.642E-3 (min 1.279E-3, max 4.202E-2)

© IBM Corp. 2026

量子ビットや量子ゲートによってエラーが異なる

測定エラー

Qubit:

Readout assignment error

Median 1.294E-2

min 2.93E-3 max 4.141E-1

2量子ビットエラー

Connection:

CZ error

Median 2.642E-3

min 1.279E-3 max 4.202E-2



Calibration data

Last updated: 1 hour ago

Learn more about calibration and benchmarking.

Map view | Graph view | Table view

Expand

Sort qubits

High to low

Graph output:

Readout assignment error

Median 1.294E-2

min 2.93E-3 max 4.141E-1



毎日、値が異なるので、
実行前に良い量子ビットや量子ゲートを選んで計算に使う

© IBM Corp. 2026

Fractional Gate の活用

IBM Quantum Heronバックエンドのデフォルトゲート：$X, \sqrt{X}, R_Z(\theta), CZ$.

さらに、Fractional Gate $R_X(\theta), R_{ZZ}(\theta)$ を使うと、回路の深さ、実行時間が短縮されます。



ただし、 $R_{ZZ}(\theta)$には角度制限があるため、注意が必要です。

- $R_{ZZ}(\theta)$ for $0 < \theta \leq \pi/2$
- $R_X(\theta)$ for any θ

（回路によっては、結果が良くならない場合もあります。）

参照：https://quantum.cloud.ibm.com/docs/en/guides/fractional-gates

© 2026 International Business Machines Corporation