深入浅出LabVIEW FPGA

周喆颋 LabVIEW FPGA软件工程师





我们在工程中面临的挑战



电力控制



发动机控制




工业控制



医疗仪器测试



建筑监测



自动控制




能源应用



电力监控与控制



基于LabVIEW RIO构架的解决方案



- 系统级设计平台
- 无缝集成多种硬件
- 图形化系统设计环境
- 提升开发效率



硬件平台

CompactRIO



高可靠、耐恶劣环境 低能耗、小体积 热插拔、电学隔离

PXI/PCI板卡





- •多功能通用测控 (RIO)
- •测试验证 (FlexRIO)
- •通信处理 (VST)




议程

- · 搭建程序框架
- · FPGA算法开发技巧
- •与上位机通信
- FPGA VI仿真



FPGA 项目基本结构





功能分配 - 主机还是FPGA

·资源、实时性、调试复杂度

主机(PC/RT)

- •资源灵活
- •调试方便
- •实时性差

FPGA

- •实时性强
- •资源有限
- •调试困难

显示存储

测量控制

控制逻辑

信号处理

硬件I/O

测量显示、数据存储、网络服务......

波形分析、频谱分析、联合时频分析、故障诊断、网络通信.....


PID、同步、触发、通讯应答......

滤波、统计、FFT、调制、解调.....


模拟、数字IO.....





CompactRIO 项目入门



CompactRIO 项目入门









CompactRIO 项目入门

- · LabVIEW FPGA设计嵌入式系统非常简单、方便
- ·解决了底层开发的硬件细节
- · 工程师可以将精力集中于所要解决的问题本身




算法开发技巧

- · 搭建程序框架
- 算法开发技巧
 - 算法移植
 - 单周期定时循环
 - 利用工具加速开发
- · FPGA与上位机通信
- FPGA VI仿真



行为/算法设计


- ·针对问题,采用LabVIEW设计算法
 - · 功能准确
 - ·无需考虑FPGA实现细节
 - 采用高层函数
 - 采用浮点数运算
 - 采用数组结构
 - · 采用For/While 循环





将算法移植至FPGA

- · FPGA 的语法要比桌面环境更加严格
 - ・浮点数 → 定点数
 - 数组运算 → 逐点运算
- 所作出的修改需要重新进行验证
- •我们正在努力让这些工作变得更简单!





各种数值类型的范围与精度问题

· 浮点数(双精度)

Floating-point


- 范围是动态的
- 精度较高
- 整数

Integer

- 范围是固定的
- 可能会有溢出和下溢的问题
- 定点数

Fixed-point

- 采用分数的形式
- 范围通过手动设定
- 可能会有溢出和下溢的问题
- 例: <?16,12>
- $-2048 \sim 2047.9$, $\Delta = 0.0625$






避免强制转换标识


- •可能表明精度降低
- •可能表明资源占用量增多


红色输入 – 数据类型不匹配

红色输出 – 数据类型超出LV所能表示的精度范围

蓝色输出 – 数据类型已被改变










LabVIEW 2013 推出FPGA IP Builder!

- · 自动优化FPGA VI
- · 方便将桌面算法转化成FPGA VI
- 快速评估性能和资源消耗






定时-较低频率

- · 使用 While 循环及循环定时器
- 可指定等待的毫秒间隔/微秒间隔/时钟周期数
- 代码执行时间必须小于定时器的定时间隔
- · 适合 1MHz 以下定时频率








定时-较高频率/精确定时


- 使用单周期定时循环
- 采样频率由连接的时钟源确定
- ·适合较高频率定时/外部时钟源/多通道同步采样






单周期定时循环的实现细节

- •可以指定循环内的时钟
- ·可达到更高的数据吞吐量,并消耗较少资源




· 需要通过代码控制数据 流






单周期定时循环使用案例


- ·带窗 FFT 变换
- · 数据吞吐量可达到 1 sample/cycle







有用的FPGA开发工具












FPGA 数学和分析面板

- •信号发生、控制
- •均值、周期、滤波器
- ·FFT、重采样
- ·时延、LUT等





X

FPGA数学与分析

DC和RMS测量

② 搜索 □ 自定义▼

<mark>--</mark>ੁਪੂ

控制

均值、方差...

ΤĮ

模拟周期测量

高吞吐率数学函数面板(定点)

- · 整数? OUT啦!
- 速度和资源的权衡
 - · While循环 / 单周期定时循环
 - · 多周期 / 流水线



取消

帮助

ni.com/china | NI CONFIDENTIAL


LabVIEW 2013 支持线性代数模块!

- 点积
- 矩阵乘法

- 矩阵转置
- · 范数平方

$$y = (\mathbf{A}^T \times \mathbf{b}) \cdot \mathbf{c}$$

$$y = \begin{pmatrix} \begin{bmatrix} a_{11} & a_{12} & a_{13} & \cdots & a_{1N} \\ a_{21} & a_{22} & a_{23} & \cdots & a_{2N} \\ a_{31} & a_{32} & a_{33} & \cdots & a_{3N} \\ \vdots & \vdots & \vdots & \vdots & \vdots \\ a_{M1} & a_{M2} & a_{M3} & \cdots & a_{MN} \end{bmatrix}^T \times \begin{bmatrix} b_1 \\ b_2 \\ b_3 \\ \vdots \\ b_M \end{bmatrix} \right) \cdot \begin{bmatrix} c_1 \\ c_2 \\ c_3 \\ \vdots \\ c_N \end{bmatrix}$$





Xilinx IP 生成器

- · 在设计中集成Xilinx设计的IP核
- DDS、滤波器、FFT......







SCTL利器 - IP 集成节点

- · 在 VI 中嵌入 VHDL 代码或网表文件
- 仅可在单周期定时循环中使用
- 可支持双时钟












IPNet: 分享FPGA IP

www.ni.com/ipnet



数字滤波器设计工具包

- 低通、高通、带通、带阻、波陷
- 频响均衡
- •升、降采样
- 重采样 (阶次分析)
- · 锁相环 (超窄带滤波)
- 包络检测
- •时延
- · 波束成形





LabVIEW FPGA算法开发

·FPGA算法移植

· 单周期定时循环

·内置丰富的数字信号处理VI和高性能函数

· 开放并兼容多种开发方式

·工具包辅助信号处理设计与实现




FPGA与上位机通信

- · 搭建程序框架
- 算法开发技巧
- ·FPGA与上位机通信

• FPGA VI仿真




NI CompactRIO软件架构





方式一: 输入控件/显式控件


- 可读可写,但上位机更新速度较慢
- · 适用于设置参数/监控状态






方法二: DMA FIFO

- 可以传输连续数据
- •终端到主机/主机到终端
- · 创建 FIFO 时选择 DMA 类型
- · 每个终端仅包含有限个DMA通道






方法二: DMA FIFO





避免 FIFO 溢出

- · 需要估算数据吞吐量
- · 必要时检查 Timeout 标志



FPGAVI仿真

- · 搭建程序框架
- 算法开发技巧
- · FPGA与上位机通信

• FPGA VI仿真




测试 FPGA VI


- •相对于直接在硬件上运行:
 - 可以更快地反复调试
 - · 可以使用探针或者其它LabVIEW调试工具
 - 可以与桌面算法的结果比较




搭建 FPGA 测试台



配置仿真模式







总结

- · NI RIO硬件平台
- 创建工程
- ·编写FPGA VI的技巧
 - 数值类型、数组/内存
 - ·多多利用现有IP核
 - 合理使用单周期定时循环
- 与上位机通信
 - 输入控件/显式控件
 - DMA FIFO
- · 功能仿真



更多资源

- NI CompactRIO 开发者指南
 - ni.com/compactriodevguide
- GSD Zone CompactRIO 教学大楼
 - gsdzone.net/CompactRIO.aspx
- NI Developer Zone 设计参考
 - zone.ni.com

