
Assignment-1

학번: 2024079825
이름: 김지우

1. NOT GATE / code




```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity not_gate is
    port (
        a : in std_logic;
        y : out std_logic
    );
end entity not_gate;

architecture behavioral of not_gate is
begin
    y <= not a;
end architecture behavioral;
```

NOT 게이트는 입력값을 반전하여 출력하는 논리 게이트이다. Logisim-evolution에서 시뮬레이션한 결과, 입력 a가 0일 때 출력 y는 1이고, 입력 a가 1일 때 출력 y는 0으로 나타났다. 따라서 작성한 VHDL 코드가 NOT 게이트의 동작을 올바르게 구현함을 확인하였다.